JPH05143089A - Reverberation addition device - Google Patents

Abstract

PURPOSE:To simplify the constitution of the reverberation addition device which produces the presence and expansion feeling in a music hall. CONSTITUTION:The reverberation addition device is constituted by connecting plural stages of reverberation adding means 10-m which delay digital signals, multiply the delayed signal by a coefficient and adjust the amplitudes, and add and output the amplitude-adjusted signals and this device generates a reverberation sound. At least one of the reverberation adding means 10-1, 10-2...10-n is provided with plural 1st multipliers 2-m which multiply the digital signals delayed through delay units 1-m by a specific time by the coefficient and plural 2nd multipliers 6-1, 6-2...6-n which multiply the digital signals one sampling period delayed behind specific time; and the outputs of those 1st multipliers 2-m and the outputs of the 2nd multipliers 6-1, 6-2...6-n are added.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は音楽会場の臨場感や拡が
り感を、一般家庭の室内や車室内などにおいて疑似的に
得る残響付加装置に関する。特に、本発明では該残響付
加装置の構成を簡単化することを目的とする。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a reverberation adding device for simulating the feeling of presence and expanse of a music venue in a room of a general household or in a vehicle. In particular, the present invention aims to simplify the configuration of the reverberation adding device.

【０００２】[0002]

【従来の技術】図４は従来の残響付加装置を示す図であ
る。該残響付加装置は、入力デイジィタル信号を任意時
間遅延する遅延器１００と、該遅延器１００で遅延され
た信号に残響音を得るために係数を乗算する乗算器群２
００−１、２００−２及び２００−３と、各該乗算器群
２００−１、２００−２及び２００−３の複数の乗算器
の信号を加算する加算器３００−１、３００−２及び３
００−３と、各該加算器３００−１、３００−２及び３
００−３の出力にそれぞれ接続されるイコライザー４０
０−１、４００−２及び４００−３と、該イコライザー
４００−１、４００−２及び４００−３の出力信号を加
算する加算器５００とを含み、非巡回型をなす。該残響
付加装置によれば、該遅延器１００で遅延された信号に
対して残響音の初段、中段、後段毎に該乗算器群２００
−１、２００−２及び２００−３、該加算器３００−
１、３００−２及び３００−３で残響音が形成され、残
響音の初段、中段、後段毎に該イコライザー４００−
１、４００−２及び４００−３で信号が所望の特性に補
正される。該イコライザー４００−１、４００−２及び
４００−３では、例えば、実音場での残響周波数特性に
近似させる様にイコライザーを設定することによってよ
り自然な残響音に近い音にすることができる。この補正
演算処理及び音楽会場の臨場感を正確に再現するための
乗算器における乗算のための演算処理はＤＳＰ（デジィ
タル・シグナル・プロセッサー）により行われる。この
ため該乗算器群２００−１、２００−２及び２００−
３、該イコライザー４００−１、４００−２及び４００
−３は該ＤＳＰの演算容量を決定する。2. Description of the Related Art FIG. 4 is a diagram showing a conventional reverberation applying apparatus. The reverberation adding apparatus includes a delay unit 100 that delays an input digital signal by an arbitrary time, and a multiplier group 2 that multiplies the signal delayed by the delay unit 100 by a coefficient to obtain a reverberation sound.
00-1, 200-2, and 200-3, and adders 300-1, 300-2, and 3 that add the signals of the multipliers 200-1, 200-2, and 200-3.
00-3 and the adders 300-1, 300-2 and 3
Equalizer 40 connected to each output of 00-3
0-1, 400-2, and 400-3 and an adder 500 that adds the output signals of the equalizers 400-1, 400-2, and 400-3 are included to form an acyclic type. According to the reverberation adding device, the multiplier group 200 is provided for each of the first stage, the middle stage, and the latter stage of the reverberation sound with respect to the signal delayed by the delay device 100.
-1, 200-2 and 200-3, the adder 300-
1, 300-2 and 300-3 form reverberant sound, and the equalizer 400-
At 1, 400-2 and 400-3, the signal is corrected to the desired characteristic. In the equalizers 400-1, 400-2, and 400-3, for example, by setting the equalizer so as to approximate the reverberation frequency characteristic in the actual sound field, it is possible to make the sound closer to a natural reverberation sound. The correction calculation process and the calculation process for multiplication in the multiplier for accurately reproducing the realism of the music venue are performed by a DSP (digital signal processor). Therefore, the multiplier groups 200-1, 200-2 and 200-
3, the equalizers 400-1, 400-2 and 400
-3 determines the computing capacity of the DSP.

【０００３】[0003]

【発明が解決しようとする課題】しかしながら従来の残
響付加装置では、上記イコライザー４００−１、４００
−２及び４００−３の演算ステップ数が多いために、該
ＤＳＰの容量に制限され、上記乗算器群２００−１、２
００−２及び２００−３を構成する乗算器を多くでき
ず、複雑な残響を形成しょうとするとＤＳＰの容量不足
が問題となっていた。新たにＤＳＰの容量を単に増加す
るとコスト高になるという別の問題が生じる。However, in the conventional reverberation adding device, the above equalizers 400-1 and 400 are used.
-2 and 400-3 have a large number of operation steps, the capacity of the DSP is limited, and the multiplier groups 200-1, 2
Since it was not possible to increase the number of multipliers that make up 00-2 and 200-3 and attempted to form complex reverberation, insufficient capacity of the DSP was a problem. Another problem is that simply increasing the capacity of the DSP will increase the cost.

【０００４】したがって本発明は上記問題点に鑑みて乗
算器の数を増加せずに残響特性を向上できる残響付加装
置を提供することを目的とする。Therefore, in view of the above problems, it is an object of the present invention to provide a reverberation adding device capable of improving reverberation characteristics without increasing the number of multipliers.

【０００５】[0005]

【課題を解決するための手段】図１は本発明の原理構成
を示す図である。本発明は前記問題点を解決するため
に、ディジタル信号を遅延して、それぞれ遅延された信
号に係数をかけて振幅を調整し、これらの振幅を調整さ
れた信号を加算して出力する残響付加手段（１０−ｍ）
を複数段直列に接続して残響音を形成する残響付加装置
において、前記残響付加手段（１０−１、１０−２、
…、１０−ｎ）の少なくとも一つには、遅延器（１−
ｍ）によりそれぞれ所定時間遅延されたディジタル信号
に係数をかける第１の複数の乗算器（２−ｍ）と、該各
所定時間に対して１サンプリング周期遅らせたディジタ
ル信号に係数をかける第２の複数の乗算器（６−１、６
−２、…、６−ｎ）とが設けられ、これら第１の複数の
乗算器（２−ｍ）出力と第２の複数の乗算器（６−１、
６−２、…、６−ｎ）の出力とが加算されて出力される
ようにする。FIG. 1 is a diagram showing the principle configuration of the present invention. In order to solve the above problems, the present invention delays a digital signal, multiplies each delayed signal by a coefficient to adjust the amplitude, and adds the amplitude-adjusted signals for output. Means (10-m)
A plurality of stages connected in series to form a reverberation sound, the reverberation adding means (10-1, 10-2,
At least one of 10-n) has a delay device (1-
m) a first plurality of multipliers (2-m) for multiplying the digital signals each delayed by a predetermined time, and a second multiplier (2-m) for multiplying the digital signals delayed by one sampling period for each predetermined time. Multiple multipliers (6-1, 6
-2, ..., 6-n) are provided, and the outputs of the first plurality of multipliers (2-m) and the second plurality of multipliers (6-1, 6-n) are provided.
6-2, ..., 6-n) are added and output.

【０００６】[0006]

【作用】図１における残響付加装置によるれば、遅延器
１−ｍ、乗算器２−ｍ及び加算器からなる残響付加手段
１０−ｍを複数段直列に設けたので、残響音の密度が同
じ場合従来に比べて残響音を形成するめの乗算器を大幅
に削減でき、すなわちＤＳＰの掛け算処理を削減できる
ことになる。さらに前記複数段の残響付加手段１０−ｍ
の少なくとも一つは複数の乗算器２−ｎとは別にそれぞ
れに対して１サンプリング周期遅らせたディジタル信号
に係数をかける乗算器６−１、６−２、…、６−ｎを設
けて低域通過フィルタ又は高域通過フィルタを構成する
ことにより、残響音形成時に遅延がされるにしたがって
高周波成分又は低域成分の遮断を簡単な構成でおこなえ
るようになった。According to the reverberation adding apparatus shown in FIG. 1, since the reverberation adding means 10-m including the delay unit 1-m, the multiplier 2-m and the adder are provided in a plurality of stages in series, the reverberation sound density is the same. In this case, it is possible to significantly reduce the number of multipliers for forming reverberant sound, that is, it is possible to reduce the DSP multiplication process, as compared with the conventional case. Further, the plurality of stages of reverberation adding means 10-m
At least one of the plurality of multipliers 2-n is provided with multipliers 6-1, 6-2, ..., 6-n for multiplying a digital signal delayed by one sampling period for each of them and providing a low frequency band. By configuring the pass filter or the high pass filter, it becomes possible to cut off the high frequency component or the low pass component with a simple configuration as the delay occurs when the reverberation sound is formed.

【０００７】[0007]

【実施例】以下本発明の実施例について図面を参照して
説明する。図２は本発明の実施例に係る残響付加装置を
示す図である。本図に示すように、該残響付加装置は、
デジィタル信号を遅延する第１の遅延器１と、該第１の
遅延器１の時間ｔ０１、ｔ０２、…、ｔ０５の遅延毎の
タップに接続される乗算器２１−１、２１−２、…、２
１−６とからなる複数の乗算器２−１を含む。該乗算器
２１−１、２１−２、…、２１−６の乗算係数は、例え
ばそれぞれ１．０、０．９５、０．９０、０．８５、
０．８０及び０．７５に設定される。該残響付加装置
は、さらに該乗算器２１−１、２１−２、…、２１−６
の出力を加算する加算器３と、該加算器３のデジィタル
信号を遅延する第２の遅延器１−２と、該第２の遅延器
１−２の時間Ｔ１、Ｔ２、Ｔ３及びＴ４毎の遅延タップ
に接続される乗算器２２−１、２２−２、…、２２−５
からなる複数の乗算器２−２と、該乗算器２２−１、２
２−２、…、２２−５に対して１サンプリング周期ｔ１
だけ遅延した該第２の遅延器１−２のタップに接続され
る乗算器６−１、６−２、…、６−５と、該乗算器２２
−１、２２−２、…、２２−５及び該乗算器６−１、６
−２、…、６−５の出力信号を加算する加算器７とを含
む。Embodiments of the present invention will be described below with reference to the drawings. FIG. 2 is a diagram showing a reverberation applying apparatus according to an embodiment of the present invention. As shown in this figure, the reverberation adding device is
A first delay device 1 for delaying a digital signal, and multipliers 21-1, 21-2, ..., Which are connected to taps of the first delay device 1 at delays t01, t02 ,. Two
1-6 and a plurality of multipliers 2-1. The multiplication coefficients of the multipliers 21-1, 21-2, ..., 21-6 are, for example, 1.0, 0.95, 0.90, 0.85, respectively.
It is set to 0.80 and 0.75. The reverberation adding device further includes the multipliers 21-1, 21-2, ..., 21-6.
Of the output of the adder 3, a second delay device 1-2 for delaying the digital signal of the adder 3, and a time T1, T2, T3, and T4 of the second delay device 1-2. Multipliers 22-1, 22-2, ..., 22-5 connected to the delay taps
A plurality of multipliers 2-2, and the multipliers 22-1, 2
One sampling period t1 for 2-2, ..., 22-5
Multipliers 6-1, 6-2, ..., 6-5 connected to the taps of the second delay device 1-2 delayed only by
-1, 22-2, ..., 22-5 and the multipliers 6-1, 6
-2, ..., 6-5, and an adder 7 for adding the output signals.

【０００８】上記遅延時間は例えばＴ１＝６×ｔ０、Ｔ
２＝６．５×ｔ０、Ｔ３＝７．０×ｔ０、Ｔ４＝７．５
×ｔ０を満たすように設定する。さらに、該乗算器２２
−１、２２−２、…、２２−５の乗算係数はそれぞれ例
えば、０．９、０．７、０．５、０．３５、０．２に設
定される。また該乗算器６−１、６−２、…、６−５の
乗算係数はそれぞれ例えば０．１、０．２、０．２５、
０．３、０．２に設定される。The delay time is, for example, T1 = 6 × t0, T
2 = 6.5 × t0, T3 = 7.0 × t0, T4 = 7.5
It is set to satisfy xt0. Further, the multiplier 22
The multiplication coefficients of -1, 22-2, ..., 22-5 are set to 0.9, 0.7, 0.5, 0.35, and 0.2, respectively. Further, the multiplication coefficients of the multipliers 6-1, 6-2, ..., 6-5 are, for example, 0.1, 0.2, 0.25,
It is set to 0.3 and 0.2.

【０００９】図３は図２の残響付加装置のインパルスの
入力信号に対する出力信号の形成を示す図である。本図
（ａ）に示すように、該乗算器２−１、２−２、…、２
−６及び乗算器６−１、６−２、…、６−４によって形
成される出力信号は２４個の残響音であり、この残響音
形成に必要な乗算器は１０個であり、従来では乗算器を
２４個必要としていたので、同一の残響音を形成するの
に乗算器の数を削減可能になった。本実施例では、該第
１の遅延器１と該第２の遅延器１−２の２段で構成した
が、乗算器の数が多い場合には該第１の遅延器１−１を
多段にすればさらに乗算器を削減できＤＳＰの演算ステ
ップを削減できる。FIG. 3 is a diagram showing formation of an output signal with respect to an input signal of impulse of the reverberation adding device of FIG. As shown in this figure (a), the multipliers 2-1, 2-2, ..., 2
The output signal formed by −6 and the multipliers 6-1, 6-2, ..., 6-4 is 24 reverberation sounds, and 10 multipliers are required to form this reverberation sound. Since 24 multipliers were required, it was possible to reduce the number of multipliers to form the same reverberation sound. In this embodiment, the first delay device 1 and the second delay device 1-2 are configured in two stages. However, when the number of multipliers is large, the first delay device 1-1 is configured in multiple stages. With this, the number of multipliers can be further reduced, and the number of DSP calculation steps can be reduced.

【００１０】さらに、該乗算器２２−１、２２−２、
…、２２−５の各遅延タップｔ０１、ｔ０２、…、ｔ０
５及びこれに接続する該第２の遅延器１−２の遅延タッ
プをＴ１、Ｔ２、Ｔ３及びＴ４のように少しづつずらし
ているので、出力される反射音の各遅延時間に周期性が
ないため信号処理において共鳴が生じるのを防止でき
る。本実施例は巡回型の回路の場合、例えばコムフィル
タと比較すると、該コムフィルタが共鳴を生じ易くいの
でこの点で有利になる。Further, the multipliers 22-1, 22-2,
... 22-5 delay taps t01, t02, ..., t0
5 and the delay taps of the second delay device 1-2 connected thereto are slightly shifted like T1, T2, T3 and T4, so that there is no periodicity in each delay time of the reflected sound to be output. Therefore, resonance can be prevented from occurring in signal processing. In the case of a cyclic circuit, the present embodiment is advantageous in this respect because the comb filter is more likely to cause resonance, as compared with a comb filter, for example.

【００１１】次に、該乗算器２２−１、２２−２、…、
２２−５と該乗算器６−１、６−２、…、６−５との関
係を説明する。例えば該乗算器２２−１及び該乗算器６
−１はディジタル・フィルタを形成し、下記式によりこ
のフィルタの振幅特性｜Ａ（ω）｜が得られる。Next, the multipliers 22-1, 22-2, ...
22-5 and the multipliers 6-1, 6-2, ..., 6-5 will be described. For example, the multiplier 22-1 and the multiplier 6
-1 forms a digital filter, and the amplitude characteristic | A (ω) | of this filter is obtained by the following equation.

【００１２】[0012]

【数１】 [Equation 1]

【００１３】上記式において、α、βがともに正の場合
には該ディジタル・フィルタは低域通過フィルタを形成
し、図３に示すように該乗算器６−１、６−２、…、６
−５の乗算係数βと該乗算器２２−１、２２−２、…、
２２−５の乗算係数αの差が大きいときには高周波の信
号も通過するが、逆に小さくなると高周波の信号の通過
が少なくなり低周波の信号の通過が多くなる。このよう
にするのは、残響音は発生音から時間が経過するにつれ
て、高周波の信号が徐々に減少するので、これを模擬す
るためである。このように最終段の該乗算器２２−１、
２２−２、…、２２−５に該乗算器２２−１、２２−
２、…、２２−５を付加して残響音の周波数特性を改善
できる。したがって従来は図４のイコライザー４００−
１、４００−２及び４００−３等でこのような信号処理
を行っていたが、簡単な構成で残響音の周波数特性の改
善が可能になるので該イコライザーの構成を簡単化で
き、負担軽減を図れる。In the above equation, when both α and β are positive, the digital filter forms a low-pass filter, and the multipliers 6-1, 6-2, ..., 6 as shown in FIG.
-5 multiplication coefficient β and the multipliers 22-1, 22-2, ...
When the difference of the multiplication coefficient α of 22-5 is large, a high frequency signal also passes, but conversely when the difference is small, a high frequency signal passes less and a low frequency signal passes more. This is because the high-frequency signal of the reverberant sound gradually decreases as time elapses from the generated sound, and this is simulated. Thus, the multiplier 22-1, at the final stage,
22-2, ..., 22-5 to the multipliers 22-1, 22-
2, ..., 22-5 can be added to improve the frequency characteristic of the reverberation sound. Therefore, the equalizer 400 of FIG.
Although such signal processing was performed by 1, 400-2, 400-3, etc., since the frequency characteristic of reverberation sound can be improved with a simple structure, the structure of the equalizer can be simplified and the burden can be reduced. Can be achieved.

【００１４】[0014]

【発明の効果】以上説明したように本発明によれば、遅
延器を複数段にしたんので、残響音を形成するめの乗算
器を大幅に削減でき、すなわちＤＳＰの掛け算処理を削
減できることになる。後段の遅延器に接続される複数の
乗算器における隣接する乗算器の遅延時間間隔を少しづ
つずらすことにより、残響形成時に共鳴音の防止が可能
になる。また複数段の最終段の遅延器に接続される複数
の乗算器における各乗算器に対して１サンプリング周期
遅らした乗算器を設けて低域通過フィルタを構成するこ
とにより、残響音形成時に遅延がされるにしたがって高
周波成分の遮断を簡単な構成でおこなえるようになっ
た。As described above, according to the present invention, since the delay device has a plurality of stages, the number of multipliers for forming reverberation can be greatly reduced, that is, the DSP multiplication process can be reduced. By slightly shifting the delay time intervals of the adjacent multipliers in the plurality of multipliers connected to the delay unit in the subsequent stage, it is possible to prevent resonance tones during reverberation. In addition, a multiplier that is delayed by one sampling period is provided for each multiplier in a plurality of multipliers connected to a final stage delay device of a plurality of stages to configure a low-pass filter. As a result, the high-frequency component can be cut off with a simple structure.

【図面の簡単な説明】[Brief description of drawings]

【図１】図１は本発明の原理構成を示す図である。FIG. 1 is a diagram showing a principle configuration of the present invention.

【図２】図２は本発明の実施例に係る残響付加装置を示
す図である。FIG. 2 is a diagram showing a reverberation adding apparatus according to an embodiment of the present invention.

【図３】図３は図２の残響付加装置のインパルスの入力
信号に対する出力信号の形成を示す図である。FIG. 3 is a diagram showing formation of an output signal with respect to an input signal of impulse of the reverberation applying apparatus of FIG.

【図４】図４は従来の残響付加装置を示す図である。FIG. 4 is a diagram showing a conventional reverberation adding apparatus.

【符号の説明】[Explanation of symbols]

１−１、１−２、…、１−ｎ…遅延器 ２−１、２−２、…、２−ｎ…乗算器 ６−１、６−２、…、６−ｎ…乗算器 1-1, 1-2, ..., 1-n ... Delay device 2-1, 2-2, ..., 2-n ... Multiplier 6-1, 6-2, ..., 6-n ... Multiplier

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】 ディジタル信号を遅延して、それぞれ遅
延された信号に係数をかけて振幅を調整し、これらの振
幅を調整された信号を加算して出力する残響付加手段
（１０−ｍ）を複数段直列に接続して残響音を形成する
残響付加装置において、 前記残響付加手段（１０−１、１０−２、…、１０−
ｎ）の少なくとも一つには、遅延器（１−ｍ）によりそ
れぞれ所定時間遅延されたディジタル信号に係数をかけ
る第１の複数の乗算器（２−ｍ）と、 該各所定時間に対して１サンプリング周期遅らせたディ
ジタル信号に係数をかける第２の複数の乗算器（６−
１、６−２、…、６−ｎ）とが設けられ、 これら第１の複数の乗算器（２−ｍ）出力と第２の複数
の乗算器（６−１、６−２、…、６−ｎ）の出力とが加
算されることを特徴とする残響付加装置。1. A reverberation adding means (10-m) for delaying a digital signal, applying a coefficient to each delayed signal to adjust the amplitude, and adding these amplitude-adjusted signals for output. In a reverberation adding device for connecting a plurality of stages in series to form a reverberation sound, the reverberation adding means (10-1, 10-2, ..., 10-).
At least one of n) includes a first plurality of multipliers (2-m) for multiplying the digital signals delayed by the delay units (1-m) for a predetermined time respectively, and for each predetermined time. A second plurality of multipliers (6−) that apply a coefficient to the digital signal delayed by one sampling period.
, 6-2, ..., 6-n) are provided, and the outputs of the first plurality of multipliers (2-m) and the second plurality of multipliers (6-1, 6-2, ..., 6-n) and the output of 6-n) are added.