JPH0514174A - Level shifter circuit - Google Patents
Level shifter circuitInfo
- Publication number
- JPH0514174A JPH0514174A JP3185700A JP18570091A JPH0514174A JP H0514174 A JPH0514174 A JP H0514174A JP 3185700 A JP3185700 A JP 3185700A JP 18570091 A JP18570091 A JP 18570091A JP H0514174 A JPH0514174 A JP H0514174A
- Authority
- JP
- Japan
- Prior art keywords
- output
- potential
- inverter
- input
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Logic Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はレベルシフタ回路に関
し、特にハイインピーダンス入出力を含めた３値の入出
力変換が可能なレベルシフタ回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a level shifter circuit, and more particularly to a level shifter circuit capable of ternary input / output conversion including high impedance input / output.
【０００２】[0002]
【従来の技術】従来、入力電圧を第１の電源電位の電圧
系から第２の電源電位の電圧系に変換するレベルシフタ
回路は、２種の入出力変換のみが可能であった。2. Description of the Related Art Conventionally, a level shifter circuit for converting an input voltage from a voltage system of a first power supply potential to a voltage system of a second power supply potential can perform only two types of input / output conversion.
【０００３】[0003]
【発明が解決しようとする課題】従来のレベルシフタ回
路はハイインピーダンス入出力を含めた３値の入出力変
換を行うことができないため、例えばハイインピーダン
ス出力を持ったインサーキットエミュレータの出力電圧
系をターゲットシステムの電圧系に変換するためのレベ
ルシフタ回路に、これを用いるということができなかっ
た。このため、従来のインサーキットエミュレータの出
力レベルは固定されていた。Since the conventional level shifter circuit cannot perform three-valued input / output conversion including high impedance input / output, the output voltage system of the in-circuit emulator having high impedance output is targeted, for example. It could not be used for the level shifter circuit for converting to the voltage system of the system. Therefore, the output level of the conventional in-circuit emulator has been fixed.
【０００４】本発明はかかる問題点に鑑みてなされたも
のであって、ハイインピーダンス入力の場合も含めた３
値の入出力変換を行うことができるレベルシフタ回路を
提供することを目的とする。The present invention has been made in view of the above problems, and includes the case of high impedance input.
It is an object of the present invention to provide a level shifter circuit capable of input / output conversion of values.
【０００５】[0005]
【課題を解決するための手段】本発明に係るレベルシフ
タ回路は、第１の電源電位及び接地電位との間に直列接
続されその相互接続点に入力端が接続された第１及び第
２の抵抗と、前記入力端を入力とし相互にしきい値が異
なる第１及び第２のインバータと、前記第１のインバー
タの出力を前記第１の電源電位の電圧系から第２の電源
電位の電圧系に変換させるレベルシフタと、ソースが前
記第２の電源電位にゲートが前記レベルシフタの出力に
接続された第１導電型のトランジスタと、ソースが接地
電位にゲートが前記第２のインバータの出力にドレイン
が前記第１導電型トランジスタのドレインに接続された
第２導電型のトランジスタと、前記第１導電型トランジ
スタと前記第２導電型トランジスタとの接点に接続され
た出力端とを有することを特徴とする。A level shifter circuit according to the present invention comprises first and second resistors connected in series between a first power supply potential and a ground potential and having their input terminals connected to their interconnection points. And a first and a second inverter having the input terminal as an input and different in threshold value from each other, and an output of the first inverter from the voltage system of the first power supply potential to the voltage system of the second power supply potential. A level shifter for conversion; a first conductivity type transistor having a source connected to the second power supply potential and a gate connected to the output of the level shifter; a source having a ground potential; a gate having an output of the second inverter; A second conductivity type transistor connected to the drain of the first conductivity type transistor, and an output terminal connected to a contact point between the first conductivity type transistor and the second conductivity type transistor. It is characterized in.
【０００６】[0006]
【作用】本発明においては、入力端に入力された入力電
圧がロウレベル、ハイレベル及びハイインピーダンスの
場合に応じて、出力端からはロウレベル、ハイレベル及
びハイインピーダンスが出力され、出力端から出力され
たロウレベル又はハイレベルはレベルシフタによりその
一方がレベル変換されている。In the present invention, depending on the case where the input voltage input to the input terminal is low level, high level and high impedance, low level, high level and high impedance are output from the output terminal and output from the output terminal. One of the low level and the high level is level-converted by the level shifter.
【０００７】[0007]
【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。Embodiments of the present invention will now be described with reference to the accompanying drawings.
【０００８】図１は本発明の実施例に係るレベルシフタ
回路を示す回路図である。FIG. 1 is a circuit diagram showing a level shifter circuit according to an embodiment of the present invention.
【０００９】入力端１に接続されている抵抗２と抵抗３
は入力がハイインピーダンス状態になったとき入力端１
の電位を（１／２）ＶDD1 にするための抵抗である。こ
の抵抗２，３は電源電圧ＶDD1と接地との間に直列に接
続されている。また、入力端１に接続されたインバータ
４は図３の特性曲線２２に示す入出力特性を有するイン
バータであり、インバータ５は図３の特性曲線２１に示
す入出力特性を有するインバータである。インバータ５
はインバータ４よりもしきい値が低い。A resistor 2 and a resistor 3 connected to the input terminal 1.
Is the input terminal 1 when the input is in the high impedance state
Is a resistor for setting the potential of (1/2) VDD1. The resistors 2 and 3 are connected in series between the power supply voltage VDD1 and the ground. The inverter 4 connected to the input terminal 1 is an inverter having the input / output characteristic shown by the characteristic curve 22 in FIG. 3, and the inverter 5 is the inverter having the input / output characteristic shown by the characteristic curve 21 in FIG. Inverter 5
Has a lower threshold than the inverter 4.
【００１０】レベルシフタ６は、インバータ４の出力が
入力されるインバータ７と、電源ＶDD2と接地との間に
夫々縦続接続されたＰチャネルＭＯＳトランジスタ８，
９及びＮチャネルＭＯＳトランジスタ１０，１１とから
構成されており、インバータ４のＶDD1 系の出力電圧を
ＶDD2 系の出力電圧に変換するレベルシフタである。The level shifter 6 includes an inverter 7 to which the output of the inverter 4 is input, a P-channel MOS transistor 8 connected in cascade between a power source VDD2 and ground.
9 and N-channel MOS transistors 10 and 11, and is a level shifter for converting the output voltage of the VDD1 system of the inverter 4 into the output voltage of the VDD2 system.
【００１１】また、電源ＶDD2と接地との間には、Ｐチ
ャネルＭＯＳトランジスタ１２とＮチャネルＭＯＳトラ
ンジスタ１３とが接続されている。両トランジスタ１
２，１３間の接点は出力端１４に接続されている。出力
端１４の出力状態は、ＰチャネルＭＯＳトランジスタ１
２とＮチャネルＭＯＳトランジスタ１３のゲートに印加
される電圧によって下記の３通りの組合わせがある。A P-channel MOS transistor 12 and an N-channel MOS transistor 13 are connected between the power supply VDD2 and the ground. Both transistors 1
The contact point between 2 and 13 is connected to the output terminal 14. The output state of the output terminal 14 is the P channel MOS transistor 1
2 and the following three combinations depending on the voltage applied to the gate of the N-channel MOS transistor 13.
【００１２】なお、以下、ＰチャネルＭＯＳトランジス
タ１２のゲート電位をＶGP、ＮチャネルＭＯＳトランジ
スタ１３のゲート電位をＶGNと略す。 ＶGP＝ＧＮＤでＶGN＝ＧＮＤのときは、ＶDD2 レベ
ル出力 ＶGP＝ＶDD2 でＶGN＝ＶDD1 のときは、ＧＮＤレベ
ル出力 ＶGP＝ＶDD2 でＶGN＝ＧＮＤのときは、ハイインピ
ーダンス出力である。Hereinafter, the gate potential of the P-channel MOS transistor 12 is abbreviated as VGP and the gate potential of the N-channel MOS transistor 13 is abbreviated as VGN. When VGP = GND and VGN = GND, it is a VDD2 level output. When VGP = VDD2 and VGN = VDD1, it is a GND level output. When VGP = VDD2 and VGN = GND, it is a high impedance output.
【００１３】次に、本実施例のレベルシフタ回路の３値
入出力動作について説明する。入力端１に印加される電
圧を、図３に示すように、ロウレベル入力電圧範囲と、
ハイインピーダンス入力範囲と、ハイレベル入力電圧範
囲との３つのＶinの領域に場合分けして説明する。Next, the three-value input / output operation of the level shifter circuit of this embodiment will be described. As shown in FIG. 3, the voltage applied to the input terminal 1 has a low level input voltage range,
Description will be made by dividing into three Vin regions, a high impedance input range and a high level input voltage range.
【００１４】始めに、入力端１に印加される電圧がロウ
レベル入力電圧範囲の場合は、インバータ４の出力は特
性曲線２２に示すようにＶDD1 レベルになり、インバー
タ５の出力は特性曲線２１に示すようにほぼＶDD1レベ
ルになる。インバータ４の出力電圧はレベルシフタ６に
よってＶDD2レベルに変換されるので、結果としてＶGP
＝ＶDD2でＶGN＝ＶDD1となり、出力端１４からはＧＮＤ
レベルが出力される。First, when the voltage applied to the input terminal 1 is in the low level input voltage range, the output of the inverter 4 becomes VDD1 level as shown by the characteristic curve 22, and the output of the inverter 5 shows as the characteristic curve 21. As you can see, it is almost VDD1 level. The output voltage of the inverter 4 is converted to the VDD2 level by the level shifter 6, resulting in VGP.
= VDD2, VGN = VDD1 and GND from the output terminal 14
The level is output.
【００１５】次に、入力端１に印加される電圧がハイレ
ベル入力電圧範囲の場合は、インバータ４の出力は特性
曲線２２に示すようにほぼＧＮＤレベルになり、インバ
ータ５の出力は特性曲線２１に示すようにＧＮＤレベル
になる。インバータ４の出力電圧がＧＮＤレベルの場合
には、インバータ４の出力電圧をレベルシフタ６によっ
て変換しても、ＧＮＤレベルのままなので、結果として
ＶGP＝ＧＮＤでＶGN＝ＧＮＤとなり、出力端１４からは
ＶDD2レベルが出力される。Next, when the voltage applied to the input terminal 1 is in the high level input voltage range, the output of the inverter 4 becomes almost GND level as shown by the characteristic curve 22, and the output of the inverter 5 becomes the characteristic curve 21. As shown in FIG. When the output voltage of the inverter 4 is at the GND level, even if the output voltage of the inverter 4 is converted by the level shifter 6, it remains at the GND level. As a result, VGP = GND and VGN = GND, and the output terminal 14 outputs VDD2. The level is output.
【００１６】最後に、入力端１に印加される電圧がハイ
インピーダンス入力範囲の場合について説明する。これ
は入力端１がハイインピーダンス状態になった場合であ
り、入力端１に接続されている抵抗２と抵抗３によって
この状態になるが、インバータ４の出力は特性曲線２２
に示すようにほぼＶDD1 レベルになり、インバータ５の
出力は特性曲線２１に示すようにほぼＧＮＤレベルにな
る。インバータ４の出力電圧はレベルシフタ６によって
ＶDD2 レベルに変換されるので、結果としてＶGP＝ＶDD
2とＶGN＝ＧＮＤとなり、出力端１４にはハイインピー
ダンスが出力される。Finally, the case where the voltage applied to the input terminal 1 is in the high impedance input range will be described. This is the case where the input terminal 1 is in the high impedance state, and this state is brought about by the resistors 2 and 3 connected to the input terminal 1, but the output of the inverter 4 is the characteristic curve 22.
As shown in FIG. 5, the output voltage of the inverter 5 becomes almost VDD1 level, and the output of the inverter 5 becomes almost GND level as shown by the characteristic curve 21. Since the output voltage of the inverter 4 is converted to the VDD2 level by the level shifter 6, as a result, VGP = VDD
2 and VGN = GND, and a high impedance is output to the output terminal 14.
【００１７】以上説明した通り、本発明のレベルシフタ
は、ハイインピーダンス入出力を含めた３値の入出力変
換を行うことができる。As described above, the level shifter of the present invention can perform ternary input / output conversion including high impedance input / output.
【００１８】図２は本発明の他の実施例に係るレベルシ
フタ回路を示す回路図である。図２において、図１と同
一物には同一符号を付してある。FIG. 2 is a circuit diagram showing a level shifter circuit according to another embodiment of the present invention. 2, the same parts as those in FIG. 1 are designated by the same reference numerals.
【００１９】入力端１に接続されている抵抗２と抵抗３
は入力がハイインピーダンス状態になったとき、入力端
１の電位を（−１／２）ＶDD1 にするための抵抗であ
る。また、入力端１に接続されたインバータ４は図３の
特性曲線２２に示す入出力特性を有するインバータであ
り、インバータ５は図３の特性曲線２１に示す入出力特
性を有するインバータである。A resistor 2 and a resistor 3 connected to the input terminal 1
Is a resistor for setting the potential of the input terminal 1 to (-1/2) VDD1 when the input is in a high impedance state. Further, the inverter 4 connected to the input terminal 1 is an inverter having the input / output characteristic shown by the characteristic curve 22 in FIG. 3, and the inverter 5 is the inverter having the input / output characteristic shown by the characteristic curve 21 in FIG.
【００２０】レベルシフタ１５はインバータ７と、Ｐチ
ャネルＭＯＳトランジスタ８，９と、Ｎチャネルトラン
ジスタ１０，１１とから構成されており、インバータ５
の−ＶDD1 系の出力電圧を、−ＶDD2 系の電圧に変換す
るレベルシフタである。The level shifter 15 comprises an inverter 7, P channel MOS transistors 8 and 9 and N channel transistors 10 and 11, and the inverter 5
Is a level shifter for converting the output voltage of the -VDD1 system to the voltage of the -VDD2 system.
【００２１】出力端１４の出力状態は、ＰチャネルＭＯ
Ｓトランジスタ１２とＮチャネルＭＯＳトランジスタ１
３の各ゲートに印加される電圧によって下記の３通りの
組合わせがある。但し、ゲート電位ＶGP及びゲート電位
ＶGNの意味は前述と同様である。 ＶGP＝−ＶDD1でＶGN＝−ＶDD2のときは、ＧＮＤレ
ベル出力 ＶGP＝ＧＮＤでＶGN＝ＧＮＤのときは、−ＶDD2 レ
ベル出力 ＶGP＝ＧＮＤでＶGN＝−ＶDD2のときは、ハイイン
ピーダンス出力である。The output state of the output terminal 14 is the P channel MO.
S-transistor 12 and N-channel MOS transistor 1
There are the following three combinations depending on the voltage applied to each of the three gates. However, the meanings of the gate potential VGP and the gate potential VGN are the same as described above. When VGP = -VDD1 and VGN = -VDD2, it is a GND level output. When VGP = GND and VGN = GND, it is a -VDD2 level output. When VGP = GND and VGN = -VDD2, it is a high impedance output.
【００２２】次に、本実施例のレベルシフタの３値入出
力動作について説明する。入力端１に印加される電圧を
図３に示すように、ロウレベル入力電圧範囲と、ハイイ
ンピーダンス入力範囲と、ハイレベル入力電圧範囲との
３つのＶinの領域に場合分けする。Next, the three-value input / output operation of the level shifter of this embodiment will be described. As shown in FIG. 3, the voltage applied to the input terminal 1 is divided into three Vin regions, a low level input voltage range, a high impedance input range, and a high level input voltage range.
【００２３】始めに、入力端１に印加される電圧がロウ
レベル入力電圧範囲の場合は、インバータ４の出力は特
性曲線２２３に示すようにＧＮＤレベルになり、インバ
ータ５の出力は特性曲線２１に示すようにほぼＧＮＤレ
ベルになる。従って、インバータ５の出力電圧はレベル
シフタ１５によってＧＮＤレベルに変換されるので、結
果として、ＶGP＝ＧＮＤでＶGN＝ＧＮＤとなり、出力端
１４からは−ＶDD2 レベルが出力される。First, when the voltage applied to the input terminal 1 is in the low level input voltage range, the output of the inverter 4 becomes the GND level as shown by the characteristic curve 223, and the output of the inverter 5 shows as the characteristic curve 21. It becomes almost GND level. Therefore, the output voltage of the inverter 5 is converted to the GND level by the level shifter 15, and as a result, VGP = GND and VGN = GND, and the output terminal 14 outputs the -VDD2 level.
【００２４】次に、入力端１に印加される電圧がハイレ
ベル入力電圧範囲の場合は、インバータ４の出力は特性
曲線２２に示すようにほぼ−ＶDD1 レベルになり、イン
バータ５の出力は特性曲線２１に示すように−ＶDD1レ
ベルになる。インバータ５の出力電圧はレベルシフタ１
５によって−ＶDD2レベルに変換されるので、結果とし
てＶGP＝−ＶDD1でＶGN＝−ＶDD2となり、出力端１４か
らはＧＮＤレベルが出力される。Next, when the voltage applied to the input terminal 1 is in the high level input voltage range, the output of the inverter 4 becomes approximately -VDD1 level as shown by the characteristic curve 22, and the output of the inverter 5 becomes the characteristic curve. As shown in 21, the level becomes -VDD1 level. The output voltage of the inverter 5 is the level shifter 1
Since it is converted to the -VDD2 level by 5, as a result, VGP = -VDD1 and VGN = -VDD2, and the output terminal 14 outputs the GND level.
【００２５】最後に、入力端１に印加される電圧がハイ
インピーダンス入力範囲の場合について説明する。これ
は入力端１がハイインピーダンス状態になったとき、入
力端１に接続されている抵抗２と抵抗３によってこの状
態になるが、インバータ４の出力は特性曲線２２に示す
ようにほぼＧＮＤレベルになり、インバータ５の出力は
特性曲線２１に示すようにほぼ−ＶDD1レベルになる。
インバータ５の出力電圧はレベルシフタ１５によって−
ＶDD2レベルに変換されるので、結果としてＶGP＝ＧＮ
ＤでＶGN＝−ＶDD2となり、出力端１４にはハイインピ
ーダンスが出力される。Finally, the case where the voltage applied to the input terminal 1 is in the high impedance input range will be described. This is due to the resistance 2 and the resistance 3 connected to the input terminal 1 when the input terminal 1 is in the high impedance state, but the output of the inverter 4 becomes almost GND level as shown by the characteristic curve 22. Then, the output of the inverter 5 becomes approximately -VDD1 level as shown by the characteristic curve 21.
The output voltage of the inverter 5 is set to − by the level shifter 15.
Since it is converted to VDD2 level, as a result VGP = GN
VGN = -VDD2 at D, and a high impedance is output to the output terminal 14.
【００２６】本実施例が図１に示す実施例との相違する
点は、負電位系に対応している点、即ち負電位−ＶDD1
系の入力を負電位−ＶDD2 系の出力に変換できる点であ
る。The present embodiment differs from the embodiment shown in FIG. 1 in that it corresponds to a negative potential system, that is, negative potential -VDD1.
The point is that the input of the system can be converted to the output of the negative potential -VDD2 system.
【００２７】[0027]
【発明の効果】以上説明したように、本発明のレベルシ
フタ回路は、ハイインピーダンス入出力を含めた３値の
入出力変換を行うことができる。As described above, the level shifter circuit of the present invention can perform three-valued input / output conversion including high impedance input / output.
【００２８】この機能を具備することにより、例えばハ
イインピーダンス出力を持つ３値のインサーキットエミ
ュレータの出力電圧を、ハイインピーダンス出力を含め
た３値の任意の出力電圧値に変換して、ターゲットシス
テムに供給することができる。このように、本発明によ
りインサーキットエミュレータの出力電圧を可変にする
ことが可能となり、本発明はこれらの技術分野に多大の
貢献をなす。By providing this function, for example, the output voltage of a ternary in-circuit emulator having a high-impedance output is converted into an arbitrary ternary output voltage value including the high-impedance output, and a target system is converted. Can be supplied. As described above, the present invention makes it possible to change the output voltage of the in-circuit emulator, and the present invention makes a great contribution to these technical fields.
【図１】本発明の第１の実施例に係るレベルシフタ回路
を示す回路図である。FIG. 1 is a circuit diagram showing a level shifter circuit according to a first embodiment of the present invention.
【図２】本発明の第２の実施例に係るレベルシフタ回路
を示す回路図である。FIG. 2 is a circuit diagram showing a level shifter circuit according to a second embodiment of the present invention.
【図３】本発明の各実施例に係るレベルシフタ回路に使
用するインバータ４，５の入出力特性を示すグラフ図で
ある。FIG. 3 is a graph showing input / output characteristics of inverters 4 and 5 used in the level shifter circuit according to each embodiment of the present invention.
１；入力端 ２，３；抵抗 ４，５，７；インバータ ６，１５；レベルシフタ ８，９，１２；ＰチャネルＭＯＳトランジスタ １０，１１，１３；ＮチャネルＭＯＳトランジスタ １４；出力端 ２１；インバータ５の入出力特性曲線 ２２；インバータ４の入出力特性曲線 1; Input end 2, 3; Resistor 4, 5, 7; Inverter 6, 15; Level shifter 8, 9, 12; P-channel MOS transistor 10, 11, 13; N-channel MOS transistor 14; Output end 21; Inverter 5 Input / output characteristic curve 22: Input / output characteristic curve of the inverter 4
Claims (1)
列接続されその相互接続点に入力端が接続された第１及
び第２の抵抗と、前記入力端を入力とし相互にしきい値
が異なる第１及び第２のインバータと、前記第１のイン
バータの出力を前記第１の電源電位の電圧系から第２の
電源電位の電圧系に変換させるレベルシフタと、ソース
が前記第２の電源電位にゲートが前記レベルシフタの出
力に接続された第１導電型のトランジスタと、ソースが
接地電位にゲートが前記第２のインバータの出力にドレ
インが前記第１導電型トランジスタのドレインに接続さ
れた第２導電型のトランジスタと、前記第１導電型トラ
ンジスタと前記第２導電型トランジスタとの接点に接続
された出力端とを有することを特徴とするレベルシフタ
回路。Claim: What is claimed is: 1. A first resistor and a second resistor connected in series between a first power source potential and a ground potential and having an input end connected to an interconnection point thereof, and the input end. First and second inverters having different thresholds as inputs, a level shifter for converting the output of the first inverter from the voltage system of the first power supply potential to the voltage system of the second power supply potential, and the source Is a transistor of a first conductivity type whose gate is connected to the output of the level shifter at the second power supply potential, and a source is a ground potential, a gate is an output of the second inverter and a drain is the first conductivity type transistor. A level shifter having a second conductivity type transistor connected to a drain and an output terminal connected to a contact point between the first conductivity type transistor and the second conductivity type transistor. Circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3185700A JP3055230B2 (en) | 1991-06-29 | 1991-06-29 | Level shifter circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3185700A JP3055230B2 (en) | 1991-06-29 | 1991-06-29 | Level shifter circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0514174A true JPH0514174A (en) | 1993-01-22 |
| JP3055230B2 JP3055230B2 (en) | 2000-06-26 |
Family
ID=16175340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3185700A Expired - Lifetime JP3055230B2 (en) | 1991-06-29 | 1991-06-29 | Level shifter circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3055230B2 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07226668A (en) * | 1993-12-13 | 1995-08-22 | Nec Corp | Bi-directional logic signal level conversion circuit |
| JPH0897706A (en) * | 1994-09-26 | 1996-04-12 | Nec Corp | Output buffer circuit |
| DE19526564C2 (en) * | 1994-07-20 | 2001-06-28 | Micron Technology Inc | CMOS driver circuit for low-high voltage control of capacitive loads |
| US6844769B2 (en) | 2002-02-20 | 2005-01-18 | Matsushita Electric Industrial Co., Ltd. | Drive circuit |
| US7372314B2 (en) | 2004-05-21 | 2008-05-13 | Matsushita Electric Industrial Co., Ltd. | Voltage level conversion circuit |
| JP2020527309A (en) * | 2017-07-11 | 2020-09-03 | クノル−ブレムゼ ジステーメ フューア ヌッツファールツォイゲ ゲゼルシャフト ミット ベシュレンクテル ハフツングＫｎｏｒｒ−Ｂｒｅｍｓｅ Ｓｙｓｔｅｍｅ ｆｕｅｒ Ｎｕｔｚｆａｈｒｚｅｕｇｅ ＧｍｂＨ | How to convert level values in level transducers and vehicle controls |
-
1991
- 1991-06-29 JP JP3185700A patent/JP3055230B2/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07226668A (en) * | 1993-12-13 | 1995-08-22 | Nec Corp | Bi-directional logic signal level conversion circuit |
| DE19526564C2 (en) * | 1994-07-20 | 2001-06-28 | Micron Technology Inc | CMOS driver circuit for low-high voltage control of capacitive loads |
| JPH0897706A (en) * | 1994-09-26 | 1996-04-12 | Nec Corp | Output buffer circuit |
| US6844769B2 (en) | 2002-02-20 | 2005-01-18 | Matsushita Electric Industrial Co., Ltd. | Drive circuit |
| US7372314B2 (en) | 2004-05-21 | 2008-05-13 | Matsushita Electric Industrial Co., Ltd. | Voltage level conversion circuit |
| JP2020527309A (en) * | 2017-07-11 | 2020-09-03 | クノル−ブレムゼ ジステーメ フューア ヌッツファールツォイゲ ゲゼルシャフト ミット ベシュレンクテル ハフツングＫｎｏｒｒ−Ｂｒｅｍｓｅ Ｓｙｓｔｅｍｅ ｆｕｅｒ Ｎｕｔｚｆａｈｒｚｅｕｇｅ ＧｍｂＨ | How to convert level values in level transducers and vehicle controls |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3055230B2 (en) | 2000-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4275313A (en) | Current limiting output circuit with output feedback | |
| JP2909990B2 (en) | CMOS circuit | |
| EP0344604A2 (en) | Output circuit for use in a semiconductor IC | |
| US20050116753A1 (en) | Circuit and method for switching an electrical load on after a delay | |
| JPH11103227A (en) | Output amplitude adjusting circuit | |
| JPH07193488A (en) | Level shifter circuit | |
| US4395645A (en) | Mosfet logic inverter buffer circuit for integrated circuits | |
| JP3055230B2 (en) | Level shifter circuit | |
| US5982198A (en) | Free inverter circuit | |
| JPH07191065A (en) | Integrated comparator circuit | |
| JPH09214324A (en) | Cmos logic circuit | |
| EP0385018A2 (en) | MOS analog amplifier | |
| JP2767911B2 (en) | Pull-up / pull-down input circuit | |
| JP2998329B2 (en) | Semiconductor integrated circuit | |
| JPH0446014B2 (en) | ||
| JP3612991B2 (en) | Output buffer circuit | |
| JP2570050B2 (en) | Digital circuit | |
| JP2981496B2 (en) | Semiconductor output circuit | |
| JPH05191258A (en) | Cmos output circuit | |
| JPH0514172A (en) | Input circuit | |
| JPS61274511A (en) | Cmos type semiconductor integrated circuit | |
| JP2000165227A (en) | Logical output circuit | |
| JPS58196727A (en) | Logical circuit | |
| JP2595074B2 (en) | Semiconductor integrated circuit device | |
| JPH04347929A (en) | Output circuit |