JPH05136814A - Cell copy device in atm network - Google Patents
Cell copy device in atm networkInfo
- Publication number
- JPH05136814A JPH05136814A JP3300041A JP30004191A JPH05136814A JP H05136814 A JPH05136814 A JP H05136814A JP 3300041 A JP3300041 A JP 3300041A JP 30004191 A JP30004191 A JP 30004191A JP H05136814 A JPH05136814 A JP H05136814A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- copy
- output
- destination
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、同報通信を行う場合の
ＡＴＭ網におけるセルコピー装置に関する。サービスの
多様化を目指した広帯域ＩＳＤＮを実現するＡＴＭ網に
おいては、従来の１対１通信だけでなく、１対ｎの同報
通信も要求される。このため、ＡＴＭ網は同報サービス
に対応するために、ＡＴＭ網の通信単位であるセルを複
数コピーして複数の加入者に転送する必要がある。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a cell copy device in an ATM network for performing broadcast communication. In an ATM network that realizes wideband ISDN aiming at diversification of services, not only the conventional one-to-one communication but also one-to-n broadcast communication is required. Therefore, the ATM network needs to copy a plurality of cells, which are communication units of the ATM network, and transfer them to a plurality of subscribers in order to support the broadcast service.
【０００２】[0002]
【従来の技術】図８は従来システムの構成概念図であ
る。ＡＴＭセル１は、セルコピー装置１０に入る。図９
はＡＴＭセルのフォーマット例を示す図である。ＡＴＭ
セルは５バイト（４０ビット）のＡＴＭヘッダと４８バ
イトの情報部（ＩＮＦＯＲＭＡＴＩＯＮ）に分かれてい
る。2. Description of the Related Art FIG. 8 is a conceptual diagram of the configuration of a conventional system. The ATM cell 1 enters the cell copy device 10. Figure 9
FIG. 3 is a diagram showing an example of the format of an ATM cell. ATM
The cell is divided into a 5-byte (40-bit) ATM header and a 48-byte information section (INFORMATION).
【０００３】ＡＴＭヘッダにおいて、ＧＦＣはジュネリ
ックフローコントロールで、リンク間のフロー制御に用
いるものである（詳細検討中）。ＶＰＩはＶｉｒｔｕａ
ｌＰａｔｈ識別子、ＶＣＩはＶｉｒｔｕａｌ Ｃｈａｎ
ｎｅｌ識別子である。これらＶＰＩ及びＶＣＩはＡＴＭ
スイッチがルートを決定する時の基礎データとなる。Ｐ
Ｔはペイロードタイプでセルの種別を示す（詳細検討
中）。ＲＳは１ビットのリザーブビット、ＣＬＰは１ビ
ットのセルロスプライオリティビットで、ユーザが廃棄
されてはならないセルに対して“１”を立てるか“０”
を書き込む部分である。ＨＥＣは４０ビット構成のＡＴ
Ｍヘッダに対するＣＲＣ（誤り訂正コード）である。In the ATM header, GFC is a generic flow control and is used for flow control between links (details are under consideration). VPI is Virtua
lPath identifier, VCI is Virtual Chan
nel identifier. These VPI and VCI are ATM
It is the basic data when the switch determines the route. P
T is a payload type and indicates the type of cell (details under consideration). RS is a 1-bit reserve bit, CLP is a 1-bit cell loss priority bit, and the user sets "1" or "0" for cells that should not be discarded.
Is the part to write. HEC is AT with 40-bit configuration
It is a CRC (error correction code) for the M header.
【０００４】ＡＴＭセル１は、セルコピー装置１０内の
ＶＣＩ変換部２に入り、入力セルのコピーに関する情報
（ここではＶＣＩ）から複数の宛先情報に変換される。
この宛先情報は、ビットマップメモリ３に入る。ビット
マップメモリ３の構成は、例えば図１０に示すような構
成になっており、＃１から＃ｎまでの回線の内のそれぞ
れに対してセルを送出すべき回線に“１”が、送出しな
い回線に対して“０”がそれぞれ書き込まれている。The ATM cell 1 enters the VCI converter 2 in the cell copy device 10 and converts the information (here, VCI) relating to the copy of the input cell into a plurality of destination information.
This destination information is stored in the bitmap memory 3. The configuration of the bitmap memory 3 is, for example, as shown in FIG. 10, and "1" is not transmitted to the line to which a cell should be transmitted to each of the lines # 1 to #n. "0" is written for each line.
【０００５】４はビットマップメモリ３の各ビットに対
応して設けられたスイッチであり、ビットマップメモリ
３のビットが立っている回線のみスイッチ４がオンにな
り、セルを送出する。このようにして、同報通信を実現
している。A switch 4 is provided corresponding to each bit of the bit map memory 3, and the switch 4 is turned on only for the line in which the bit of the bit map memory 3 is set to send out a cell. In this way, broadcast communication is realized.
【０００６】[0006]
【発明が解決しようとする課題】前述した従来の装置で
は、以下に示すような問題があった。 スイッチ４の出線の数が多い場合、出線だけのビット
情報をスイッチに渡すために、大きなセル情報の拡張が
必要になる。または、スイッチへの物理線が多くなる等
の問題がある。 入力線と出力線の帯域が同じような場合には、セルコ
ピーを実現する際に、出力線を流れるセル数が多いため
に、セルコピーのための待ち合わせバッファ及びコピー
するために必要となるメモリの２種類のメモリが必要と
なり、ハードウェア量が増大するという問題がある。 単一の出力先（宛先）しかもたないセルと複数の出力
先を持つセルを分離して、複数の出力先を持つセルをコ
ピーし、両者のセルを多重する際に、セル多重のための
バッファ及び出力調停が必要となるために、ハードウェ
ア量が大きくなるという問題がある。 複数の複写先に１個ずつコピーするために、どの複写
先にコピーしたかを記憶しておく必要があり、出線が多
い場合には、その記憶装置及び次のコピー先決定のハー
ドウェア量が大きくなってしまうという問題がある。 セル内のコピー情報と、各出線に対してコピーするか
しないかの関係を記憶しておくためには、全ての出線に
ビットを割り当てる必要があり、出力が多い場合には、
メモリ量を多く必要とするという問題がある。The above-mentioned conventional apparatus has the following problems. When the number of outgoing lines of the switch 4 is large, it is necessary to expand a large amount of cell information in order to pass bit information of only outgoing lines to the switch. Alternatively, there is a problem that the number of physical lines to the switch increases. When the bandwidths of the input line and the output line are similar, the number of cells flowing through the output line is large when implementing cell copy, so the queuing buffer for cell copy and the memory required for copying Therefore, there is a problem that the amount of hardware increases. A cell that has only a single output destination (destination) and a cell that has multiple output destinations are separated, and a cell that has multiple output destinations is copied. Since a buffer and output arbitration are required, there is a problem that the amount of hardware becomes large. In order to copy one copy to a plurality of copy destinations, it is necessary to store in which copy destination the copy was made. If there are many output lines, the storage device and the amount of hardware for determining the next copy destination are stored. There is a problem that becomes large. In order to store the copy information in the cell and the relationship of whether or not to copy for each output line, it is necessary to assign bits to all output lines, and when there are many outputs,
There is a problem that a large amount of memory is required.
【０００７】本発明はこのような課題に鑑みてなされた
ものであって、ハードウェア量を少なくして簡単な構成
のＡＴＭ網におけるセルコピー装置を提供することを目
的としている。The present invention has been made in view of the above problems, and an object thereof is to provide a cell copy device in an ATM network having a simple structure with a reduced amount of hardware.
【０００８】[0008]
【課題を解決するための手段】図１は本発明の原理ブロ
ック図である。図において、１はＡＴＭセル（以下単に
セルという）である。２０はＡＴＭ網のセルを複数コピ
ーするセルコピー装置、３０は呼処理部からの情報を基
にコピー先を決定するコピー制御装置である。FIG. 1 is a block diagram showing the principle of the present invention. In the figure, 1 is an ATM cell (hereinafter simply referred to as a cell). Reference numeral 20 is a cell copy device for copying a plurality of cells of the ATM network, and 30 is a copy control device for determining a copy destination based on information from the call processing unit.
【０００９】[0009]
【作用】コピー制御装置３０は、セルコピー装置２０か
らのセルに含まれるコピー情報を読取って出力先を決定
し、セルコピー装置２０は順にセルをコピーしながらコ
ピー制御装置３０からコピー数だけ順次出力される出力
先情報をセルに付与して出力するようにする。従って、
後段のスイッチ（図示せず）においては、その出力先情
報を参照しながら、各セルを目的の出線に送出する。こ
のスイッチにおいては、コピーを行わないので、セルの
出線のＩＤのみを与えれば目的の出線への出力が可能と
なる。このように、本発明によればハードウェア量を少
なくして簡単な構成のＡＴＭ網におけるセルコピー装置
を提供することができる。The copy control device 30 reads the copy information contained in the cell from the cell copy device 20 to determine the output destination, and the cell copy device 20 sequentially copies the cells while sequentially copying the number of copies from the copy control device 30. The output destination information to be output is added to the cell so that the cell is output. Therefore,
The subsequent switch (not shown) sends each cell to the intended outgoing line while referring to the output destination information. Since copying is not performed in this switch, it is possible to output to the intended outgoing line by giving only the ID of the outgoing line of the cell. As described above, according to the present invention, it is possible to provide a cell copy device in an ATM network having a simple structure with a reduced amount of hardware.
【００１０】[0010]
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図２はセルコピー装置２０の一実施例を示
す構成ブロック図である。図１と同一のものは、同一の
符号を付して示す。図において、１１はセルの内容を記
憶しておくセルメモリ、１２はセルメモリ１１への書込
みアドレスを与える書込みアドレスカウンタ、１３はセ
ルメモリ１１の内容を読出す時の送出するセルの先頭位
置を示すアドレスをセルメモリ１１に与える読出しアド
レスカウンタである。このように構成された回路の動作
を説明すれば、以下のとおりである。Embodiments of the present invention will now be described in detail with reference to the drawings. FIG. 2 is a configuration block diagram showing an embodiment of the cell copy device 20. The same parts as those in FIG. 1 are designated by the same reference numerals. In the figure, 11 is a cell memory for storing cell contents, 12 is a write address counter for giving a write address to the cell memory 11, and 13 is a head position of a cell to be transmitted when the content of the cell memory 11 is read. A read address counter for giving the indicated address to the cell memory 11. The operation of the circuit thus configured will be described below.
【００１１】セル到着時には、書込みアドレスカウンタ
１２の出力を増加させながらセルメモリ１１にセルの内
容を書込む。セルメモリ１１の内容を読出す時には、読
出しアドレスカウンタ１３の示す位置のセルを複写数だ
け読出して送出し、コピー終了時には、コピー制御装置
３０からの終了信号を受けて、読出しアドレスカウンタ
１３の出力を次のセルの先頭位置にセットする。そし
て、次のセルを読出すことができるようにしておく。セ
ル１内の１ａは、宛先情報がコピー制御装置３０により
書き込まれる領域である。When a cell arrives, the contents of the cell are written in the cell memory 11 while increasing the output of the write address counter 12. When the contents of the cell memory 11 are read out, the cells at the position indicated by the read address counter 13 are read out and sent out for the number of copies, and at the end of copying, the end signal from the copy control device 30 is received and the output of the read address counter 13 is outputted. Is set to the beginning position of the next cell. Then, the next cell can be read. The area 1a in the cell 1 is an area in which the destination information is written by the copy control device 30.
【００１２】図３はセルコピー装置２０の他の構成例を
示すブロック図である。図１と同一のものは、同一の符
号を付して示す。図において、２１はコピーするセルと
コピーしないセルを分離するセル分離部、２２はコピー
したセルとコピーしないセルを１ラインに多重するセル
多重部、２３はコピーするセルをセル多重部２２に送出
するコピー部、２４は前記セル分離部２１とセル多重部
２２とを結合する回線上にコピーしないセルがないこと
を検出するセル有無検出部である。このように、構成さ
れた回路の動作を説明すれば、以下のとおりである。FIG. 3 is a block diagram showing another example of the configuration of the cell copy device 20. The same parts as those in FIG. 1 are designated by the same reference numerals. In the figure, 21 is a cell separation unit for separating cells to be copied and cells not to be copied, 22 is a cell multiplexing unit for multiplexing cells to be copied and cells not to be copied into one line, and 23 is a cell multiplexing unit to send cells to be copied to the cell multiplexing unit 22. The copy unit 24 is a cell presence / absence detection unit that detects that there is no cell that is not copied on the line connecting the cell demultiplexing unit 21 and the cell multiplexing unit 22. The operation of the circuit thus configured will be described below.
【００１３】前記コピー部２３は、セル有無検出部２４
からのセルがないことを通知された場合にのみ、該コピ
ー部２３でコピーしたセルの送出を行うようにする。こ
のような構成とすることにより、セル多重部２２で単一
の出力先しか持たないセルと複数の出力先を持つセルと
を多重する場合に、セル多重のためのバッファが不要に
なり、出力調停のためのハードウェアも小さくなる。当
然に、２つの入力からのセルの同時到着は起こらない。The copy unit 23 includes a cell presence / absence detection unit 24.
The cell copied by the copy unit 23 is transmitted only when it is notified that there is no cell. With such a configuration, when the cell multiplexing unit 22 multiplexes a cell having only a single output destination and a cell having a plurality of output destinations, a buffer for cell multiplexing becomes unnecessary and The arbitration hardware is also smaller. Of course, simultaneous arrival of cells from the two inputs does not occur.
【００１４】図４はコピー制御装置３０の一実施例を示
す構成ブロック図である。図において、３１はセルに含
まれるコピー情報から出力先を記憶するコピー先メモ
リ、３２は出力先情報を出力する変換部である。コピー
先メモリ３１には呼処理部（図示せず）より出力される
パス設定情報が入っている。このように構成された回路
の動作を説明すれば、以下のとおりである。FIG. 4 is a configuration block diagram showing an embodiment of the copy control device 30. In the figure, 31 is a copy destination memory that stores the output destination from the copy information included in the cell, and 32 is a conversion unit that outputs the output destination information. The copy destination memory 31 contains path setting information output from a call processing unit (not shown). The operation of the circuit thus configured will be described below.
【００１５】最初に、セルコピー開始時に、セルコピー
装置２０からセル内のコピー情報がコピー先メモリ３１
に与えられると同時に、直前のコピー出力先情報を初期
値として変換部３２に設定する。次に、変換部３２は、
コピー先メモリ３１の出力値と、直前のコピー先情報の
値から次のコピー先情報を決定し、出力先情報としてセ
ルコピー装置２０に出力する。同時に直前のコピー先の
出力先情報を書き換えることにより、全ての出力先にセ
ルをコピーして送出することが可能となる。また、前記
変換部３２は、コピー先メモリ３１の出力と直前の出力
先情報とから最後のコピーであることを示す情報を得て
出力する。セルコピー装置２０側では、最後のコピーで
あることを示す情報を受けたら、セルコピーを行った後
そのセルのコピー動作を終了する。First, at the start of cell copy, copy information in the cell is copied from the cell copy device 20 to the copy destination memory 31.
At the same time, the immediately preceding copy output destination information is set in the conversion unit 32 as an initial value. Next, the conversion unit 32
The next copy destination information is determined from the output value of the copy destination memory 31 and the value of the previous copy destination information, and is output to the cell copy device 20 as the output destination information. At the same time, by rewriting the output destination information of the immediately preceding copy destination, the cells can be copied and sent to all the output destinations. Further, the conversion unit 32 obtains and outputs information indicating the last copy from the output of the copy destination memory 31 and the immediately preceding output destination information. When the cell copy device 20 receives the information indicating the last copy, the cell copy is performed and then the copy operation of the cell is completed.
【００１６】これにより、複数の複写先に１個ずつコピ
ーしていく場合に、次のコピー先決定のためのハードウ
ェアが少なくてすむ。図５はコピー先メモリ３１の一実
施例を示す構成ブロック図である。図において、４０は
セル内のコピー情報及び呼処理部からの信号を受けて最
初の出力先に関連する情報を出力するコピーアドレス変
換メモリ、４１は直前の出力先の情報及び呼処理部から
の信号を受けて次の出力先の情報を出力するコピー先出
力メモリ、４２はコピーアドレス変換メモリ４０とコピ
ー先出力メモリ４１の出力を受けて、いずれか一方をセ
レクトするセレクタである。このように構成された回路
の動作を説明すれば、以下のとおりである。This makes it possible to reduce the hardware for determining the next copy destination when copying one copy to a plurality of copy destinations. FIG. 5 is a configuration block diagram showing an embodiment of the copy destination memory 31. In the figure, reference numeral 40 denotes a copy address conversion memory for receiving copy information in the cell and a signal from the call processing unit and outputting information related to the first output destination, and 41, information of the immediately preceding output destination and the call processing unit A copy destination output memory that receives a signal and outputs the information of the next output destination, and 42 is a selector that receives the outputs of the copy address conversion memory 40 and the copy destination output memory 41 and selects one of them. The operation of the circuit thus configured will be described below.
【００１７】セルコピー装置２０からのセル内のコピー
先に関連する情報がコピーアドレス変換メモリ４０に入
ると、該コピーアドレス変換メモリ４０は、最初のコピ
ー先の出力情報を含んだコピーアドレスを出力する。こ
の出力は、セレクタ４２を介して変換部３２に出力され
る。セレクタ４２は、最初のコピーアドレス変換メモリ
４０の出力の後は、前のコピー先出力メモリ４１の出力
を次の入力として出力先情報を含んだコピーアドレスを
出力する。従って、セル内のコピー先の情報から全ての
出線にコピーするかしないかを一度に出す必要がなく、
コピー先メモリ３１のビット数を減らし、変換部３２の
構成を簡単化できる。When the information related to the copy destination in the cell from the cell copy device 20 enters the copy address conversion memory 40, the copy address conversion memory 40 outputs the copy address including the output information of the first copy destination. To do. This output is output to the conversion unit 32 via the selector 42. After the first output of the copy address conversion memory 40, the selector 42 outputs the copy address including the output destination information with the output of the previous copy destination output memory 41 as the next input. Therefore, it is not necessary to show at a time whether to copy to all outgoing lines from the information of the copy destination in the cell,
The number of bits of the copy destination memory 31 can be reduced, and the configuration of the conversion unit 32 can be simplified.
【００１８】図６は、本発明の一実施例を示す構成ブロ
ック図である。図１〜図５と同一のものは同一の符号を
付して示す。セルコピー装置２０に入力されたセルは、
セル分離部２１に入り、送出先が単一なセルと複数の送
出先を持つセルとに分離される。前者はセル多重部２２
より即出力される。後者のセルは、セルメモリ１１の中
の書込みアドレスカウンタ１２の値の示す位置に書込ま
れる。FIG. 6 is a block diagram showing the configuration of an embodiment of the present invention. The same parts as those in FIGS. 1 to 5 are designated by the same reference numerals. The cell input to the cell copy device 20 is
The cell separation unit 21 is entered and the transmission destination is separated into a single cell and a cell having a plurality of transmission destinations. The former is the cell multiplexer 22.
More immediate output. The latter cell is written in the position indicated by the value of the write address counter 12 in the cell memory 11.
【００１９】次に、コピーセルの出力時の動作について
説明する。読出しアドレスカウンタ１３の示す位置のセ
ルの、セル内のコピー先に関する情報がコピー制御装置
３０内のコピーアドレス変換メモリ４０によりコピーア
ドレスに変換される。セル内のコピー先に関する情報と
しては、例えば前記したＶＰＩや、コネクションレス通
信の着アドレスまたはそれらを変換したもの等が挙げら
れる。Next, the operation at the output of the copy cell will be described. Information about the copy destination in the cell at the position indicated by the read address counter 13 is converted into a copy address by the copy address conversion memory 40 in the copy control device 30. Examples of the information regarding the copy destination in the cell include the above-mentioned VPI, the destination address of the connectionless communication, or the one obtained by converting them.
【００２０】コピーアドレスの構成としては、例えば図
７に示すような出力先情報と、複数のコピー先関連情報
が同じ出力先情報を持つ場合に、それらを区別するため
のＩＤ５１の合成が挙げられる。出力先情報５０として
は、スイッチの出線のＩＤであってもよいし、ＶＣＩで
もよい。As a construction of the copy address, for example, when the output destination information as shown in FIG. 7 and a plurality of copy destination related information have the same output destination information, there is a combination of the ID 51 for distinguishing them. .. The output destination information 50 may be the ID of the outgoing line of the switch or VCI.
【００２１】コピーアドレスは、変換部３２に出力され
ると共に、コピー先出力メモリ４１によって次のコピー
アドレスに変換される。同様にして順にコピーアドレス
が変換部３２に渡される。変換部３２では、コピーアド
レスの出力先情報５０部を分離し、セルコピー装置２０
に渡す。また、例えばコピーアドレスがデフォルト値の
オール“１”の場合に、コピー終了信号をセルコピー装
置２０に与える。このコピー終了判定は、コピー先出力
メモリ４１内のメモリに直接書込んでもよい。The copy address is output to the conversion unit 32 and also converted to the next copy address by the copy destination output memory 41. Similarly, the copy addresses are sequentially passed to the conversion unit 32. The conversion unit 32 separates the output destination information of 50 copies of the copy address, and the cell copy device 20
Pass to. Further, for example, when the copy address is the default value "1", a copy end signal is given to the cell copy device 20. This copy end determination may be directly written in the memory in the copy destination output memory 41.
【００２２】セル有無検出部２４からの単一出力先のセ
ルが無いという情報により、セルコピー装置２０内では
出力先情報５０を、読出しアドレスカウンタ１３の値が
示すセルに付与し、出力する。そして、次の出力先情報
５０をコピー制御装置３０に対して要求する。また、終
了信号により読出しアドレスカウンタ１３の値は１セル
分だけ増加される。また、出力先が単一のセルと複数の
セルを分離させずに、単一出力先のセルはコピー装置か
ら１個だけ送出させるというようにしてもよい。Based on the information from the cell presence / absence detecting section 24 that there is no single output destination cell, the output destination information 50 is added to the cell indicated by the value of the read address counter 13 in the cell copy device 20 and output. Then, the next output destination information 50 is requested to the copy control device 30. Further, the value of the read address counter 13 is increased by one cell by the end signal. Further, it may be configured such that only one cell having a single output destination is transmitted from the copy device without separating a single cell having a single output destination from a plurality of cells.
【００２３】[0023]
【発明の効果】以上、詳細に説明したように、本発明に
よれば以下の効果が得られる。 スイッチでは１つのセルに対して１つの出線しか無い
ため、スイッチへ与える出線の情報を小さくすることが
可能となる。 コピー待ちセル用と、コピー中セル用の両者の機能を
１つのメモリで実現することができ、ハードウェア量の
削減が可能となる。 送出先が単一のセルとコピーされたセルが同時に到着
することが無いため、セル衝突を防ぐためのバッファが
不要となり、ハードウェア量の削減が可能となる。 すでに出力した先を全て記憶することなく、全ての送
出先への送出が可能となり、ハードウェアの削減が可能
となる。 送出先情報を与えるメモリを小さくできると共に、出
力先情報を与えるハードウェアを簡略化できる。As described above in detail, according to the present invention, the following effects can be obtained. Since the switch has only one outgoing line for one cell, it is possible to reduce the outgoing line information given to the switch. The functions for both the copy waiting cell and the cell being copied can be realized by one memory, and the amount of hardware can be reduced. Since the destination cell does not arrive at a single cell and the copied cell at the same time, a buffer for preventing cell collision is unnecessary, and the amount of hardware can be reduced. It is possible to send to all the destinations without storing all the destinations that have already been output, and the hardware can be reduced. The memory for supplying the destination information can be made small, and the hardware for supplying the destination information can be simplified.
【００２４】このように、本発明によればハードウェア
量を少なくして簡単な構成のＡＴＭ網におけるセルコピ
ー装置を提供することができる。As described above, according to the present invention, it is possible to provide a cell copy device in an ATM network having a simple structure with a reduced amount of hardware.
【図１】本発明の原理ブロック図である。FIG. 1 is a principle block diagram of the present invention.
【図２】セルコピー装置の一実施例を示す構成ブロック
図である。FIG. 2 is a configuration block diagram showing an embodiment of a cell copy device.
【図３】セルコピー装置の他の実施例を示す構成ブロッ
ク図である。FIG. 3 is a configuration block diagram showing another embodiment of the cell copy apparatus.
【図４】コピー制御装置の一実施例を示す構成ブロック
図である。FIG. 4 is a configuration block diagram showing an embodiment of a copy control device.
【図５】コピー先メモリの一実施例を示す構成ブロック
図である。FIG. 5 is a configuration block diagram showing an embodiment of a copy destination memory.
【図６】本発明の一実施例を示す構成ブロック図であ
る。FIG. 6 is a configuration block diagram showing an embodiment of the present invention.
【図７】コピーアドレスの構成例を示す図である。FIG. 7 is a diagram showing a configuration example of a copy address.
【図８】従来システムの構成概念図である。FIG. 8 is a conceptual diagram of a configuration of a conventional system.
【図９】ＡＴＭセルのフォーマットを示す図である。FIG. 9 is a diagram showing a format of an ATM cell.
【図１０】ビットマップメモリの構成例を示す図であ
る。FIG. 10 is a diagram showing a configuration example of a bitmap memory.
１ ＡＴＭセル ２０ セルコピー装置 ３０ コピー制御装置 1 ATM cell 20 Cell copy device 30 Copy control device
───────────────────────────────────────────────────── フロントページの続き (72)発明者 向井 春郎 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 早見 七郎 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 初鹿野 一雄 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Haruo Mukai, Inventor Haruo Mukai 1015 Kamiodanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture, Fujitsu Limited (72) Inventor, Shichiro Hayami, 1015, Kamiodanaka, Nakahara-ku, Kawasaki, Kanagawa Prefecture, Fujitsu Limited ( 72) Inventor Kazuo Hatsuno 1015 Kamiodanaka, Nakahara-ku, Kawasaki-shi, Kanagawa Within Fujitsu Limited
Claims (5)
ピー装置（２０）と、呼処理部からの情報を基にコピー
先を決定するコピー制御装置（３０）とを具備し、 コピー制御装置（３０）は、セルコピー装置（２０）か
らのセルに含まれるコピー情報を読取って出力先を決定
し、 セルコピー装置（２０）はコピー制御装置（３０）から
コピー数だけ順次出力される出力先情報をセルに付与し
て出力するようにしたことを特徴とするＡＴＭ網におけ
るセルコピー装置。1. A copy control device comprising a cell copy device (20) for copying a plurality of cells of an ATM network and a copy control device (30) for determining a copy destination based on information from a call processing unit. 30) reads the copy information contained in the cell from the cell copy device (20) to determine the output destination, and the cell copy device (20) outputs the output destination sequentially from the copy control device (30) for the number of copies. A cell copy device in an ATM network characterized in that information is added to a cell and outputted.
アドレスカウンタ（１２）と、 セルメモリ（１１）の内容を読出す時の送出するセルの
先頭位置を示すアドレスをセルメモリ（１１）に与える
読出しアドレスカウンタ（１３）とを具備し、セル到着
時には、書込みアドレスカウンタ（１２）の出力を増加
させながらセルメモリ（１１）に書込み、読出しアドレ
スカウンタ（１３）の示す位置のセルを複写数だけ読出
して送出し、セルのコピー終了時に読出しアドレスカウ
ンタ（１３）の出力を次のセルの先頭位置にセットする
ようにしたことを特徴とする請求項１記載のＡＴＭ網に
おけるセルコピー装置。2. The cell copy device (20) includes: a cell memory (11) for storing cell contents; a write address counter (12) for giving a write address to the cell memory (11); A read address counter (13) for giving an address indicating the start position of the cell to be sent when reading the contents of (11) to the cell memory (11), and when the cell arrives, the output of the write address counter (12) The cell at the position indicated by the read address counter (13) is read out and sent out by the number of copies, and the output of the read address counter (13) is output to the next cell at the end of copying of the cell. 2. The cell copy device in an ATM network according to claim 1, wherein the cell copy device is set at the head position.
部（２１）と、 コピーしたセルとコピーしないセルを多重するセル多重
部（２２）と、 コピーするセルを送出するコピー部（２３）と、 前記セル分離部（２１）とセル多重部（２２）とを結合
する回線上にコピーしないセルがないことを検出するセ
ル有無検出部（２４）とを具備し、 前記セル有無検出部（２４）からのセルがないことを通
知された場合にのみ、前記コピー部（２３）でコピーし
たセルの送出を行うようにしたことを特徴とする請求項
１記載のＡＴＭ網におけるセルコピー装置。3. The cell copy device (20) includes a cell demultiplexer (21) for demultiplexing a cell to be copied and a cell not to be copied, and a cell multiplexer (22) for multiplexing a cell to be copied and a cell not to be copied. A copy unit (23) for sending out cells to be copied, and a cell presence / absence detection unit (24) for detecting that there is no non-copy cell on the line connecting the cell demultiplexing unit (21) and the cell multiplexing unit (22). And a cell copied by the copy unit (23) is transmitted only when the cell presence / absence detection unit (24) notifies that there is no cell. Item 1. A cell copy device in an ATM network according to item 1.
先メモリ（３１）と、 出力先情報を出力する変換部（３２）とを具備し、 前記変換部（３２）は、直前のコピー先情報とコピー先
メモリ（３１）の値から次のコピー先と最後のコピーで
あることを示す情報を出力するようにしたことを特徴と
する請求項１記載のＡＴＭ網におけるセルコピー装置。4. The copy control device (30) comprises a copy destination memory (31) for storing an output destination from the copy information contained in the cell, and a conversion unit (32) for outputting the output destination information, The conversion unit (32) is configured to output information indicating the next copy destination and the last copy based on the immediately preceding copy destination information and the value of the copy destination memory (31). 1. A cell copy device in the ATM network according to 1.
アドレス変換メモリ（４０）と、 コピー先出力を記憶するコピー先出力メモリ（４１）と
を具備し、 コピーアドレス変換メモリ（４０）は、コピー先出力メ
モリ（４１）と関連した最初のコピー先情報を含んだコ
ピーアドレスを出力し、 コピー先出力メモリ（４１）は、次のコピー先の出力情
報を含んだ前のコピーアドレスから次のコピーアドレス
を出力するようにしたことを特徴とする請求項４記載の
ＡＴＭ網におけるセルコピー装置。5. The copy destination memory (31) comprises a copy address conversion memory (40) for obtaining a copy address from copy information in a cell, and a copy destination output memory (41) for storing a copy destination output. The copy address conversion memory (40) outputs the copy address including the first copy destination information related to the copy destination output memory (41), and the copy destination output memory (41) outputs the output information of the next copy destination. 5. The cell copy device in the ATM network according to claim 4, wherein the next copy address is output from the previous copy address including the.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3300041A JPH05136814A (en) | 1991-11-15 | 1991-11-15 | Cell copy device in atm network |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3300041A JPH05136814A (en) | 1991-11-15 | 1991-11-15 | Cell copy device in atm network |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05136814A true JPH05136814A (en) | 1993-06-01 |
Family
ID=17879989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3300041A Pending JPH05136814A (en) | 1991-11-15 | 1991-11-15 | Cell copy device in atm network |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05136814A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0730552A (en) * | 1993-07-13 | 1995-01-31 | Nec Corp | Atm switch overload test equipment |
| US6895006B1 (en) | 1999-10-01 | 2005-05-17 | Juniper Networks, Inc. | Unicast/multicast system |
| JP2005192213A (en) * | 2003-12-24 | 2005-07-14 | Agere Systems Inc | Network-based data distribution system |
-
1991
- 1991-11-15 JP JP3300041A patent/JPH05136814A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0730552A (en) * | 1993-07-13 | 1995-01-31 | Nec Corp | Atm switch overload test equipment |
| US6895006B1 (en) | 1999-10-01 | 2005-05-17 | Juniper Networks, Inc. | Unicast/multicast system |
| US7369553B2 (en) | 1999-10-01 | 2008-05-06 | Juniper Networks, Inc. | Unicast/multicast system |
| US8139579B2 (en) | 1999-10-01 | 2012-03-20 | Juniper Networks, Inc. | Unicast/multicast system |
| JP2005192213A (en) * | 2003-12-24 | 2005-07-14 | Agere Systems Inc | Network-based data distribution system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5144619A (en) | Common memory switch for routing data signals comprising ATM and STM cells | |
| JP4024904B2 (en) | Data unit for receiving a data packet and distributing it to a packet switching circuit, and an exchange including the data unit | |
| EP0603916A2 (en) | Packet switching system using idle/busy status of output buffers | |
| US5701300A (en) | Connectionless server for an asynchronous transfer mode network | |
| JPH10224377A (en) | Path designation switch for digital signal two-way transmission | |
| JPH05276189A (en) | Broadcast equipment | |
| JPH10173673A (en) | Cell assembly multiplexing device and separating device | |
| JPH05122240A (en) | Vpi vci allocation system in atm transmission | |
| JPH04248729A (en) | Atm exchange | |
| JPH04176232A (en) | Packet communication system and packet communication equipment | |
| US6747954B1 (en) | Asynchronous transfer mode switch providing pollstate status information | |
| US5600652A (en) | Local area network operating in the asynchronous transfer mode (ATM) | |
| US6483831B1 (en) | Asynchronous transfer mode switch | |
| JPH05136814A (en) | Cell copy device in atm network | |
| JP2760343B2 (en) | ATM cell circuit | |
| JPH10190702A (en) | Cell processing method for asynchronous transfer mode exchange system and device therefor | |
| US6154460A (en) | Data packet transmission system and method | |
| JP3451424B2 (en) | Common buffer memory controller | |
| US5802049A (en) | Method of selecting route in cell switch | |
| JPH077520A (en) | Local area network and bridge element | |
| US5787075A (en) | Switched multi-megabit digital service switching apparatus | |
| KR100384996B1 (en) | Apparatus and Method for packet switching using ATM cell switching | |
| JP2756766B2 (en) | Cell priority processing unit | |
| JP3178404B2 (en) | Transfer data complementer | |
| JP3070906B2 (en) | ATM switch |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000704 |