JPH05136415A - 電界効果トランジスター及びその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 チャネル領域がソース／ドレイン領域よりも
薄く且つ単結晶半導体膜である電界効果トランジスター
を作製する。 【構成】 絶縁物基体もしくは絶縁層に形成された凹部
１０４，１０５内に成長し、平坦化された単結晶半導体
膜１１０に形成される電界効果トランジスターであっ
て、ソース領域及びドレイン領域の膜厚をチャネル領域
の膜厚より厚くした電界効果トランジスター及びその製
造方法。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は電界効果トランジスター
及びその製造方法に係り、例えばアクティブマトリック
ス型液晶表示装置等の駆動用として有用な電界効果トラ
ンジスター及びその製造方法に好適に用いられるもので
ある。

【０００２】

【従来の技術】絶縁基体上の非晶質または多結晶シリコ
ンを半導体材料として用いた薄膜トランジスター（以後
ＴＦＴと言う）は製造工程が簡単なこと、素子分離が容
易なこと、機能素子と同一の基体に組み込めることなど
の理由により各種デバイスへの応用が急速に進んでい
る。

【０００３】しかし、非単結晶シリコンでつくったＴＦ
Ｔは単結晶シリコン上に作ったトランジスターに比べ、
しきい値電圧が高く、従ってオン／オフ電流比が低く、
また応答性が遅い等の欠点がある。そこでこれらのＴＦ
Ｔ特性向上のため従来より種々の方法が提案されてい
る。その一つは非単結晶シリコン層全体を十分に薄層化
（８００Å以下）することである。これにより電界効果
移動度が向上する等の「薄膜効果」が報告されている。
しかし、この方法ではソース・ドレインの領域と金属電
極とのコンタクト抵抗が大きくなるという問題が生じて
しまう。その対策として、ソース・ドレインの膜厚はコ
ンタクト抵抗が大きくならない程度に厚くして、チャネ
ル領域の膜厚のみを薄くするという方法が提案されてい
る。例えば基板上のソース・ドレイン領域部分に、予め
堆積しておいた非単結晶シリコンをパターニングして残
しておき、さらに全面に膜を堆積させるもの（特開昭６
１−２５２６６７号公報）、堆積した膜のチャネルにな
る部分のみをエッチングして薄くするもの（特開昭６１
−４８９７５号公報）、基体のソース・ドレインとなる
部分に予め溝を掘っておいて、多結晶シリコンを若干厚
めに堆積した後に表面が平坦になるようにエッチバック
をして、溝の深さ分だけソース・ドレインが厚くなると
いうもの（特開平２−１３０９６２号公報）等である。

【０００４】

【発明が解決しようとする課題】これらの方法は、従来
のＴＦＴと比べるといくつかの点で改善がなされている
が、まだ単結晶シリコン上のトランジスターと比べると
電界効果移動度は低く、オン／オフの閾値電圧は高い値
でばらつきも大きい。そこでＳＯＩ（Silicon OnInsula
tor）の分野では単結晶の薄膜であって、かつ前述した
ようにチャネル部分のみが十分に薄く、ソース・ドレイ
ン部分がコンタクト抵抗を大きくしない程度の膜厚を有
するＴＦＴが望まれていた。

【０００５】本発明の目的は、上記問題点を解決した電
界効果トランジスターと、その作製に好適に用いられる
製造方法を提供することにある。

【０００６】

【課題を解決するための手段】本発明の電界効果トラン
ジスターは、絶縁物基体もしくは絶縁層に形成された凹
部内に成長し、平坦化された単結晶半導体膜に形成され
る電界効果トランジスターであって、ソース領域及びド
レイン領域の膜厚をチャネル領域の膜厚より厚くしたこ
とを特徴とする。

【０００７】また、本発明の電界効果トランジスターの
製造方法は、絶縁物基体もしくは絶縁層に、チャネル領
域となる第１の凹部と、この第１の凹部よりも深い、ソ
ース領域及びドレイン領域となる第２の凹部とを形成す
る工程と、前記絶縁物基体もしくは絶縁層の絶縁物面
（第１の凹部面上、第２の凹部面上の他、第１，２の凹
部外の絶縁物基体もしくは絶縁層の絶縁表面をも含む）
に、この絶縁物面の材料より核形成密度が十分に大きく
かつ単一の核だけが成長する程度に十分微細な核形成面
を設け、該核形成面に成長した単一核より半導体結晶を
成長させる工程と、前記絶縁基体もしくは前記絶縁層の
表面を超えて成長した半導体結晶を除去する工程と、を
有することを特徴とする。

【０００８】また、本発明の電界効果トランジスターの
製造方法は、絶縁物基体もしくは絶縁層に、チャネル領
域となる第１の凹部と、この第１の凹部よりも深い、ソ
ース領域及びドレイン領域となる第２の凹部とを形成す
る工程と、前記絶縁物基体もしくは絶縁層の絶縁物面
（第１の凹部面上、第２の凹部面上の他、第１，２の凹
部外の絶縁物基体もしくは絶縁層の絶縁表面をも含む）
に、単一に凝集できる程度に十分微細な非単結晶性の半
導体領域を形成し、この半導体領域を水素雰囲気中で該
半導体領域の融点より低い温度で熱処理することによっ
て単一体の結晶に凝集させ、形成された凝集結晶を種結
晶として半導体結晶を成長させる工程と、前記絶縁基体
もしくは前記絶縁層の表面を超えて成長した半導体結晶
を除去する工程と、を有することを特徴とする。

【０００９】また、本発明の電界効果トランジスターの
製造方法は、単結晶半導体基体上の絶縁層に、チャネル
領域となる第１の凹部と、この第１の凹部よりも深い、
ソース領域及びドレイン領域となる第２の凹部とを形成
するとともに、前記単結晶半導体基体の単結晶面を露出
させる開口部を形成する工程と、前記開口部より露出す
る単結晶面を種として半導体単結晶を成長させる工程
と、前記絶縁層の表面を超えて成長した半導体単結晶を
除去する工程と、を有することを特徴とする。

【００１０】以下、本発明について実施態様例に基づい
て説明する。

【００１１】図１〜図５は本発明の実施態様例を簡潔に
説明する代表的工程図である。

【００１２】まず図１に示すような、絶縁物基体、もし
くは表面に絶縁膜を有する基体１０１を準備する。例え
ばＳｉＯ₂ を主成分とするガラス基板、任意の基体上に
ＣＶＤ法、スパッタ法などでＳｉＯ₂ 、Ｓｉ₃ Ｎ₄ 等を
堆積したもの、Ｓｉ基板の表面を酸化したもの等が挙げ
られる。

【００１３】次に図２に示すように、絶縁物もしくは絶
縁層の表面の一部を、通常のフォトプロセスによりエッ
チングする。このときエッチングは２段に行なわれ、後
に絶縁ゲート型電界効果トランジスター（ここでは、Ｍ
ＯＳトランジスター）を形成する際にチャネル領域にな
る部分（第１の凹部）１０４は浅く、ソース・ドレイン
領域となる部分（第２の凹部）１０５は深くエッチング
する。

【００１４】次に図３に示すように、絶縁物表面の任意
の領域１０７から単結晶粒１０９を成長させ、エッチン
グされた凹部が完全に結晶１１０によって埋め尽くされ
るまで成長を行なう。このとき結晶の成長起点は凹部内
でも凹部外でもかまわない。かかる単結晶の成長方法は
後に詳述する。

【００１５】次に図４に示すように、凹部を越えて成長
した結晶部分を選択的に元の表面と同一面まで除去す
る。このような除去方法としては、例えば、以下に示す
２つの選択研磨法がある。

【００１６】１つの選択研磨法は、メカノケミカル・ポ
リッシングであって、これはシリコンを研磨する際に特
殊な化学研磨液を混入してＳｉとＳｉＯ₂との研磨速度
が著しく異なることを利用した選択的な化学研磨法であ
る（浜口、遠藤、応用物理学会誌、第５６巻第１１号１
４８０頁；Ｔ．Ｈａｍａｇｕｃｈｉ，Ｎ．Ｅｎｄｏ，
Ｍ．Ｋｉｍｕｒａ ａｎｄ Ａ．Ｉｓｈｉｔａｎｉ，Ｊ
ａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅ
ｄ Ｐｈｙｓｉｃｓ，ｖｏｌ．２３，Ｎｏ．１０，１９
８４ ＰＤ．ＬＯ−８１５；Ｔ．Ｈａｍａｇｕｃｈｉ，
Ｎ．Ｅｎｄｏ，Ｍ．Ｋｉｍｕｒａ ａｎｄ Ｍ．Ｎａｋ
ａｍａｅ，Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆＩｎｔｅｒｎ
ａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ ＤｅｖｉｃｅＭｅ
ｅｔｉｎｇ，ｐ６８８ １９８５ Ｗａｓｈｉｎｇｔｏ
ｎ Ｄ．Ｃ．Ｕ．Ｓ．Ａ．）。この化学研磨法の詳細は
次の通りである。研磨剤として、コロイダルシリカと呼
ばれるＳｉＯ₂ の０．０１μｍ径を持つ砥粒を弱アルカ
リ系の溶液に懸濁させた研磨液と、ポリウレタン系の布
を使ってポリッシングを行なう。この研磨法は砥粒とシ
リコン結晶との摩擦による物理的な研磨作用と摩擦中の
発熱温度上昇による弱アルカリの研磨液中へのシリコン
の化学的な溶去作用が混在した研磨である。例えば、弱
アルカリ系溶液としてエチレンジアミン・ピロカテコー
ルを用いてシリコンをエッチングすると、アミンのイオ
ン化過程の酸化還元反応によりＳｉ（ＯＨ）₆ ^2-がＳｉ
表面に形成され、それがピロカテコールとキレートを生
成し液中に溶解していく。このＳｉ（ＯＨ）₆ ^2-のＳｉ
表面からの除去をポリッシング布の繊維によって機械的
作用によって行なうのがメカノケミカルな選択ポリッシ
ングである。

【００１７】もう１つの選択研磨法は、メカニカルポリ
ッシングによるものである。これは研磨砥粒に対する機
械的加工速度に差を有する２種類の領域が同一基体上に
存在するときに、これを特定の研磨剤で研磨していくと
加工速度の大きい材料が研磨されてゆき、加工速度の小
さい材料が表面に露出したところでその面がストッパー
となって研磨終点を検知し、選択性を持たせるものであ
る（特開平２−２０９７３０号公報）。例えば凹凸のあ
る基体表面全体に加工速度の小さい材料としてＳｉ₃ Ｎ
₄ 膜が堆積されているとする。この上に被研磨体であり
加工速度の大きい材料であるシリコンを全面に堆積す
る。これをコロイダルシリカ等の研磨剤を用いて研磨す
ると、表面にあるシリコンは研磨されていき、Ｓｉ₃ Ｎ
₄ が露出した時点で加工速度が著しく低下して研磨終点
を検知する。結果物として凹部の中に堆積されたシリコ
ンの領域だけが選択的に残されることになる。以上２つ
の選択研磨法が本発明の半導体膜形成工程に好適に利用
できる。

【００１８】以上のようなプロセスを経てチャネル領域
がソース／ドレイン領域よりも薄い半導体単結晶膜が得
られる。

【００１９】後は図５に示すように、通常のＭＯＳトラ
ンジスター作成プロセスを用いて、決められた領域に各
デバイスをアライメントして作ればよい。図５におい
て、１１４はチャネル領域、１１５はソース領域または
ドレイン領域、１１６はゲート電極、１１７は金属配線
である。

【００２０】以下、非晶質絶縁物基体上に単結晶の半導
体結晶を成長させる方法として３つの例を説明する。

【００２１】第１の結晶成長方法の例は、表面材料間の
核形成密度の差による選択核形成に基づいた方法である
（Ｔ．Ｙｏｎｅｈａｒａ ｅｔ ａｌ．（１９８７）Ｅ
ｘｔｅｎｄｅｄ Ａｂｓｔｒａｃｔｓ ｏｆ ｔｈｅ
１９ｔｈ ＳＳＤＭ １９１，特開昭６３−１０７０１
６号公報）。この方法を図６〜図８を用いて説明する。
まず図６に示すように核形成密度の小さい表面２０３を
もつ基体２０１上に、表面２０３よりも核形成密度の大
きい表面をもつ領域２０７，２０７′を適宜な直径、間
隔で配する。この基体に所定の結晶形成処理を施すな
ら、図７に示すように、領域２０７，２０７′の表面に
のみ堆積物の核２０９，２０９′が発生し表面２０３の
上には発生しない。そこで領域２０７，２０７′の表面
を核形成面、表面２０３を非核形成面と呼ぶ。核形成面
２０７，２０７′に発生した核２０９，２０９′をさら
に成長させれば結晶粒となり、核形成面２０７，２０
７′の領域を越えて非核形成面２０３の上まで成長し、
やがて図８に示すように結晶粒２１０は隣の核形成面２
０７′から成長してきた結晶粒２１０′と接して粒界２
１１が形成される。従来この結晶形成方法においては、
核形成面２０７，２０７′に非晶質Ｓｉ₃ Ｎ₄ ，非核形
成面２０３にＳｉＯ₂ を用い、ＣＶＤ法によってＳｉ単
結晶を複数個形成した例（上記論文、Ｔ．Ｙｏｎｅｈａ
ｒａ ｅｔ ａｌ．（１９８７）Ｅｘｔｅｎｄｅｄ Ａ
ｂｓｔｒａｃｔｓ ｏｆ ｔｈｅ １９ｔｈ ＳＳＤＭ
１９１，特開昭６３−１０７０１６号公報参照）及
び、ＳｉＯ₂を非核形成面２０３とし、集束イオンビー
ムによりＳｉイオンを非核形成面２０３に注入し核形成
面２０７，２０７′となる領域を形成し、ＣＶＤ法によ
りＳｉ単結晶を複数個形成した例（１９８８年第３５回
応用物理学関係連合講演会、２８ｐ−Ｍ−９）などがあ
る。このとき核形成面２０７，２０７′の面積は核形成
面材料やＣＶＤ法の条件によって大きく変わるが、おお
むね直径にして０．５μｍ以上５μｍ以下であることが
好ましく、最適値としては１．５μｍ前後であることが
多い。ＣＶＤ法の条件としてはソースガスにＳｉＣｌ
₄ ，ＳｉＨＣｌ₃ ，ＳｉＨ₂ Ｃｌ₂ 等のクロロシラン
系、ＳｉＦ₄ ，ＳｉＨＦ₃ ，ＳｉＨ₂ Ｆ₂ 等のフロロシ
ラン系、ＳｉＨ₄ ，Ｓｉ₂ Ｈ₆ 等のシラン系などが、ま
た選択性を得るためのエッチング用添加ガスとしてＨＣ
ｌ，ＨＦ等が挙げられる。キャリアガスとしてはＨ₂ を
用いる。成長時の圧力は数Ｔｏｒｒ〜２５０Ｔｏｒｒ程
度の範囲内で行なうのが好ましい。但しこれらの条件は
１つの単結晶核を形成するための核形成面２０７，２０
７′の面積によって変化する。

【００２２】第２の結晶成長方法の例は、凝集現象によ
って非単結晶の島状半導体膜を凝集現象によって単結晶
化し、これを種結晶として単結晶を成長させるものであ
る（特開平１−１３２１１７号公報）。この方法を図９
〜図１１を用いて説明する。まず、図９に示すように、
核形成密度の小さい表面３０３をもつ基体３０１上に、
非単結晶性の半導体膜を堆積後パターニングして微細な
薄膜３０７，３０７′を適宜な直径、間隔で配する。次
に、図１０に示すように、この基体を水素雰囲気中で熱
処理を施すと、薄膜３０７，３０７′は凝集現象を起こ
して半球状に形状を変化させながら単結晶の塊３０９，
３０９′に変化する。次に、図１１に示すように、この
単結晶の塊３０９，３０９′を種結晶として第１の結晶
成長方法と同様にして単結晶３１０，３１０′を選択的
に成長させる。３１１は粒界である。凝集現象を起こさ
せる条件として、まず非単結晶の半導体膜３０７の膜厚
はおよそ５００〜５０００Å程度が望ましく、パターニ
ングする島状領域の面積は直径にして０．５〜４μｍ程
度が望ましい。膜厚と島状領域の面積との間には相関関
係があり、膜厚に対して面積が大きすぎると半導体膜は
複数個に分断して凝集してしまうために、単結晶成長の
種結晶とならない。よって適宜望ましい膜厚とパターニ
ングサイズが決定される。膜厚の範囲については５００
０Åを超えると、通常のプロセス温度内で凝集させるの
が困難になるため、この値（５０００Å）を上限とする
ことが望ましい。また５００Åより小さくなると、単一
に凝集させるために島状領域の直径を０．５μｍかもし
くはそれ以下にする必要があり、安定的にパターニング
することが困難になることと、仮に０．５μｍより小さ
い膜を凝集させた場合に種結晶が小さすぎて結晶成長が
困難である等の問題により、この値（５００Å）を下限
とすることが望ましい。凝集させる熱処理の温度Ｔは膜
厚が薄い程低温でできるが、通常的には凝集させる材料
の融点をＴ_m としたときに絶対温度で０．６Ｔ_m ＜Ｔ＜
Ｔ_m である。例えば膜厚が１０００Åの多結晶シリコン
の場合は、熱処理時間にもよるが約９５０℃以上で凝集
する。また膜中にリン、ホウ素、ヒ素等の不純物を含む
と凝集開始温度は低くなる。減圧下で熱処理することに
よっても凝集開始温度は低くなる。

【００２３】第３の結晶成長例は、単結晶基体上の一部
開口部を有する絶縁膜に、基体表面（露出面）を種とし
て結晶成長する、所謂ＳＥＧ（Ｓｅｌｅｃｔｉｖｅ Ｅ
ｐｉｔａｘｉａｌ Ｇｒｏｗｔｈ）である。この方法を
図１２〜図１４を用いて説明する。まず図１２に示すよ
うに、半導体基体４０１上に絶縁膜４０２を施す。絶縁
膜４０２はＳｉＯ₂ ，Ｓｉ₃ Ｎ₄ ，ＳｉＯＮ等をＣＶＤ
法、スパッタ等の方法で堆積したもの、半導体基体４０
１の表面を酸化したもの等を用いることができる。次に
図１３に示すように絶縁膜４０２の一部に基体表面に達
する開口部４０７，４０７′を設ける。開口部の形状、
面積は任意である。次に開口部４０７，４０７′から露
出した半導体基体表面４０９，４０９′を種結晶とし
て、第１、２の結晶成長例と同様にして結晶成長を行な
い、図１４に示すように単結晶４１０，４１０′を形成
する。４１１は粒界である。

【００２４】

【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。 （実施例１）図１５〜図２０は本発明の電界効果トラン
ジスターの第１実施例の工程図である。

【００２５】まず、図１５に示すように、基板として４
インチ径のＳｉＯ₂ を主成分とする透明基板５０１を用
意した。

【００２６】次に、図１６に示すように、通常のフォト
リソグラフィー／エッチング・プロセスを用いて１０μ
ｍ×２０μｍの長方形領域を１０００Åエッチングし
た。

【００２７】次に、図１７に示すように、同プロセスに
よりソース／ドレインとなる領域（各１０μｍ×６μ
ｍ）をさらに５０００Åエッチングした。結果的にチャ
ネル領域が１０００Å、ソース／ドレイン領域が６００
０Åの深さとなった。

【００２８】次に、図１８に示すように、ＬＰＣＶＤ法
によりＳｉ₃ Ｎ₄ 膜を３００Å堆積した後、通常のフォ
トリソグラフィー／エッチング・プロセスを用いてチャ
ネル領域内に１．２μｍ径の島を残して他をエッチング
した。これを核形成領域５０７とした。

【００２９】次に、図１９に示すように、図６〜図８に
示した結晶成長法により単結晶シリコンの核５０９を形
成し、さらに単結晶のシリコン５１０が凹部を完全に埋
め尽くすまで成長を続けた。このときの堆積条件は次の
とうりである。

【００３０】 ソースガス／エッチングガス／キャリアガス ： ＳｉＨ₂ Ｃｌ₂ ／ＨＣｌ／Ｈ₂ ガス流量 ： ０．５３／１．６０／１００ （ｌ／ｍｉｎ．） 堆積温度 ： ９９０℃ 堆積圧力 ： １００Ｔｏｒｒ 堆積時間 ： ４５ｍｉｎ． 次に、図２０に示すように、この単結晶シリコン５１０
を前述したメカニカルな選択研磨法で、基体５０１表面
まで研磨し全体を平坦化した。さらに通常のＭＯＳトラ
ンジスター作成プロセスにより、得られた単結晶膜の上
にｎ−チャネルＭＯＳトランジスターを作成した。トラ
ンジスターの電界効果移動度は４５０ｃｍ² ／Ｖ・ｓｅ
ｃ．、Ｓ係数は７０ｍＶ／ｄｅｃ．であった。 （実施例２）図２１〜図２４は本発明の電界効果トラン
ジスターの第２実施例の工程図である。

【００３１】まず、図２１に示すように、４インチ径の
シリコン基板６０１を用意し、この基板の表面を１μｍ
酸化してＳｉＯ₂ 層６０２を得た。

【００３２】次に、図２２に示すように、実施例１と同
様の方法でチャネル部の深さが１０００Å、ソース／ド
レイン部の深さが６０００Åの１０μｍ×２０μｍのエ
ッチング領域をＳｉＯ₂ 層６０２の中に形成した。さら
にＬＰＣＶＤ法で多結晶シリコン膜を１０００Å堆積し
た後に、通常のフォトリソグラフィー／エッチング・プ
ロセスを用いてチャネル領域内に０．８μｍ径の島６０
７を残して他をエッチングした。

【００３３】次に、図２３に示すように、これを水素雰
囲気中、１０６０℃、１００Ｔｏｒｒ、５分間の条件で
熱処理を施し、凝集した単結晶シリコン６０９を得た。

【００３４】次に、図２４に示すように、同じ水素雰囲
気中で引き続き、単結晶シリコン６０９を種結晶として
結晶成長を行ない、単結晶６１０を得た。成長条件は実
施例１と同じ条件で行なった。また実施例１と同様の方
法で単結晶６１０を選択研磨し、平坦化された結晶上に
ｎ−チャネルＭＯＳトランジスターを形成した。トラン
ジスターの電界効果移動度やＳ係数は、実施例１の結晶
上に形成したものと殆ど同じ特性を示した。 （実施例３）図２５〜図２８は本発明の電界効果トラン
ジスターの第３実施例の工程図である。

【００３５】まず、図２５に示すように、４インチ径で
結晶軸（１００）のシリコン基板７０１を用意し、この
基板の表面を１μｍ酸化してＳｉＯ₂ 層７０２を得た。

【００３６】次に、図２６に示すように、実施例１と同
様の方法でチャネル部の深さが１０００Å、ソース／ド
レイン部の深さが６０００Åの１０μｍ×２０μｍのエ
ッチング領域をＳｉＯ₂ 層７０２の中に、１０μｍの間
隔をもって２か所並列に形成した。さらに２か所のエッ
チング領域の中間点に、基板７０１の表面に達する２μ
ｍ径の開口部７０７を通常のエッチングプロセスにより
形成した。

【００３７】次に、図２７に示すように、単結晶シリコ
ンの表面７０９を種結晶として選択エピタキシャル成長
（ＳＥＧ）を行ない、単結晶シリコン７１０が隣接する
２か所の凹部を完全に埋め尽くすまで成長を続けた。こ
のときの堆積条件は次のとうりである。

【００３８】 ソースガス／エッチングガス／キャリアガス ： ＳｉＨ₂ Ｃｌ₂ ／ＨＣｌ／Ｈ₂ ガス流量 ： ０．５３／２．０／１００ （ｌ／ｍｉｎ．） 堆積温度 ： １０３０℃ 堆積圧力 ： ８０Ｔｏｒｒ 堆積時間 ： ８０ｍｉｎ． 次に、図２８に示すように、この単結晶７１０を前述し
たメカノケミカルな選択研磨法で、ＳｉＯ₂ 層７０２の
表面７０３まで研磨し全体を平坦化した。さらに通常の
ＭＯＳトランジスター作成プロセスにより、得られた単
結晶膜の上にｎ−チャネルＭＯＳトランジスターを作成
した。トランジスターの電界効果移動度は６７０ｃｍ²
／Ｖ・ｓｅｃ．、Ｓ係数は７０ｍＶ／ｄｅｃ．であっ
た。 （実施例４）図２９〜図３４は本発明の電界効果トラン
ジスターの第４実施例の工程図である。

【００３９】まず、図２９に示すように、基板として４
インチ径のＳｉＯ₂ を主成分とする透明基板８０１を用
意し、その表面にＬＰＣＶＤ法によりＳｉ₃ Ｎ₄ 膜８０
２を１０００Å堆積した。

【００４０】次に、図３０に示すように、通常のフォト
リソグラフィー／エッチング・プロセスを用いて１０μ
ｍ×２０μｍの長方形領域のＳｉ₃ Ｎ₄ 膜８０２をエッ
チングした。

【００４１】次に、図３１に示すように、露出したＳｉ
Ｏ₂ 基体８０１の表面のうちソース／ドレイン部に相当
する領域（各１０μｍ×６μｍ）のみを、通常のフォト
リソグラフィー／エッチング・プロセスを用いて５００
０Åエッチングした。

【００４２】次に、図３２に示すように、ＬＰＣＶＤ法
で多結晶シリコン膜を１０００Å堆積した後、通常のフ
ォトリソグラフィー／エッチング・プロセスを用いてチ
ャネル領域内に０．８μｍ径の島を残して他をエッチン
グした。さらに、これを水素雰囲気中、１０６０℃、１
００Ｔｏｒｒ、５分間の条件で熱処理を施し、凝集した
単結晶シリコン８０９を得た。

【００４３】次に、図３３に示すように、凝集した単結
晶シリコン８０９を種結晶として結晶成長を行ない、単
結晶８１０を得た。成長条件は次のとうりである。

【００４４】 ソースガス／エッチングガス／キャリアガス ： ＳｉＨ₂ Ｃｌ₂ ／ＨＣｌ／Ｈ₂ ガス流量 ： ０．５３／２．５／１００ （ｌ／ｍｉｎ．） 堆積温度 ： １０３０℃ 堆積圧力 ： ８０Ｔｏｒｒ 堆積時間 ： ７０ｍｉｎ． 次に、図３４に示すように、この単結晶８１０を前述し
たメカニカルな選択研磨法で、Ｓｉ₃ Ｎ₄ 膜８０２の表
面８０３まで研磨し全体を平坦化した。さらに通常のＭ
ＯＳトランジスター作成プロセスにより、得られた単結
晶膜の上にｎ−チャネルＭＯＳトランジスターを作成し
た。トランジスターの電界効果移動度やＳ係数は、実施
例１の結晶上に形成したものと殆ど同じ特性を示した。

【００４５】

【発明の効果】以上説明したように、本発明の電界効果
トランジスター及びその製造方法によれば、チャネル領
域がソース／ドレイン領域よりも薄く且つ単結晶半導体
膜である電界効果トランジスターを作製することがで
き、従来の同型の多結晶半導体上の電界効果トランジス
ターに比べて、電界効果移動度やＳ係数等の特性を著し
く向上させることができる。また膜厚が均一な単結晶膜
の電界効果トランジスターと比べると、ソース／ドレイ
ンと電極間のコンタクト抵抗を低減化することができ
る。

【図面の簡単な説明】

【図１】本発明の実施態様例を簡潔に説明する代表的工
程図である。

【図２】本発明の実施態様例を簡潔に説明する代表的工
程図である。

【図３】本発明の実施態様例を簡潔に説明する代表的工
程図である。

【図４】本発明の実施態様例を簡潔に説明する代表的工
程図である。

【図５】本発明の実施態様例を簡潔に説明する代表的工
程図である。

【図６】第１の結晶成長方法を説明する工程図である。

【図７】第１の結晶成長方法を説明する工程図である。

【図８】第１の結晶成長方法を説明する工程図である。

【図９】第２の結晶成長方法を説明する工程図である。

【図１０】第２の結晶成長方法を説明する工程図であ
る。

【図１１】第２の結晶成長方法を説明する工程図であ
る。

【図１２】第３の結晶成長方法を説明する工程図であ
る。

【図１３】第３の結晶成長方法を説明する工程図であ
る。

【図１４】第３の結晶成長方法を説明する工程図であ
る。

【図１５】本発明の電界効果トランジスターの第１実施
例の工程図である。

【図１６】本発明の電界効果トランジスターの第１実施
例の工程図である。

【図１７】本発明の電界効果トランジスターの第１実施
例の工程図である。

【図１８】本発明の電界効果トランジスターの第１実施
例の工程図である。

【図１９】本発明の電界効果トランジスターの第１実施
例の工程図である。

【図２０】本発明の電界効果トランジスターの第１実施
例の工程図である。

【図２１】本発明の電界効果トランジスターの第２実施
例の工程図である。

【図２２】本発明の電界効果トランジスターの第２実施
例の工程図である。

【図２３】本発明の電界効果トランジスターの第２実施
例の工程図である。

【図２４】本発明の電界効果トランジスターの第２実施
例の工程図である。

【図２５】本発明の電界効果トランジスターの第３実施
例の工程図である。

【図２６】本発明の電界効果トランジスターの第３実施
例の工程図である。

【図２７】本発明の電界効果トランジスターの第３実施
例の工程図である。

【図２８】本発明の電界効果トランジスターの第３実施
例の工程図である。

【図２９】本発明の電界効果トランジスターの第４実施
例の工程図である。

【図３０】本発明の電界効果トランジスターの第４実施
例の工程図である。

【図３１】本発明の電界効果トランジスターの第４実施
例の工程図である。

【図３２】本発明の電界効果トランジスターの第４実施
例の工程図である。

【図３３】本発明の電界効果トランジスターの第４実施
例の工程図である。

【図３４】本発明の電界効果トランジスターの第４実施
例の工程図である。

【符号の説明】

１０１ 基体、 ２０１ 基体、 ３０１ 基体、 ４
０１ 基体、 ５０１基体、 ６０１ 基体、 ７０１
基体、 ８０１ 基体、４０２ 絶縁膜、 ６０２
ＳｉＯ₂ 層、 ７０２ ＳｉＯ₂ 層、 ８０２Ｓｉ₃ Ｎ
₄ 膜、２０３ 非核形成面もしくは結晶成長面、 ３０
３ 非核形成面もしくは結晶成長面、 ７０３ 非核形
成面もしくは結晶成長面、１０４ チャネル領域になる
部分、 １０５ ソースまたはドレイン領域になる部
分、 １０７ 核形成領域または種結晶の前駆体または
ＳＥＧのマスク開口部、２０７ 核形成領域、 ２０
７′ 核形成領域、３０７ 種結晶の前駆体、 ３０
７′ 種結晶の前駆体、４０７ ＳＥＧのマスク開口
部、 ４０７′ ＳＥＧのマスク開口部、５０７ 核形
成領域、 ６０７ 種結晶の前駆体、 ７０７ ＳＥＧ
のマスク開口部、１０９ 発生した単結晶核または凝集
した単結晶種または単結晶基板表面の種結晶、 ２０９
発生した単結晶核、 ２０９′ 発生した単結晶核、
３０９凝集した単結晶種、 ３０９′ 凝集した単結
晶種、 ４０９ 単結晶基体表面の種結晶、 ４０９′
単結晶基体表面の種結晶、５０９ 発生した単結晶
核、 ６０９ 凝集した単結晶種、 ７０９ 単結晶基
体表面の種結晶、 ８０９ 凝集した単結晶種、１１０
単結晶、 ２１０ 単結晶、 ２１０′ 単結晶、
３１０ 単結晶、 ３１０′ 単結晶、 ４１０単結
晶、 ４１０′ 単結晶、 ５１０ 単結晶、 ６１０
単結晶、 ７１０単結晶、 ８１０ 単結晶、 ２１
１ 粒界、 ３１１ 粒界、 ４１１ 粒界、１１４
チャネル、 １１５ ソースまたはドレイン、 １１６
ゲート電極、 １１７ 金属配線。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 絶縁物基体もしくは絶縁層に形成された
   凹部内に成長し、平坦化された単結晶半導体膜に形成さ
   れる電界効果トランジスターであって、ソース領域及び
   ドレイン領域の膜厚をチャネル領域の膜厚より厚くした
   電界効果トランジスター。
2. 【請求項２】 絶縁物基体もしくは絶縁層に、チャネル
   領域となる第１の凹部と、この第１の凹部よりも深い、
   ソース領域及びドレイン領域となる第２の凹部とを形成
   する工程と、 前記絶縁物基体もしくは絶縁層の絶縁物面に、この絶縁
   物面の材料より核形成密度が十分に大きくかつ単一の核
   だけが成長する程度に十分微細な核形成面を設け、該核
   形成面に成長した単一核より半導体結晶を成長させる工
   程と、 前記絶縁基体もしくは前記絶縁層の表面を超えて成長し
   た半導体結晶を除去する工程と、 を有する電界効果トランジスターの製造方法。
3. 【請求項３】 絶縁物基体又は絶縁層に、チャネル領域
   となる第１の凹部と、この第１の凹部よりも深い、ソー
   ス領域及びドレイン領域となる第２の凹部とを形成する
   工程と、 前記絶縁物基体もしくは絶縁層の絶縁物面に、単一に凝
   集できる程度に十分微細な非単結晶性の半導体領域を形
   成し、この半導体領域を水素雰囲気中で該半導体領域の
   融点より低い温度で熱処理することによって単一体の結
   晶に凝集させ、形成された凝集結晶を種結晶として半導
   体結晶を成長させる工程と、 前記絶縁基体もしくは前記絶縁層の表面を超えて成長し
   た半導体結晶を除去する工程と、 を有する電界効果トランジスターの製造方法。
4. 【請求項４】 単結晶半導体基体上の絶縁層に、チャネ
   ル領域となる第１の凹部と、この第１の凹部よりも深
   い、ソース領域及びドレイン領域となる第２の凹部とを
   形成するとともに、前記単結晶半導体基体の単結晶面を
   露出させる開口部を形成する工程と、 前記開口部より露出する単結晶面を種として半導体単結
   晶を成長させる工程と、 前記絶縁層の表面を超えて成長した半導体単結晶を除去
   する工程と、 を有する電界効果トランジスターの製造方法。
5. 【請求項５】 前記絶縁基体もしくは前記絶縁層の表面
   を超えて成長した半導体結晶部分を、前記絶縁基体もし
   くは前記絶縁層の表面をストッパーとしたメカニカルま
   たはメカノケミカルな選択研磨法により除去する請求項
   ２、３、４のいずれかに記載の電界効果トランジスター
   の製造方法。