JPH0513462A - 化合物半導体構造 - Google Patents
化合物半導体構造Info
- Publication number
- JPH0513462A JPH0513462A JP3162573A JP16257391A JPH0513462A JP H0513462 A JPH0513462 A JP H0513462A JP 3162573 A JP3162573 A JP 3162573A JP 16257391 A JP16257391 A JP 16257391A JP H0513462 A JPH0513462 A JP H0513462A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- compound semiconductor
- potential barrier
- main component
- contact layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 電界効果トランジスタ型構造を有する化合物
半導体構造に関し、閾値電圧の低い電界効果型トランジ
スタを構成するのに適した化合物半導体構造。 【構成】 化合物半導体基板上に形成されたノンドープ
化合物半導体のバッファ層と、ポテンシャル井戸を形成
する低不純物濃度化合物半導体の井戸層と、キャリアに
対して電位障壁を形成する化合物半導体の電位障壁と、
バッファ層よりも格子定数の小さな化合物半導体で形成
され、オーミックコンタクトを形成するのに適したコン
タクト層とを有する。また、前記バッファ層よりも格子
定数の大きな化合物半導体で形成され、オーミックコン
タクトを形成するのに適したコンタクト層と、さらに、
コンタクト層に形成され、一方向の寸法がそれに直交す
る方向の寸法よりも長い開口と、前記開口内で前記電位
障壁層上に形成されたゲート電極とを有する。
半導体構造に関し、閾値電圧の低い電界効果型トランジ
スタを構成するのに適した化合物半導体構造。 【構成】 化合物半導体基板上に形成されたノンドープ
化合物半導体のバッファ層と、ポテンシャル井戸を形成
する低不純物濃度化合物半導体の井戸層と、キャリアに
対して電位障壁を形成する化合物半導体の電位障壁と、
バッファ層よりも格子定数の小さな化合物半導体で形成
され、オーミックコンタクトを形成するのに適したコン
タクト層とを有する。また、前記バッファ層よりも格子
定数の大きな化合物半導体で形成され、オーミックコン
タクトを形成するのに適したコンタクト層と、さらに、
コンタクト層に形成され、一方向の寸法がそれに直交す
る方向の寸法よりも長い開口と、前記開口内で前記電位
障壁層上に形成されたゲート電極とを有する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に電界効果トランジスタ型構造を有する化合物半導体構
造に関する。
に電界効果トランジスタ型構造を有する化合物半導体構
造に関する。
【０００２】電界効果型トランジスタの１つであるいわ
ゆる高電子移動度トランジスタ（ＨＥＭＴ）は、低雑音
で高速動作可能な半導体デバイスとして次第に広く用い
られてきた。さらに低消費電力を実現するため、相補型
ＨＥＭＴ（ＣＨＥＭＴ）の開発が行われている。
ゆる高電子移動度トランジスタ（ＨＥＭＴ）は、低雑音
で高速動作可能な半導体デバイスとして次第に広く用い
られてきた。さらに低消費電力を実現するため、相補型
ＨＥＭＴ（ＣＨＥＭＴ）の開発が行われている。
【０００３】
【従来の技術】従来のＨＥＭＴ型半導体装置は、半導体
基板上にバッファ層を介してキャリア走行層を構成する
半導体井戸層を形成し、その上にキャリアに対し電位障
壁を構成する電位障壁層（いわゆる電子供給層）を形成
し、その上にショットキ接触を構成するゲート電極を形
成していた。キャリア走行層としては、たとえばＧａＡ
ｓやＩｎＧａＡｓ等が用いられていた。
基板上にバッファ層を介してキャリア走行層を構成する
半導体井戸層を形成し、その上にキャリアに対し電位障
壁を構成する電位障壁層（いわゆる電子供給層）を形成
し、その上にショットキ接触を構成するゲート電極を形
成していた。キャリア走行層としては、たとえばＧａＡ
ｓやＩｎＧａＡｓ等が用いられていた。
【０００４】図６に従来の技術による相補型ＨＥＭＴ型
半導体装置の構成例を示す。図６（Ａ）は構成を示す断
面図、図６（Ｂ）はその特性を示すグラフである。図６
（Ａ）において、半絶縁性ＧａＡｓ等で形成された半導
体基板５１の上に、ノンドープＧａＡｓ等で形成された
バッファ層５２がエピタキシャルに成長され、Ｉｎ0.25
Ｇａ0.75Ａｓで形成され、キャリア走行層を構成する井
戸層５３がエピタキシャルに成長され、さらにその上に
Ａｌ0.5 Ｇａ0.5 Ａｓで形成され、キャリアに対して電
位障壁を構成する電位障壁層５５がエピタキシャルに成
長されている。
半導体装置の構成例を示す。図６（Ａ）は構成を示す断
面図、図６（Ｂ）はその特性を示すグラフである。図６
（Ａ）において、半絶縁性ＧａＡｓ等で形成された半導
体基板５１の上に、ノンドープＧａＡｓ等で形成された
バッファ層５２がエピタキシャルに成長され、Ｉｎ0.25
Ｇａ0.75Ａｓで形成され、キャリア走行層を構成する井
戸層５３がエピタキシャルに成長され、さらにその上に
Ａｌ0.5 Ｇａ0.5 Ａｓで形成され、キャリアに対して電
位障壁を構成する電位障壁層５５がエピタキシャルに成
長されている。
【０００５】電位障壁層５５上には、ショットキ接触を
構成するゲート電極６２、６３が形成される。ゲート電
極６２を挟んでｐ型不純物をイオン注入したｐ型領域５
６、５７が形成され、ゲート電極６３を挟んでｎ型不純
物をイオン注入されたｎ型領域５８、５９が形成されて
いる。
構成するゲート電極６２、６３が形成される。ゲート電
極６２を挟んでｐ型不純物をイオン注入したｐ型領域５
６、５７が形成され、ゲート電極６３を挟んでｎ型不純
物をイオン注入されたｎ型領域５８、５９が形成されて
いる。
【０００６】このようにして、ゲート電極６２下にｐチ
ャネル、ゲート電極６３下にｎチャネルが形成される。
また、これらのｐチャネルＨＥＭＴとｎチャネルＨＥＭ
Ｔの間には、Ｂイオン等をイオン注入された素子分離領
域６１が形成されている。
ャネル、ゲート電極６３下にｎチャネルが形成される。
また、これらのｐチャネルＨＥＭＴとｎチャネルＨＥＭ
Ｔの間には、Ｂイオン等をイオン注入された素子分離領
域６１が形成されている。
【０００７】このような構成においては、たとえばｐチ
ャネルＨＥＭＴの閾値電圧は約−０．３５Ｖであり、ｎ
チャネルＨＥＭＴの閾値電圧は約０．７Ｖである。ｐチ
ャネルＨＥＭＴの閾値電圧と、ｎチャネルＨＥＭＴの閾
値電圧の和は、井戸層５３のバンドギャップに相当す
る。
ャネルＨＥＭＴの閾値電圧は約−０．３５Ｖであり、ｎ
チャネルＨＥＭＴの閾値電圧は約０．７Ｖである。ｐチ
ャネルＨＥＭＴの閾値電圧と、ｎチャネルＨＥＭＴの閾
値電圧の和は、井戸層５３のバンドギャップに相当す
る。
【０００８】
【発明が解決しようとする課題】図６（Ａ）に示した従
来のＨＥＭＴ型半導体装置は、その閾値電圧が比較的高
い。図６（Ｂ）に示すように、ゲート電極に印加するゲ
ート電圧の絶対値を増大していくと、ゲート・ソース間
にゲートリーク電流が流れ出す。
来のＨＥＭＴ型半導体装置は、その閾値電圧が比較的高
い。図６（Ｂ）に示すように、ゲート電極に印加するゲ
ート電圧の絶対値を増大していくと、ゲート・ソース間
にゲートリーク電流が流れ出す。
【０００９】閾値電圧が比較的高いため、高速性を維持
するため論理振幅を大きくとると、ゲートリーク電流も
大きくなってしまう。ゲートリーク電流を抑えようとす
ると、ゲート電圧を高くすることができず、高速動作が
困難になってしまう。
するため論理振幅を大きくとると、ゲートリーク電流も
大きくなってしまう。ゲートリーク電流を抑えようとす
ると、ゲート電圧を高くすることができず、高速動作が
困難になってしまう。
【００１０】たとえば、電源電圧を１．５Ｖとしたと
き、無負荷ゲート遅延時間は約２３０ｐｓ、消費電力は
約６４μＷ／ゲートであり、電源電圧を１Ｖにすると、
無負荷ゲート遅延時間は７００ｐｓ、消費電力は７μＷ
／ゲートであることが報告されている（R. R. Daniels
et al IEDM86 17.3 p448, A. I. Akinwande et al. IED
M90 19.6.1 p983 ）。
き、無負荷ゲート遅延時間は約２３０ｐｓ、消費電力は
約６４μＷ／ゲートであり、電源電圧を１Ｖにすると、
無負荷ゲート遅延時間は７００ｐｓ、消費電力は７μＷ
／ゲートであることが報告されている（R. R. Daniels
et al IEDM86 17.3 p448, A. I. Akinwande et al. IED
M90 19.6.1 p983 ）。
【００１１】本発明の目的は、閾値電圧の低い電界効果
型トランジスタを構成するのに適した化合物半導体構造
を提供することである。本発明の他の目的は、ｎチャネ
ル、ｐチャネル共に閾値電圧の低い電界効果型トランジ
スタを構成するのに適した化合物半導体構造を提供する
ことである。
型トランジスタを構成するのに適した化合物半導体構造
を提供することである。本発明の他の目的は、ｎチャネ
ル、ｐチャネル共に閾値電圧の低い電界効果型トランジ
スタを構成するのに適した化合物半導体構造を提供する
ことである。
【００１２】
【課題を解決するための手段】本発明の化合物半導体構
造は、化合物半導体基板と、前記化合物半導体基板上に
形成されたノンドープ化合物半導体のバッファ層と、前
記バッファ層上に形成され、ポテンシャル井戸を形成す
る低不純物濃度化合物半導体の井戸層と、前記井戸層上
に形成され、キャリアに対して電位障壁を形成する化合
物半導体の電位障壁層と、前記電位障壁層上に形成さ
れ、前記バッファ層よりも格子定数の小さな化合物半導
体で形成され、オーミックコンタクトを形成するのに適
したコンタクト層とを有する。
造は、化合物半導体基板と、前記化合物半導体基板上に
形成されたノンドープ化合物半導体のバッファ層と、前
記バッファ層上に形成され、ポテンシャル井戸を形成す
る低不純物濃度化合物半導体の井戸層と、前記井戸層上
に形成され、キャリアに対して電位障壁を形成する化合
物半導体の電位障壁層と、前記電位障壁層上に形成さ
れ、前記バッファ層よりも格子定数の小さな化合物半導
体で形成され、オーミックコンタクトを形成するのに適
したコンタクト層とを有する。
【００１３】また、本発明の化合物半導体構造は、化合
物半導体基板と、前記化合物半導体基板上に形成された
ノンドープ化合物半導体のバッファ層と、前記バッファ
層上に形成され、ポテンシャル井戸を形成する低不純物
濃度化合物半導体の井戸層と、前記井戸層上に形成さ
れ、キャリアに対して電位障壁を形成する化合物半導体
の電位障壁層と、前記電位障壁層上に形成され、前記バ
ッファ層よりも格子定数の大きな化合物半導体で形成さ
れ、オーミックコンタクトを形成するのに適したコンタ
クト層と、さらに、コンタクト層に形成され、一方向の
寸法がそれに直交する方向の寸法よりも長い開口と、前
記開口内で前記電位障壁層上に形成されたゲート電極と
を有し、前記コンタクト層の与える応力によって前記ゲ
ート電極下の前記キャリア走行層の閾値電圧が約０．１
Ｖ以下にされている。
物半導体基板と、前記化合物半導体基板上に形成された
ノンドープ化合物半導体のバッファ層と、前記バッファ
層上に形成され、ポテンシャル井戸を形成する低不純物
濃度化合物半導体の井戸層と、前記井戸層上に形成さ
れ、キャリアに対して電位障壁を形成する化合物半導体
の電位障壁層と、前記電位障壁層上に形成され、前記バ
ッファ層よりも格子定数の大きな化合物半導体で形成さ
れ、オーミックコンタクトを形成するのに適したコンタ
クト層と、さらに、コンタクト層に形成され、一方向の
寸法がそれに直交する方向の寸法よりも長い開口と、前
記開口内で前記電位障壁層上に形成されたゲート電極と
を有し、前記コンタクト層の与える応力によって前記ゲ
ート電極下の前記キャリア走行層の閾値電圧が約０．１
Ｖ以下にされている。
【００１４】
【作用】バッファ層とコンタクト層の格子定数が異なる
ため、コンタクト層に開口を形成したとき、バッファ層
等に応力が印加される。バッファ層等に印加される応力
によって、誘起電荷が発生する。この誘起電荷を積極的
に利用することにより、井戸層に対する閾値電圧を調整
することができる。
ため、コンタクト層に開口を形成したとき、バッファ層
等に応力が印加される。バッファ層等に印加される応力
によって、誘起電荷が発生する。この誘起電荷を積極的
に利用することにより、井戸層に対する閾値電圧を調整
することができる。
【００１５】ｎチャネルトランジスタと、ｐチャネルト
ランジスタに対してコンタクト層をそれぞれ別個に選択
することにより、ｎチャネルトランジスタ、ｐチャネル
トランジスタ共に閾値電圧を低くすることができる。
ランジスタに対してコンタクト層をそれぞれ別個に選択
することにより、ｎチャネルトランジスタ、ｐチャネル
トランジスタ共に閾値電圧を低くすることができる。
【００１６】
【実施例】図１に、本発明の実施例を示す。図１（Ａ）
は、ＨＥＭＴ型半導体装置の断面を示す。化合物半導体
基板１の上に、結晶性を改良するためのバッファ層２が
化合物半導体１と同一若しくは異なる化合物半導体によ
り比較的厚く形成され、その上にキャリアに対し、ポテ
ンシャル井戸を構成する井戸層３、キャリアに対し電位
障壁を形成する電位障壁層４が比較的薄いエピタキシャ
ル化合物半導体層で形成され、さらにオーミック電極を
形成するためのコンタクト層５がエピタキシャル成長さ
れた化合物半導体層で形成されている。
は、ＨＥＭＴ型半導体装置の断面を示す。化合物半導体
基板１の上に、結晶性を改良するためのバッファ層２が
化合物半導体１と同一若しくは異なる化合物半導体によ
り比較的厚く形成され、その上にキャリアに対し、ポテ
ンシャル井戸を構成する井戸層３、キャリアに対し電位
障壁を形成する電位障壁層４が比較的薄いエピタキシャ
ル化合物半導体層で形成され、さらにオーミック電極を
形成するためのコンタクト層５がエピタキシャル成長さ
れた化合物半導体層で形成されている。
【００１７】ここで、コンタクト層５はバッファ層２と
異なる格子定数を有する。図示の構成においては、コン
タクト層５はバッファ層２の格子定数よりも小さな格子
定数を有する。コンタクト層５には開口６が形成されて
おり、開口６内に下の電位障壁層４を露出する。
異なる格子定数を有する。図示の構成においては、コン
タクト層５はバッファ層２の格子定数よりも小さな格子
定数を有する。コンタクト層５には開口６が形成されて
おり、開口６内に下の電位障壁層４を露出する。
【００１８】コンタクト層５上にオーミック接触を形成
するソース電極７、ドレイン電極９が形成され、開口６
内の電位障壁層４の上にショットキ接触を構成するゲー
ト電極８が形成されている。開口６はゲート幅方向の寸
法がゲート長方向の寸法よりも大きく形成されている。
するソース電極７、ドレイン電極９が形成され、開口６
内の電位障壁層４の上にショットキ接触を構成するゲー
ト電極８が形成されている。開口６はゲート幅方向の寸
法がゲート長方向の寸法よりも大きく形成されている。
【００１９】バッファ層２の格子定数よりも小さな格子
定数を有するコンタクト層５に開口６が形成されている
ため、コンタクト層５の縮もうとする性質が、コンタク
ト層５から下の層に矢印１１で示すような引っ張り応力
を与える。
定数を有するコンタクト層５に開口６が形成されている
ため、コンタクト層５の縮もうとする性質が、コンタク
ト層５から下の層に矢印１１で示すような引っ張り応力
を与える。
【００２０】この引張応力の方向、すなわち、ソース電
極７、ドレイン電極９間に流れる電流方向を、結晶構造
の適当な方向に選ぶことにより、バッファ層２他の層に
所定極性の誘起電荷１２が生じる。この誘起電荷１２に
より、井戸層３に対する閾値電圧が調整される。
極７、ドレイン電極９間に流れる電流方向を、結晶構造
の適当な方向に選ぶことにより、バッファ層２他の層に
所定極性の誘起電荷１２が生じる。この誘起電荷１２に
より、井戸層３に対する閾値電圧が調整される。
【００２１】ここで、図１に示す半導体装置の閾値を調
整する機能の基礎となる現象について、より詳細に説明
する。図２は、本発明の基礎となる実験結果を示すグラ
フである。図において、横軸はゲート長をμｍで示し、
縦軸は閾値電圧をＶで示す。アロイ型オーミックコンタ
クトによりソース／ドレイン電極を形成した場合の閾値
電圧を△印で示し、コレクタに対しコンタクト層を設
け、ノンアロイ型オーミック電極でソース／ドレイン電
極を形成した場合の閾値電圧を●および○で示す。
整する機能の基礎となる現象について、より詳細に説明
する。図２は、本発明の基礎となる実験結果を示すグラ
フである。図において、横軸はゲート長をμｍで示し、
縦軸は閾値電圧をＶで示す。アロイ型オーミックコンタ
クトによりソース／ドレイン電極を形成した場合の閾値
電圧を△印で示し、コレクタに対しコンタクト層を設
け、ノンアロイ型オーミック電極でソース／ドレイン電
極を形成した場合の閾値電圧を●および○で示す。
【００２２】バッファ層がＧａＡｓで形成され、ノンア
ロイ型オーミック電極のコンタクト層がＩｎＧａＡｓで
形成される場合を示す。電流方向が〈０１１〉方向であ
る場合、ゲート長が十分長いときはノンアロイ型オーミ
ック電極の場合の閾値電圧はアロイ型オーミック電極の
場合の閾値電圧と同一であるが、ゲート長が短くなるに
つれ、ノンアロイ型オーミック電極を用いた場合の閾値
電圧は次第に高くなる。
ロイ型オーミック電極のコンタクト層がＩｎＧａＡｓで
形成される場合を示す。電流方向が〈０１１〉方向であ
る場合、ゲート長が十分長いときはノンアロイ型オーミ
ック電極の場合の閾値電圧はアロイ型オーミック電極の
場合の閾値電圧と同一であるが、ゲート長が短くなるに
つれ、ノンアロイ型オーミック電極を用いた場合の閾値
電圧は次第に高くなる。
【００２３】一方、電流方向が〈０１−１〉方向の場
合、閾値電圧の変化は逆方向となる。すなわち、電流方
向は〈０１−１〉方向の場合、ゲート長が短くなるにつ
れ、閾値電圧は負に変化する。
合、閾値電圧の変化は逆方向となる。すなわち、電流方
向は〈０１−１〉方向の場合、ゲート長が短くなるにつ
れ、閾値電圧は負に変化する。
【００２４】この現象は、ノンアロイ型オーミック電極
のコンタクト層がバッファ層の格子定数よりも大きな格
子定数を有するため、コンタクト層から下の層に圧縮応
力が印加され、この圧縮応力によってチャネルを構成す
る井戸層内に電位変化が生じていることを示している。
のコンタクト層がバッファ層の格子定数よりも大きな格
子定数を有するため、コンタクト層から下の層に圧縮応
力が印加され、この圧縮応力によってチャネルを構成す
る井戸層内に電位変化が生じていることを示している。
【００２５】電流方向が〈０１１〉方向の場合と、〈０
１−１〉の場合とで変化の方向が逆であることは、方向
性によって生じる電位変化が逆極性であることを示して
いる。
１−１〉の場合とで変化の方向が逆であることは、方向
性によって生じる電位変化が逆極性であることを示して
いる。
【００２６】すなわち、ゲート電極下のバッファ層やキ
ャリア走行層となる井戸層に所定方向の応力を印加する
と、所定極性の誘起電荷が発生することが示されてい
る。この誘起電荷の量を調整することにより、閾値電圧
をほぼ０に低減することが可能である。
ャリア走行層となる井戸層に所定方向の応力を印加する
と、所定極性の誘起電荷が発生することが示されてい
る。この誘起電荷の量を調整することにより、閾値電圧
をほぼ０に低減することが可能である。
【００２７】次に、図３を参照してより具体的に説明す
る。図３（Ａ）は、コンタクト層５を設けなかった場
合、すなわち図６（Ａ）に示すような従来技術によるＨ
ＥＭＴ型構造の場合の閾値電圧の変化をゲート長の関数
として示したものである。なお、バッファ層はＧａＡ
ｓ、井戸層はＩｎＧａＡｓで形成された場合を示す。
る。図３（Ａ）は、コンタクト層５を設けなかった場
合、すなわち図６（Ａ）に示すような従来技術によるＨ
ＥＭＴ型構造の場合の閾値電圧の変化をゲート長の関数
として示したものである。なお、バッファ層はＧａＡ
ｓ、井戸層はＩｎＧａＡｓで形成された場合を示す。
【００２８】ゲート長が十分長い場合、ｎチャネルＨＥ
ＭＴの閾値電圧は約０．７Ｖであり、ｐチャネルＨＥＭ
Ｔの閾値電圧は約０．３５Ｖである。ゲート長が次第に
短くなると、閾値電圧の絶対値は次第に減少する。
ＭＴの閾値電圧は約０．７Ｖであり、ｐチャネルＨＥＭ
Ｔの閾値電圧は約０．３５Ｖである。ゲート長が次第に
短くなると、閾値電圧の絶対値は次第に減少する。
【００２９】ｐチャネルの閾値電圧は、ゲート長が約
０．２μｍのときほぼ０となり、さらにゲート長が短く
なると正となる。ｎチャネルの閾値電圧は、ゲート長の
短縮とともに減少するが、ゲート長が約０．１μｍで約
０．２Ｖ程度の値を保つ。
０．２μｍのときほぼ０となり、さらにゲート長が短く
なると正となる。ｎチャネルの閾値電圧は、ゲート長の
短縮とともに減少するが、ゲート長が約０．１μｍで約
０．２Ｖ程度の値を保つ。
【００３０】電流方向を〈０１−１〉方向に設定する場
合、図２に示すように、コンタクト層を形成してバッフ
ァ層、井戸層等に圧縮応力を印加するようにすれば、閾
値電圧は応力により負方向に変化する。
合、図２に示すように、コンタクト層を形成してバッフ
ァ層、井戸層等に圧縮応力を印加するようにすれば、閾
値電圧は応力により負方向に変化する。
【００３１】そこで、井戸層に圧縮応力を印加するた
め、コンタクト層にＧａＡｓよりも格子定数の大きなＩ
ｎx Ｇａ1-x Ａｓを用い、図３（Ａ）に示す特性を持つ
ｎチャネルＨＥＭＴの閾値電圧を０にするに必要な組成
ｘを求め、プロットしたのが図３（Ｂ）のグラフであ
る。
め、コンタクト層にＧａＡｓよりも格子定数の大きなＩ
ｎx Ｇａ1-x Ａｓを用い、図３（Ａ）に示す特性を持つ
ｎチャネルＨＥＭＴの閾値電圧を０にするに必要な組成
ｘを求め、プロットしたのが図３（Ｂ）のグラフであ
る。
【００３２】ｐチャネルＨＥＭＴの閾値は、ゲート長約
０．２μｍ以下ではｎチャネルＨＥＭＴと同様に正とな
るため、ゲート長約０．２μｍ以下のｐチャネルＨＥＭ
Ｔの調整用にはｎチャネルＨＥＭＴの調整用と同様にＩ
ｎＧａＡｓのコンタクト層を用いればよい。この場合に
必要なコンタクト層の組成ｘを、図３（Ｃ）下側部分に
示す。
０．２μｍ以下ではｎチャネルＨＥＭＴと同様に正とな
るため、ゲート長約０．２μｍ以下のｐチャネルＨＥＭ
Ｔの調整用にはｎチャネルＨＥＭＴの調整用と同様にＩ
ｎＧａＡｓのコンタクト層を用いればよい。この場合に
必要なコンタクト層の組成ｘを、図３（Ｃ）下側部分に
示す。
【００３３】また、ゲート長約０．２μｍ以上のｐチャ
ネルＨＥＭＴは、負の閾値電圧を有するため、この閾値
電圧をほぼ０にするためには、ｎチャネルＨＥＭＴの場
合と逆の応力を印加すればよい。このためには、バッフ
ァ層のＧａＡｓよりも格子定数の小さな物質、たとえば
ＧａＡｓy Ｐ1-y を用いることができる。
ネルＨＥＭＴは、負の閾値電圧を有するため、この閾値
電圧をほぼ０にするためには、ｎチャネルＨＥＭＴの場
合と逆の応力を印加すればよい。このためには、バッフ
ァ層のＧａＡｓよりも格子定数の小さな物質、たとえば
ＧａＡｓy Ｐ1-y を用いることができる。
【００３４】この場合、図３（Ａ）に示すｐチャネルＨ
ＥＭＴの閾値電圧をほぼ０にするのに必要なコンタクト
層の組成ｙを図３（Ｃ）上側部分に示す。すなわち、図
３（Ｂ）、（Ｃ）に示すような、コンタクト層を用いる
と、ｎチャネルＨＥＭＴもｐチャネルＨＥＭＴもその閾
値電圧をほぼ０にすることができる。
ＥＭＴの閾値電圧をほぼ０にするのに必要なコンタクト
層の組成ｙを図３（Ｃ）上側部分に示す。すなわち、図
３（Ｂ）、（Ｃ）に示すような、コンタクト層を用いる
と、ｎチャネルＨＥＭＴもｐチャネルＨＥＭＴもその閾
値電圧をほぼ０にすることができる。
【００３５】なお、電流方向を〈０１−１〉方向から
〈０１１〉方向に変換したときには、応力の誘起する電
荷の極性が反転するため、閾値調整に有効なバッファ層
とコンタクト層の格子定数の大小関係は反転される。
〈０１１〉方向に変換したときには、応力の誘起する電
荷の極性が反転するため、閾値調整に有効なバッファ層
とコンタクト層の格子定数の大小関係は反転される。
【００３６】図１（Ａ）に示す構成において、化合物半
導体基板１がＧａＡｓを主成分とする場合、バッファ層
２としてはＧａＡｓやＡｌＧａＡｓが用いられ、井戸層
３としてはＩｎＧａＡｓを主成分とするもの等が用いら
れ、電位障壁層４としてはＡｌＧａＡｓまたはＡｌＩｎ
ＧａＰ等を主成分とするものが用いられる。
導体基板１がＧａＡｓを主成分とする場合、バッファ層
２としてはＧａＡｓやＡｌＧａＡｓが用いられ、井戸層
３としてはＩｎＧａＡｓを主成分とするもの等が用いら
れ、電位障壁層４としてはＡｌＧａＡｓまたはＡｌＩｎ
ＧａＰ等を主成分とするものが用いられる。
【００３７】この時、コンタクト層５としてはＧａＡｓ
を主成分とするバッファ層よりも格子定数の大きなＩｎ
ＧａＡｓまたはバッファ層よりも格子定数の小さなＧａ
ＡｓＰを主成分とするものを用いればよい。
を主成分とするバッファ層よりも格子定数の大きなＩｎ
ＧａＡｓまたはバッファ層よりも格子定数の小さなＧａ
ＡｓＰを主成分とするものを用いればよい。
【００３８】また、化合物半導体基板１がＩｎＰを主成
分とする場合は、バッファ層２としてはＩｎＰまたはＡ
ｌＩｎＡｓを主成分とするものが用いられ、井戸層３と
してはＩｎＧａＡｓを主成分とするものが用いられ、電
位障壁層４としてはＡｌＩｎＡｓ、ＡｌＧａＡｓＳｂ、
またはＩｎＰを主成分とするものが用いられる。
分とする場合は、バッファ層２としてはＩｎＰまたはＡ
ｌＩｎＡｓを主成分とするものが用いられ、井戸層３と
してはＩｎＧａＡｓを主成分とするものが用いられ、電
位障壁層４としてはＡｌＩｎＡｓ、ＡｌＧａＡｓＳｂ、
またはＩｎＰを主成分とするものが用いられる。
【００３９】この場合、コンタクト層５としてはバッフ
ァ層２よりも格子定数の大きなＩｎ x Ｇａ1-x Ａｓ（ｘ
＞０．５）を主成分とするものまたは、バッファ層２よ
りも格子定数の小さなＩｎx Ｇａ1-x Ａｓ（ｘ＜０．
５）を主成分とするものを用いればよい。
ァ層２よりも格子定数の大きなＩｎ x Ｇａ1-x Ａｓ（ｘ
＞０．５）を主成分とするものまたは、バッファ層２よ
りも格子定数の小さなＩｎx Ｇａ1-x Ａｓ（ｘ＜０．
５）を主成分とするものを用いればよい。
【００４０】なお、コンタクト層として下地結晶と格子
定数の異なるものを用いるため、コンタクト層と下地結
晶の間には格子不整合が生じる。したがって、コンタク
ト層用エピタキシャル層の厚さには臨界厚が存在する。
図４は、エピタキシャル層の臨界厚を示すグラフであ
る。コンタクト層を形成するときは、この臨界厚を越え
ないように厚さを選択する。
定数の異なるものを用いるため、コンタクト層と下地結
晶の間には格子不整合が生じる。したがって、コンタク
ト層用エピタキシャル層の厚さには臨界厚が存在する。
図４は、エピタキシャル層の臨界厚を示すグラフであ
る。コンタクト層を形成するときは、この臨界厚を越え
ないように厚さを選択する。
【００４１】図１（Ｂ）は、相補型ＨＥＭＴの構成例を
示す。化合物半導体基板１の上にバッファ層２、井戸層
３、電位障壁層４を形成することは、図１（Ａ）の場合
と同様である。
示す。化合物半導体基板１の上にバッファ層２、井戸層
３、電位障壁層４を形成することは、図１（Ａ）の場合
と同様である。
【００４２】このように形成されたエピタキシャル積層
に、Ｂイオン注入等により分離領域１３を形成し、図中
左側領域と右側領域を電気的に分離する。図中左側領域
にｎチャネルＨＥＭＴを形成し、図中右側領域にｐチャ
ネルＨＥＭＴを形成する。
に、Ｂイオン注入等により分離領域１３を形成し、図中
左側領域と右側領域を電気的に分離する。図中左側領域
にｎチャネルＨＥＭＴを形成し、図中右側領域にｐチャ
ネルＨＥＭＴを形成する。
【００４３】化合物半導体基板１およびバッファ層２が
ＧａＡｓであり、電流方向が〈０１−１〉方向である場
合、コンタクト層５ａは、ＧａＡｓよりも格子定数の大
きなＩｎＧａＡｓ等で形成する。また、ｐチャネルＨＥ
ＭＴにおいては、コンタクト層５ｂをＧａＡｓよりも格
子定数の小さなＧａＡｓＰ等で形成する。
ＧａＡｓであり、電流方向が〈０１−１〉方向である場
合、コンタクト層５ａは、ＧａＡｓよりも格子定数の大
きなＩｎＧａＡｓ等で形成する。また、ｐチャネルＨＥ
ＭＴにおいては、コンタクト層５ｂをＧａＡｓよりも格
子定数の小さなＧａＡｓＰ等で形成する。
【００４４】なお、電位障壁層４は、ＡｌＧａＡｓまた
はＡｌＧａＩｎＰ等で形成すればよい。井戸層３は、た
とえばＩｎＧａＡｓで形成する。なお、開口６ａ、６ｂ
はゲート幅方向がゲート長方向よりも大きな寸法を持つ
矩形形状を有するものとする。開口６ａ、６ｂ内にショ
ットキ接触を形成するゲート電極７ａ、７ｂをＷＳｉ等
で形成し、ｎチャネルＨＥＭＴ用コンタクト層５ａ上に
はＡｕＧｅＮｉ等でオーミック電極６ａ、８ａを形成
し、ｐチャネルＨＥＭＴのコンタクト層５ｂ上にはＡｕ
ＺｎＡｕ等でオーミック電極６ｂ、８ｂを形成する。
はＡｌＧａＩｎＰ等で形成すればよい。井戸層３は、た
とえばＩｎＧａＡｓで形成する。なお、開口６ａ、６ｂ
はゲート幅方向がゲート長方向よりも大きな寸法を持つ
矩形形状を有するものとする。開口６ａ、６ｂ内にショ
ットキ接触を形成するゲート電極７ａ、７ｂをＷＳｉ等
で形成し、ｎチャネルＨＥＭＴ用コンタクト層５ａ上に
はＡｕＧｅＮｉ等でオーミック電極６ａ、８ａを形成
し、ｐチャネルＨＥＭＴのコンタクト層５ｂ上にはＡｕ
ＺｎＡｕ等でオーミック電極６ｂ、８ｂを形成する。
【００４５】コンタクト層５ａ、５ｂの組成を図３
（Ｂ）、（Ｃ）のグラフにしたがって選択し、閾値電圧
をほぼ０にするようにすれば、ｎチャネル、ｐチャネル
共に閾値電圧がほぼ０の相補型ＨＥＭＴが得られる。
（Ｂ）、（Ｃ）のグラフにしたがって選択し、閾値電圧
をほぼ０にするようにすれば、ｎチャネル、ｐチャネル
共に閾値電圧がほぼ０の相補型ＨＥＭＴが得られる。
【００４６】図１（Ｂ）に示すような相補型ＨＥＭＴを
製造する製造工程を以下説明する。ＧａＡｓで形成され
た化合物半導体基板１上にバッファ層２として、ＧａＡ
ｓ（または一部ＡｌＧａＡｓを含む場合を含む）を約６
００ｎｍ、井戸層３として、Ｉｎ0.33Ｇａ0.67Ａｓを約
７．５ｎｍ、電位障壁層４として、Ａｌ0.5 Ｇａ0.5 Ａ
ｓを約１８ｎｍ、ｐチャネル用コンタクト層５ｂとして
ＧａＡｓ0.04Ｐ0.96を約１５ｎｍＭＯＣＶＤ（有機金属
気相成長法）で成長する。なお、コンタクト層５ｂには
ｐ型不純物を約１．４×１０18ｃｍ-3ドープする。
製造する製造工程を以下説明する。ＧａＡｓで形成され
た化合物半導体基板１上にバッファ層２として、ＧａＡ
ｓ（または一部ＡｌＧａＡｓを含む場合を含む）を約６
００ｎｍ、井戸層３として、Ｉｎ0.33Ｇａ0.67Ａｓを約
７．５ｎｍ、電位障壁層４として、Ａｌ0.5 Ｇａ0.5 Ａ
ｓを約１８ｎｍ、ｐチャネル用コンタクト層５ｂとして
ＧａＡｓ0.04Ｐ0.96を約１５ｎｍＭＯＣＶＤ（有機金属
気相成長法）で成長する。なお、コンタクト層５ｂには
ｐ型不純物を約１．４×１０18ｃｍ-3ドープする。
【００４７】次に、ｐチャネル用コンタクト層５ｂを選
択ドライエッチングし、必要な部分以外を除去する。次
に、ｎチャネル用コンタクト層５ａとして、Ｉｎ0.33Ｇ
ａ0.67ＡｓをＭＯＣＶＤで成長する。
択ドライエッチングし、必要な部分以外を除去する。次
に、ｎチャネル用コンタクト層５ａとして、Ｉｎ0.33Ｇ
ａ0.67ＡｓをＭＯＣＶＤで成長する。
【００４８】次に、Ｂイオンを加速電圧約１４０Ｋｅ
Ｖ、ドース量約４×１０13ｃｍ-2でイオン注入し、素子
間分離のための分離領域１３を形成する。次に選択ドラ
イエッチングにより、ｎチャネル用コンタクト層５ａの
不要部分を除去する。なお、この状態でコンタクト層５
ａ、５ｂにはそれぞれ所定寸法の開口６ａ、６ｂが形成
されるようにする。
Ｖ、ドース量約４×１０13ｃｍ-2でイオン注入し、素子
間分離のための分離領域１３を形成する。次に選択ドラ
イエッチングにより、ｎチャネル用コンタクト層５ａの
不要部分を除去する。なお、この状態でコンタクト層５
ａ、５ｂにはそれぞれ所定寸法の開口６ａ、６ｂが形成
されるようにする。
【００４９】次に通常のホトリソグラフィを用い、ゲー
ト長約０．２５μｍのＷＳｉゲート電極７ａ、７ｂをス
パッタリングを用いて形成する。ｎチャネルＨＥＭＴに
はＳｉ、ｐチャネルＨＥＭＴにはＢｅをＷＳｉゲート電
極７ａ、７ｂをマスクとして加速電圧約６０ＫｅＶ、ド
ース量約１．４×１０13ｃｍ-2でイオン注入する。その
後、ラピッドサーマルアニールを行ってこう不純物濃度
のコンタクト層５ａ、５ｂを形成する。
ト長約０．２５μｍのＷＳｉゲート電極７ａ、７ｂをス
パッタリングを用いて形成する。ｎチャネルＨＥＭＴに
はＳｉ、ｐチャネルＨＥＭＴにはＢｅをＷＳｉゲート電
極７ａ、７ｂをマスクとして加速電圧約６０ＫｅＶ、ド
ース量約１．４×１０13ｃｍ-2でイオン注入する。その
後、ラピッドサーマルアニールを行ってこう不純物濃度
のコンタクト層５ａ、５ｂを形成する。
【００５０】その後、ｎチャネルＨＥＭＴのソース／ド
レイン電極としてＡｕＧｅＮｉ膜６ａ、８ａを形成し、
ｐチャネルＨＥＭＴのソース／ドレイン電極としてＡｕ
ＺｎＡｕ膜６ｂ、８ｂを形成する。これらのソース／ド
レイン電極はたとえば蒸着によって形成できる。その
後、約４００°Ｃ、５分間の窒素雰囲気アニーリングを
行い、ソース／ドレイン電極のオーミック接触を形成す
る。
レイン電極としてＡｕＧｅＮｉ膜６ａ、８ａを形成し、
ｐチャネルＨＥＭＴのソース／ドレイン電極としてＡｕ
ＺｎＡｕ膜６ｂ、８ｂを形成する。これらのソース／ド
レイン電極はたとえば蒸着によって形成できる。その
後、約４００°Ｃ、５分間の窒素雰囲気アニーリングを
行い、ソース／ドレイン電極のオーミック接触を形成す
る。
【００５１】その後、Ａｌ配線を形成し、ｎチャネルＨ
ＥＭＴ、ｐチャネルＨＥＭＴ間を接続し、相補型回路を
形成する。以上のような構成により、従来よりも著しく
改善された駆動能力を有する相補型ＨＥＭＴを形成する
ことができる。たとえばｐチャネルＨＥＭＴとして２４
０ｍＳ／ｍｍ、ｎチャネルＨＥＭＴとして６００ｍＳ／
ｍｍの駆動能力を得ることができる。また、無負荷ゲー
ト遅延時間として約７０ｐｓ、消費電力１０μＷ／ゲー
トを得ることが期待される。
ＥＭＴ、ｐチャネルＨＥＭＴ間を接続し、相補型回路を
形成する。以上のような構成により、従来よりも著しく
改善された駆動能力を有する相補型ＨＥＭＴを形成する
ことができる。たとえばｐチャネルＨＥＭＴとして２４
０ｍＳ／ｍｍ、ｎチャネルＨＥＭＴとして６００ｍＳ／
ｍｍの駆動能力を得ることができる。また、無負荷ゲー
ト遅延時間として約７０ｐｓ、消費電力１０μＷ／ゲー
トを得ることが期待される。
【００５２】図５は、このような特性を他の半導体デバ
イスと比較して示すグラフである。点Ｃ１、Ｃ２が従来
の技術によるＨＥＭＴの特性を示し、点Ｐ１、Ｐ２が本
発明の実施例により達成することが期待される特性を有
する。このように、本来相補型ＨＥＭＴによって達成可
能であると期待されていながら、従来は実現することの
できなかった特性を実現することができる。
イスと比較して示すグラフである。点Ｃ１、Ｃ２が従来
の技術によるＨＥＭＴの特性を示し、点Ｐ１、Ｐ２が本
発明の実施例により達成することが期待される特性を有
する。このように、本来相補型ＨＥＭＴによって達成可
能であると期待されていながら、従来は実現することの
できなかった特性を実現することができる。
【００５３】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。たとえば、
種々の変更、改良、組み合わせ等が可能なことは当業者
に自明であろう。
本発明はこれらに制限されるものではない。たとえば、
種々の変更、改良、組み合わせ等が可能なことは当業者
に自明であろう。
【００５４】
【発明の効果】以上説明したように、本発明によれば、
新規な構成により閾値電圧の低い電界効果型トランジス
タを提供することができる。
新規な構成により閾値電圧の低い電界効果型トランジス
タを提供することができる。
【００５５】相補型ＨＥＭＴを構成した場合も、ｎチャ
ネルＨＥＭＴ、ｐチャネルＨＥＭＴ共に閾値電圧がほぼ
０の相補型ＨＥＭＴを提供することができる。
ネルＨＥＭＴ、ｐチャネルＨＥＭＴ共に閾値電圧がほぼ
０の相補型ＨＥＭＴを提供することができる。
【図１】本発明の実施例を示す。図１（Ａ）はＨＥＭＴ
の構成を示す断面図、図１（Ｂ）は相補型ＨＥＭＴの構
成を示す断面図である。
の構成を示す断面図、図１（Ｂ）は相補型ＨＥＭＴの構
成を示す断面図である。
【図２】本発明の基礎実験の結果を示すグラフである。
【図３】バッファ層と格子定数の異なるコンタクト層に
よる閾値電圧の調整を説明するためのグラフである。図
３（Ａ）はコンタクト層が無い場合の閾値電圧を示すグ
ラフ、図３（Ｂ）はｎチャネル閾値電圧調整用のコンタ
クト層の組成を示すグラフ、図３（Ｃ）はｐチャネル閾
値電圧調整用のコンタクト層の組成を示すグラフであ
る。
よる閾値電圧の調整を説明するためのグラフである。図
３（Ａ）はコンタクト層が無い場合の閾値電圧を示すグ
ラフ、図３（Ｂ）はｎチャネル閾値電圧調整用のコンタ
クト層の組成を示すグラフ、図３（Ｃ）はｐチャネル閾
値電圧調整用のコンタクト層の組成を示すグラフであ
る。
【図４】エピタキシャル層の臨界厚を示すグラフであ
る。
る。
【図５】本発明の実施例により達成することが期待され
る特性を他のデバイスの特性と比較して示すグラフであ
る。
る特性を他のデバイスの特性と比較して示すグラフであ
る。
【図６】従来の技術を示す。図６（Ａ）は従来の技術に
よる相補型ＨＥＭＴの構成を示す断面図、図６（Ｂ）は
図６（Ａ）に示す相補型ＨＥＭＴの特性を示すグラフで
ある。
よる相補型ＨＥＭＴの構成を示す断面図、図６（Ｂ）は
図６（Ａ）に示す相補型ＨＥＭＴの特性を示すグラフで
ある。
１ 化合物半導体基板
２ バッファ層
３ 井戸層
４ 電位障壁層
５ コンタクト層
６ 開口
７ ソース電極
８ ゲート電極
９ ドレイン電極
１１ 応力
１２ 誘起電荷
１３ 分離領域
１４ 応力
１５ 誘起電荷
５３ 半導体井戸層
５５ 電位障壁層
５６、５７ ｐ型領域
５８、５９ ｎ型領域
６２、６３ ゲート電極
Claims (7)
- 【請求項１】 化合物半導体基板（１）と、 前記化合物半導体基板（１）上に形成されたノンドープ
化合物半導体のバッファ層（２）と、 前記バッファ層（２）上に形成され、ポテンシャル井戸
を形成する低不純物濃度化合物半導体の井戸層（３）
と、 前記井戸層（３）上に形成され、キャリアに対して電位
障壁を形成する化合物半導体の電位障壁層（４）と、 前記電位障壁層（４）上に形成され、前記バッファ層よ
りも格子定数の小さな化合物半導体で形成され、オーミ
ックコンタクトを形成するのに適したコンタクト層
（５）とを有する化合物半導体構造。 - 【請求項２】 さらに、コンタクト層（５）に形成さ
れ、一方向の寸法がそれに直交する方向の寸法よりも長
い開口（６）と、 前記開口（６）内で前記電位障壁層（５）上に形成され
たゲート電極（８）とを有する請求項１記載の化合物半
導体構造。 - 【請求項３】 化合物半導体基板（１）と、 前記化合物半導体基板（１）上に形成されたノンドープ
化合物半導体のバッファ層（２）と、 前記バッファ層（２）上に形成され、ポテンシャル井戸
を形成する低不純物濃度化合物半導体の井戸層（３）
と、 前記井戸層（３）上に形成され、キャリアに対して電位
障壁を形成する化合物半導体の電位障壁層（４）と、 前記電位障壁層（４）上に形成され、前記バッファ層よ
りも格子定数の大きな化合物半導体で形成され、オーミ
ックコンタクトを形成するのに適したコンタクト層
（５）と、 さらに、コンタクト層（５）に形成され、一方向の寸法
がそれに直交する方向の寸法よりも長い開口（６）と、 前記開口（６）内で前記電位障壁層（５）上に形成され
たゲート電極（８）とを有し、前記コンタクト層の与え
る応力によって前記ゲート電極（８）下の前記キャリア
走行層の閾値電圧が約０．１Ｖ以下にされている化合物
半導体構造。 - 【請求項４】 前記化合物半導体基板（１）がＧａＡｓ
を主成分とし、前記バッファ層（２）がＧａＡｓを主成
分とし、前記井戸層（３）がＩｎＧａＡｓを主成分と
し、前記電位障壁層（４）がＡｌＧａＡｓまたはＡｌＩ
ｎＧａＰを主成分とし、前記コンタクト層（５）がＧａ
ＡｓＰを主成分とする請求項１ないし２記載の半導体構
造。 - 【請求項５】 前記化合物半導体基板（１）がＧａＡｓ
を主成分とし、前記バッファ層（２）がＧａＡｓを主成
分とし、前記井戸層（３）がＩｎＧａＡｓを主成分と
し、前記電位障壁層（４）がＡｌＧａＡｓまたはＡｌＩ
ｎＧａＰを主成分とし、前記コンタクト層（５）がＩｎ
ＧａＡｓを主成分とする請求項３記載の半導体構造。 - 【請求項６】 前記化合物半導体基板（１）がＩｎＰを
主成分とし、前記バッファ層（２）がＩｎＰまたはＡｌ
ＧａＡｓを主成分とし、前記井戸層（３）がＩｎＧａＡ
ｓを主成分とし、前記電位障壁（３）がＩｎＧａＡｓを
主成分とし、前記電位障壁層（４）がＡｌＩｎＡｓ、Ａ
ｌＧａＡｓＳｂ、またはＩｎＰを主成分とし、前記コン
タクト層（５）がＩｎx Ｇａ1-x Ａｓ（ｘ＜０．５）を
主成分とする請求項１ないし２記載の半導体構造。 - 【請求項７】 前記化合物半導体基板（１）がＩｎＰを
主成分とし、前記バッファ層（２）がＩｎＰまたはＡｌ
ＧａＡｓを主成分とし、前記井戸層（３）がＩｎＧａＡ
ｓを主成分とし、前記電位障壁（３）がＩｎＧａＡｓを
主成分とし、前記電位障壁層（４）がＡｌＩｎＡｓ、Ａ
ｌＧａＡｓＳｂ、またはＩｎＰを主成分とし、前記コン
タクト層（５）がＩｎx Ｇａ1-x Ａｓ（ｘ＞０．５）を
主成分とする請求項３記載の半導体構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3162573A JPH0513462A (ja) | 1991-07-03 | 1991-07-03 | 化合物半導体構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3162573A JPH0513462A (ja) | 1991-07-03 | 1991-07-03 | 化合物半導体構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0513462A true JPH0513462A (ja) | 1993-01-22 |
Family
ID=15757160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3162573A Withdrawn JPH0513462A (ja) | 1991-07-03 | 1991-07-03 | 化合物半導体構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0513462A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5686325A (en) * | 1994-11-30 | 1997-11-11 | Fujitsu Limited | Method for forming MESFET having T-shaped gate electrode |
| US6075262A (en) * | 1995-09-21 | 2000-06-13 | Fujitsu Limited | Semiconductor device having T-shaped gate electrode |
| JP2003534664A (ja) * | 2000-05-24 | 2003-11-18 | レイセオン・カンパニー | 半導体構造体 |
-
1991
- 1991-07-03 JP JP3162573A patent/JPH0513462A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5686325A (en) * | 1994-11-30 | 1997-11-11 | Fujitsu Limited | Method for forming MESFET having T-shaped gate electrode |
| US6075262A (en) * | 1995-09-21 | 2000-06-13 | Fujitsu Limited | Semiconductor device having T-shaped gate electrode |
| JP2003534664A (ja) * | 2000-05-24 | 2003-11-18 | レイセオン・カンパニー | 半導体構造体 |
| JP4912558B2 (ja) * | 2000-05-24 | 2012-04-11 | レイセオン カンパニー | 半導体構造体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3135939B2 (ja) | Ｈｅｍｔ型半導体装置 | |
| EP0114962A2 (en) | Double heterojunction field effect transistors | |
| JPH0260064B2 (ja) | ||
| US4605945A (en) | Semiconductor device | |
| EP0482726B1 (en) | Heterojunction field-effect transistor | |
| EP0246641B1 (en) | Heterojunction field-effect device | |
| US6049097A (en) | Reliable HEMT with small parasitic resistance | |
| JP3483716B2 (ja) | 半導体装置 | |
| US5107314A (en) | Gallium antimonide field-effect transistor | |
| JPH0513462A (ja) | 化合物半導体構造 | |
| US4965645A (en) | Saturable charge FET | |
| KR910006698B1 (ko) | 반도체 장치 | |
| JP3653652B2 (ja) | 半導体装置 | |
| JPH06334175A (ja) | トンネルトランジスタおよびその製造方法 | |
| JPH06101544B2 (ja) | 相補型電界効果トランジスタおよびその製造方法 | |
| JP2500459B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JP2503594B2 (ja) | 半導体集積装置及びその製造方法 | |
| JP2658898B2 (ja) | 電界効果トランジスタ | |
| JPH05283439A (ja) | 半導体装置 | |
| JP3517803B2 (ja) | 化合物半導体装置 | |
| JP3710613B2 (ja) | 半導体装置 | |
| JPH0810701B2 (ja) | 接合型電界効果トランジスタの製造方法 | |
| JPH05102190A (ja) | 化合物半導体ヘテロ接合ゲート電界効果トランジスタ | |
| JP2728765B2 (ja) | 化合物半導体電界効果トランジスタ | |
| JPH04207040A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981008 |