JPH05134272A - Semiconductor device for driving of active matrix type liquid crystal display element and production therefor - Google Patents
Semiconductor device for driving of active matrix type liquid crystal display element and production thereforInfo
- Publication number
- JPH05134272A JPH05134272A JP31966991A JP31966991A JPH05134272A JP H05134272 A JPH05134272 A JP H05134272A JP 31966991 A JP31966991 A JP 31966991A JP 31966991 A JP31966991 A JP 31966991A JP H05134272 A JPH05134272 A JP H05134272A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- liquid crystal
- driving
- silicon
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、高品位テレビなどに利
用される、アクティブマトリクス型液晶表示装置の駆動
回路を構成する半導体装置およびその製造方法に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device which constitutes a drive circuit of an active matrix type liquid crystal display device, which is used in a high quality television and the like, and a manufacturing method thereof.
【0002】[0002]
【従来の技術】従来より、アクティブマトリクス素子を
設けた液晶表示素子は、フラットパネルディスプレイと
して、或いは、プロジェクションテレビとして商品化さ
れてきた。2. Description of the Related Art Conventionally, a liquid crystal display device provided with an active matrix device has been commercialized as a flat panel display or a projection television.
【0003】図4は従来のアクティブマトリクス型液晶
パネルの概略斜視図である。図中、401は画素スイッ
チ、402はバッファ部、403は水平シフトレジスタ
部、404は垂直シフトレジスタ部である。テレビの輝
度信号や音声信号は、ある帯域に圧縮され、その周波数
に追随できる駆動能力を持った水平シフトレジスタ40
3によって駆動するバッファ部402に送られる。次
に、垂直シフトレジスタ404によって画素スイッチ4
01がオンしている期間に液晶に信号が転送される。FIG. 4 is a schematic perspective view of a conventional active matrix type liquid crystal panel. In the figure, 401 is a pixel switch, 402 is a buffer section, 403 is a horizontal shift register section, and 404 is a vertical shift register section. The brightness signal and the audio signal of the television are compressed into a certain band and have a driving capability capable of following the frequency.
3 is sent to the buffer unit 402 which is driven. Next, the vertical shift register 404 causes the pixel switch 4
A signal is transferred to the liquid crystal while 01 is on.
【0004】各回路に要求される性能は、HDTV(高
品位テレビ)を念頭に入れ、フレーム周波数が60H
z、走査線本数が約1000本、水平走査期間が約30
μsec(有効走査期間27μsec)、水平画素数が
約1500個とすると、テレビ信号は、約45MHzの
周波数でバッファ部に転送されてくる。また、走査線1
本あたりの信号転送に許される期間は、1〜2μsec
となる。従って、各要素回路に要求される性能として
は、水平シフトレジスタの駆動能力が45MHz以
上、垂直シフトレジスタの駆動能力が500kHz以
上、水平シフトレジスタで駆動され、テレビ信号をバ
ッファ部に転送するトランスファスイッチの駆動能力が
45MHz以上、そして、画素スイッチの駆動能力が
500kHz以上となる。The performance required for each circuit is such that the HDTV (high-definition television) is taken into consideration and the frame frequency is 60H.
z, the number of scanning lines is about 1000, and the horizontal scanning period is about 30.
Assuming that μsec (effective scanning period is 27 μsec) and the number of horizontal pixels are about 1500, the television signal is transferred to the buffer unit at a frequency of about 45 MHz. Also, scan line 1
The period allowed for signal transfer per book is 1 to 2 μsec.
Becomes Therefore, as the performance required for each element circuit, a transfer switch for driving a horizontal shift register with a driving capacity of 45 MHz or more and a vertical shift register with a driving capacity of 500 kHz or more for driving a horizontal shift register to transfer a television signal to a buffer unit. Drive capability of 45 MHz or more, and the drive capability of the pixel switch is 500 kHz or more.
【0005】ここで言う駆動能力とは、液晶画素にある
階調数Nを出そうとした場合、液晶の最大または最小の
透過率を与える電圧をVm、V−T(電圧−透過率)曲
線から得られる液晶の閾値電圧をVtとすると、上記走
査線1本あたりの期間内に、該走査線で駆動されるすべ
ての画素に信号が伝達され、かつ、同一レベルの信号が
伝達されるべき画素間の信号電圧差が、(Vm−Vt)
/N[V]以下である、信号転送能力を意味する。The driving capability here means the voltage that gives the maximum or minimum transmittance of the liquid crystal when the number of gradations N in the liquid crystal pixel is to be output, Vm, VT (voltage-transmittance) curve. If the threshold voltage of the liquid crystal obtained from the above is set to Vt, the signal should be transmitted to all the pixels driven by the scanning line within the period per scanning line, and the signal of the same level should be transmitted. The signal voltage difference between pixels is (Vm-Vt)
/ N [V] or less means a signal transfer capability.
【0006】これから明らかなように、画素スイッチ、
及び、垂直シフトレジスタは、比較的駆動能力が小さく
ても良いが、水平シフトレジスタ、及び、バッファ部
は、高速の駆動を必要とされる。このため、現状の液晶
表示素子では、画素スイッチや垂直シフトレジスタは、
多結晶シリコンやアモルファスシリコンTFTで液晶と
モノリシックに形成し、その他の周辺回路は、ICチッ
プを外から実装することで対応している。As is apparent from this, the pixel switch,
Also, the vertical shift register may have a relatively small driving capability, but the horizontal shift register and the buffer section are required to drive at high speed. Therefore, in the current liquid crystal display element, the pixel switch and the vertical shift register are
It is formed monolithically with the liquid crystal by polycrystalline silicon or amorphous silicon TFT, and other peripheral circuits are supported by mounting the IC chip from the outside.
【0007】[0007]
【発明が解決しようとする課題】多結晶シリコンTFT
によって、周辺回路までモノリシックに形成しようとす
る試みはなされているが、個々のTFTの駆動能力が小
さい為、トランジスタサイズを大きくしたり、回路上複
雑な工夫が必要である。また、画素スイッチも含め周辺
駆動回路をウエハ上に形成する試みもなされているが、
この方法では、表示素子の面積や形状がウエハサイズに
制限を受け、大画面のディスプレイには使えない。Problem to be Solved by the Invention Polycrystalline silicon TFT
Although an attempt has been made to monolithically form the peripheral circuit, the driving capacity of each TFT is small, so that it is necessary to increase the transistor size or to make a complicated device in the circuit. Attempts have also been made to form peripheral drive circuits, including pixel switches, on the wafer.
This method cannot be used for a large-screen display because the area and shape of the display element are limited by the wafer size.
【0008】また近年、SOI型単結晶薄膜トランジス
タは、3次元集積回路や密着センサ及び平面ディスプレ
ー用装置の構成要素として注目されている。特に、シリ
コン薄膜トランジスタは、従来のウエハ上に作成された
トランジスタに比べ、寄生容量が小さい、ラッチアップ
フリーの誘電体分離、放射線耐性に優れている、等の特
性を有し、数多くの研究、開発がなされている。そし
て、近年、SOI層の膜厚を充分薄くして(超薄膜化)
そこにトランジスタを形成すると、固有のメカニズムに
よって、高いキャリア移動度が得られる、サブスレッシ
ョルド特性が改善されるなど、トランジスタ特性の改善
につながるとして、研究が盛んに行われている。In recent years, the SOI type single crystal thin film transistor has attracted attention as a constituent element of a three-dimensional integrated circuit, a contact sensor and a flat display device. In particular, silicon thin film transistors have characteristics such as smaller parasitic capacitance, latch-up-free dielectric isolation, and excellent radiation resistance, compared with conventional transistors formed on a wafer, and have undergone numerous research and development. Has been done. In recent years, the SOI layer has been made sufficiently thin (ultra thin film).
The formation of a transistor therein has been actively researched because it has an inherent mechanism to obtain high carrier mobility and improve subthreshold characteristics, which leads to improvement in transistor characteristics.
【0009】しかしながら、これら超薄膜トランジスタ
においても、問題点がある。即ち、ゲート電圧Vg=0
[V](オフ時)のドレイン耐圧が、膜厚の減少にとも
ない急激に劣化する。この問題点は、トランジスタの応
用展開を図っていく上で、特に、密着センサや平面ディ
スプレーなど設計上高耐圧が要求される分野では、大き
な障害となることは明らかである。However, these super thin film transistors also have a problem. That is, the gate voltage Vg = 0
The drain breakdown voltage of [V] (when off) rapidly deteriorates as the film thickness decreases. It is obvious that this problem will be a major obstacle in the application and development of the transistor, especially in the field where a high breakdown voltage is required in the design such as a contact sensor and a flat panel display.
【0010】上述の問題点の発生する原因は、基本的に
は、SOI固有の構造であるフローティング構造に起因
する。このことを、N−ch MOSFETについて説
明する。The cause of the above-mentioned problems is basically due to the floating structure which is a structure peculiar to SOI. This will be described for the N-ch MOSFET.
【0011】トランジスタのゲート・ドレイン間にある
バイアスが印加されると、電気力線は、ゲート電極端か
らドレイン電極端まで伸びるが、その際、ドレイン・チ
ャネル接合部に電界の非常に密な領域が形成されること
になる。この電界は、特に、上述接合部とゲート絶縁膜
界面に集中する。ソース部から供給された電子は、ドレ
イン端まで到達すると、この電界によって更に加速さ
れ、ドレイン・チャネル接合の空乏層内でIMPACT
IONIZATIONを引き起こし、正孔を発生す
る。発生した正孔はソース端まで移動し、ソース電極か
ら引き抜かれるが、その程度が増してくると、正孔はソ
ース部から引き抜かれずにチャネル領域に蓄積するよう
になる。チャネル領域に蓄積した正孔は、チャネルのポ
テンシャルを下げ、更に多くの電子がドレイン端に供給
されるようになる。供給された電子は更にIMPACT
IONIZATIONを引き起こし、チャネル部に正
孔を蓄積させる。このように、電界集中→IMPACT
IONIZATION→正孔の蓄積という一連の動作
に正帰還がかかり、その過程において、トランジスタの
耐圧が劣化する。トランジスタのオフ時には、上記の過
程において、IMPACT IONIZATIONを引
き起こす電子の供給が、ドレイン接合の逆方向電流の発
生により供給される。When a bias is applied between the gate and drain of the transistor, the lines of electric force extend from the end of the gate electrode to the end of the drain electrode, and at this time, a region where the electric field is very dense at the drain-channel junction. Will be formed. This electric field particularly concentrates on the interface between the junction and the gate insulating film. When the electrons supplied from the source reach the end of the drain, they are further accelerated by this electric field, and IMPACT occurs in the depletion layer of the drain-channel junction.
IONIZATION is caused to generate holes. The generated holes move to the source end and are extracted from the source electrode, but when the degree increases, the holes are not extracted from the source portion and accumulate in the channel region. The holes accumulated in the channel region lower the potential of the channel, and more electrons are supplied to the drain end. The supplied electrons are further IMPACT
IONIZATION is caused to accumulate holes in the channel portion. In this way, electric field concentration → IMPACT
Positive feedback is applied to a series of operations of IONIZATION → hole accumulation, and in that process, the breakdown voltage of the transistor deteriorates. When the transistor is off, in the above process, the supply of electrons which causes IMPACT IONIZATION is supplied by the generation of the reverse current of the drain junction.
【0012】P−ch MOSFETについても、多数
キャリアが正孔であるという点が異なるだけであり、こ
の場合、正孔のIMPACT IONIZATION率
が電子に比べ小さく、その影響が多少緩和されるという
だけで、基本的には、同様の問題点があると考えられ
る。The P-ch MOSFET is different only in that the majority carrier is a hole. In this case, the IMPACT IONZATION ratio of the hole is smaller than that of the electron, and the influence thereof is eased to some extent. , Basically, it seems that there are similar problems.
【0013】上述のような過程で発生する問題点を解決
するための1つの考え方として、チャネルに蓄積しよう
とするキャリア(N−CH MOSFETの場合は正
孔、P−CH MOSFETの場合は電子)を、いかに
速くチャネル領域から引き抜くかと言う観点が考えられ
る。このための手段として、通常のIC構造に見られる
ように、チャネルの電位(以下SUB電位)をある電位
に固定することが考えられる。As one way of thinking for solving the problems that occur in the above process, carriers to be accumulated in the channel (holes in the case of N-CH MOSFET, electrons in the case of P-CH MOSFET). Can be considered from the viewpoint of how quickly it is extracted from the channel region. As a means for this, it can be considered to fix the potential of the channel (hereinafter referred to as SUB potential) to a certain potential as seen in a normal IC structure.
【0014】しかしながら、従来の方法によれば、SU
B電位を取り出すための領域が必要であり、そのため、
素子面積が増大してしまう。このことは、素子の集積化
の妨げになるばかりか、例えば、液晶素子のスイッチン
グトランジスタとして応用しようとした場合、画素の開
口率を低下させる。However, according to the conventional method, the SU
A region for extracting the B potential is necessary, and therefore,
The element area increases. This not only hinders the integration of the device, but also reduces the aperture ratio of the pixel when it is applied as a switching transistor of a liquid crystal device, for example.
【0015】本発明の目的は、このような従来技術の問
題点に鑑み、高品位テレビ等に対応できるような高速駆
動をなし得るアクティブマトリクス素子の駆動用半導体
装置を容易な方法で提供することにある。In view of the above problems of the prior art, it is an object of the present invention to provide, by an easy method, a semiconductor device for driving an active matrix element which can be driven at high speed so as to be compatible with high definition televisions and the like. It is in.
【0016】[0016]
【課題を解決するための手段】上記目的を達成するため
本発明では、画素部のスイッチングTFTと周辺の駆動
回路とが同一基板上に同時にモノリシックに形成され、
画素部のスイッチングTFTは多結晶シリコン上に作製
され、周辺の駆動回路は単結晶シリコン上に作製され
る。In order to achieve the above object, according to the present invention, a switching TFT of a pixel portion and a peripheral driving circuit are monolithically formed on the same substrate at the same time.
The switching TFT in the pixel portion is formed on polycrystalline silicon, and the peripheral drive circuit is formed on single crystal silicon.
【0017】多結晶および単結晶シリコン層は、例え
ば、熱CVD法により、あるいは非晶質シリコン層から
の固相成長により、基板表面より核形成密度の大きい堆
積膜上に、あるいは、非晶質シリコン層内での核形成頻
度を制御することにより形成される。The polycrystalline and single crystal silicon layers are formed on the deposited film having a higher nucleation density than the substrate surface, for example, by a thermal CVD method or by solid phase growth from an amorphous silicon layer, or amorphous. It is formed by controlling the frequency of nucleation in the silicon layer.
【0018】[0018]
【作用】上述した単結晶薄膜トランジスタの問題点は、
トランジスタを形成している活性層の結晶性が良く、蓄
積しようとする少数キャリアのライフタイムが長いため
に起こると考えられる。例えば、多結晶シリコンTFT
では、上述のような問題点は、充分高い電圧で駆動すれ
ば起こるが、通常使用するレベルの電圧(例えば±10
[V]程度)では、殆ど起こらない。The problem with the above-mentioned single crystal thin film transistor is that
It is considered that this occurs because the crystallinity of the active layer forming the transistor is good and the lifetime of the minority carriers to be accumulated is long. For example, polycrystalline silicon TFT
Then, the above-mentioned problems occur when driven at a sufficiently high voltage, but a voltage of a level normally used (eg ± 10
At about [V], it hardly occurs.
【0019】更にいえば、液晶画素スイッチの駆動スピ
ードは比較的遅くても良く、周辺の駆動回路には、高速
の駆動が要求されている。Furthermore, the driving speed of the liquid crystal pixel switch may be relatively slow, and high speed driving is required for the peripheral driving circuits.
【0020】このような観点から、我々は、画素スイッ
チには、開口率を上げるため、駆動スピードは比較的遅
いが、少数キャリアのライフタイムが短い多結晶TFT
を用い、周辺駆動回路には、駆動能力の高い単結晶TF
Tを用いれば良いという結論に至った。From such a point of view, in the pixel switch, we have proposed a polycrystalline TFT in which the driving speed is relatively slow in order to increase the aperture ratio, but the lifetime of minority carriers is short.
The peripheral drive circuit uses a single crystal TF with high drive capability.
We came to the conclusion that we should use T.
【0021】しかしながら、従来の技術では、両方の結
晶を作りこむためのプロセスは、少なくともマスク2
枚、堆積工程2回は必要であり、また、絶縁基板上に、
単結晶シリコン層を形成するためには、電子ビームなど
のエネルギービームの照射が必要であり、コスト的に見
ても折り合わないことは明らかである。However, in the conventional technique, the process for producing both crystals is at least the mask 2.
2 sheets, two deposition steps are required, and on the insulating substrate,
It is clear that irradiation with an energy beam such as an electron beam is necessary to form the single crystal silicon layer, and it is not possible to make a compromise in terms of cost.
【0022】そこで、我々は、さらに、簡単なプロセス
で多結晶シリコンと単結晶シリコンを絶縁基板上に形成
することを実現し、それを用いて、アクティブマトリク
ス基板を作製することは、産業的に見て非常に有意義で
あるという観点から、この発明をなすに至った。Therefore, we have further realized to form polycrystalline silicon and single crystal silicon on an insulating substrate by a simple process, and to manufacture an active matrix substrate using it is industrially applicable. The present invention has been completed from the viewpoint of being very meaningful.
【0023】本発明においては、画素部のスイッチング
TFTと周辺の駆動回路とが同一基板上に同時にモノリ
シックに形成されるため、装置は容易に形成される。ま
た、画素部のスイッチングTFTは多結晶シリコン上に
作製され、周辺の駆動回路は単結晶シリコン上に作製さ
れるため、前記理由から、駆動能力を高く維持しつつ単
結晶薄膜トランジスタにおける問題点も回避される。In the present invention, since the switching TFT of the pixel portion and the peripheral drive circuit are formed monolithically on the same substrate at the same time, the device can be easily formed. Further, since the switching TFT of the pixel portion is manufactured on the polycrystalline silicon and the peripheral driving circuit is manufactured on the single crystalline silicon, for the above reason, the driving capability is kept high and the problem in the single crystal thin film transistor is avoided. To be done.
【0024】[0024]
【実施例】以下、図面を用いて、本発明の実施例を詳細
に説明する。図1は、本発明の一実施例に係るアクティ
ブマトリクス型液晶パネルの概略図である。図中、10
1は石英などの絶縁基板、102は液晶セル、103は
画素スイッチ、104は水平シフトレジスタ、105は
バッファ、106は垂直シフトレジスタ、107は走査
線、108は信号線である。Embodiments of the present invention will be described in detail below with reference to the drawings. FIG. 1 is a schematic view of an active matrix type liquid crystal panel according to an embodiment of the present invention. 10 in the figure
1 is an insulating substrate such as quartz, 102 is a liquid crystal cell, 103 is a pixel switch, 104 is a horizontal shift register, 105 is a buffer, 106 is a vertical shift register, 107 is a scanning line, and 108 is a signal line.
【0025】本実施例では、画素スイッチ103は多結
晶シリコンTFTで構成され、他の周辺駆動回路(水平
シフトレジスタ104、バッファ105、垂直シフトレ
ジスタ106)は、単結晶シリコンTFTで構成されて
いる。In this embodiment, the pixel switch 103 is composed of a polycrystalline silicon TFT, and the other peripheral drive circuits (horizontal shift register 104, buffer 105, vertical shift register 106) are composed of a single crystal silicon TFT. ..
【0026】本実施例による構成のアクティブマトリク
ス型液晶パネルにおいては、TFTにかかる電圧差が最
も大きい画素スイッチを多結晶シリコンTFTで構成す
ることにより、TFTの耐圧の問題を回避することが可
能である。また、駆動スピードを要求される周辺回路、
特に、シフトレジスタは、単結晶シリコンTFTで構成
することにより、非常に速い周波数の信号、例えば、高
品位テレビ対応の信号にも対応することができる。In the active matrix type liquid crystal panel having the structure according to the present embodiment, the problem of withstand voltage of the TFT can be avoided by forming the pixel switch having the largest voltage difference between the TFTs by the polycrystalline silicon TFT. is there. In addition, peripheral circuits that require drive speed,
In particular, when the shift register is composed of a single crystal silicon TFT, it can handle a signal with a very high frequency, for example, a signal compatible with a high-definition television.
【0027】また、本実施例においては、画素スイッチ
103を構成する多結晶シリコン層と、周辺駆動回路を
構成する単結晶シリコン層とが同時に形成される。これ
により、従来の多結晶シリコンのみの構成(画素スイッ
チのみモノリシックに構成)によるアクティブマトリク
ス素子の製造プロセスとまったく同様のプロセスによっ
て素子を形成することが可能となり、コスト的に見て
も、従来のものに遜色ないものを形成することができ
る。Further, in this embodiment, the polycrystalline silicon layer forming the pixel switch 103 and the single crystal silicon layer forming the peripheral drive circuit are formed at the same time. As a result, it becomes possible to form an element by a process exactly the same as the manufacturing process of an active matrix device with a conventional structure of only polycrystalline silicon (only the pixel switch is monolithically configured). It is possible to form things that are comparable to things.
【0028】次に、この製造プロセスについて説明す
る。上述のように、絶縁基板101上に、多結晶シリコ
ン層と単結晶シリコン層とを同時に形成し、それぞれに
用途に応じたトランジスタを形成する。Next, this manufacturing process will be described. As described above, the polycrystalline silicon layer and the single crystal silicon layer are simultaneously formed on the insulating substrate 101, and a transistor according to the application is formed in each of them.
【0029】そこで、まず、絶縁基板101上の所望の
箇所に、多結晶シリコン層と単結晶シリコン層とを同時
に形成する方法について述べる。Therefore, first, a method for simultaneously forming a polycrystalline silicon layer and a single crystal silicon layer at desired locations on the insulating substrate 101 will be described.
【0030】図2(A)〜(D)は本実施例によるTF
Tの作製プロセスを示す。同図(A)に示すように、ま
ず、石英基板101の一主面に、後にトランジスタを形
成する領域にのみ通常のフォトリソ工程により、凹部2
02,202’を設ける。これらの凹部の大きさは、後
に形成するトランジスタの形状により決定されるが、例
えば、画素スイッチが形成される凹部202は、3μm
×15μm深さ0.5μmとする。また、周辺駆動回路
を構成するトランジスタが形成される凹部202’は、
回路を構成するトランジスタ1個1個がそれぞれ1つの
凹部に形成されるようにその大きさが決められる。2A to 2D show the TF according to this embodiment.
The manufacturing process of T is shown. As shown in FIG. 3A, first, in the main surface of the quartz substrate 101, the concave portion 2 is formed only in a region where a transistor will be formed later by a normal photolithography process.
02, 202 'are provided. The size of these recesses is determined by the shape of the transistor to be formed later. For example, the recess 202 in which the pixel switch is formed has a size of 3 μm.
× 15 μm depth 0.5 μm. In addition, the recess 202 ′ in which the transistor forming the peripheral drive circuit is formed is
The size is determined so that each transistor forming the circuit is formed in one recess.
【0031】次に、図2(B)に示すように、通常の減
圧CVD法により、シリコン窒化膜を全面に堆積させた
後、画素スイッチを形成する凹部202については、そ
の底面203全体に残るように、また周辺回路を形成す
る凹部202’については、凹部底面のほぼ中央に約1
μm×1μmのドット203’を残すようにして、他の
部分のシリコン窒化膜をエッチング除去する。Next, as shown in FIG. 2B, after a silicon nitride film is deposited on the entire surface by a normal low pressure CVD method, the concave portion 202 for forming a pixel switch remains on the entire bottom surface 203 thereof. As for the concave portion 202 'forming the peripheral circuit, the central portion of the concave portion is about 1
The silicon nitride film in the other portion is removed by etching while leaving the dot 203 ′ of μm × 1 μm.
【0032】次に、図2(C)に示すように、減圧エピ
タキシャル成長装置を用い、圧力を150Torr、温
度を960℃とし、SiH2 Cl2 /HCl/H2 ガス
下においてシリコンを成長させる。この条件下で成長を
行なうと、凹部底面全体にシリコン窒化膜が残っている
画素スイッチを形成する凹部202には、多結晶シリコ
ン204が、また、凹部底面のほぼ中央にシリコン窒化
膜のドットが残っている周辺駆動回路の凹部202’に
は、単結晶シリコン204’が成長する。このような選
択成長が起こることについては、特開昭62−8171
1号公報、特開昭63−107016号公報や、「固体
材料素子カンファレンス(SSDM)Extended Abstr
cts of the 19th SSDM,191」に述べている通り
である。成長した多結晶シリコンの粒径は、約1μmで
あり、多結晶シリコンおよび単結晶シリコンの膜厚は約
10μmまで成長させる。そして、石英基板101の表
面より飛び出したシリコン層を、通常のメカノケミカル
ポリッシングにより石英基板101表面と同じ平面にな
るまで研磨し、基板表面を平坦化する。Next, as shown in FIG. 2C, silicon is grown in a SiH 2 Cl 2 / HCl / H 2 gas at a pressure of 150 Torr and a temperature of 960 ° C. using a low pressure epitaxial growth apparatus. When the growth is performed under this condition, polycrystalline silicon 204 is formed in the recess 202 forming the pixel switch in which the silicon nitride film remains on the entire bottom surface of the recess, and a silicon nitride film dot is formed substantially in the center of the bottom surface of the recess. Single crystal silicon 204 'grows in the remaining recesses 202' of the peripheral drive circuit. Regarding the occurrence of such selective growth, Japanese Patent Application Laid-Open No. 62-8171
No. 1 and Japanese Patent Laid-Open No. 63-107016 and “Solid Material Device Conference (SSDM) Extended Abstr”
cts of the 19th SSDM, 191 ”. The grain size of the grown polycrystalline silicon is about 1 μm, and the film thickness of the polycrystalline silicon and the single crystal silicon is grown to about 10 μm. Then, the silicon layer protruding from the surface of the quartz substrate 101 is polished by ordinary mechanochemical polishing until it becomes the same plane as the surface of the quartz substrate 101 to flatten the substrate surface.
【0033】そして、図2(D)に示すように、このよ
うにして形成した基板に、通常のMOSFETの作製プ
ロセスを用いることにより、回路を形成する。Then, as shown in FIG. 2D, a circuit is formed on the substrate thus formed by using an ordinary MOSFET manufacturing process.
【0034】このようにして、石英基板101上の所望
の領域に、多結晶シリコンと単結晶シリコンとを同時に
形成することができる。In this way, polycrystalline silicon and single crystal silicon can be simultaneously formed in a desired region on the quartz substrate 101.
【0035】これによれば、例えば画素部のトランジス
タが形成する段差を非常に小さくすることができるた
め、液晶セル分子の不整化を同時に防止することができ
る。According to this, for example, the step formed by the transistor in the pixel portion can be made extremely small, so that the imbalance of the liquid crystal cell molecules can be prevented at the same time.
【0036】また、本実施例では、石英基板に凹部を設
け、そこに、シリコン層を形成する方法について示した
が、基板上の凹部は、本発明の本質ではない。特に、凹
部を設けず、図2(B)の工程から始めても特に問題は
ない。この場合、基板全体にトランジスタ形成による段
差が生ずるため、液晶セル分子の不整化の問題は残る
が、その段差量は高々1ミクロン程度であり、実用上問
題はなかった。Further, in the present embodiment, the method of forming the concave portion in the quartz substrate and forming the silicon layer therein is described, but the concave portion on the substrate is not the essence of the present invention. In particular, there is no particular problem even if the recess is not provided and the process of FIG. In this case, since a step is formed on the entire substrate due to the formation of the transistor, the problem of irregularization of the liquid crystal cell molecules remains, but the step amount is about 1 micron at most, and there was no problem in practical use.
【0037】また、段差の影響は、特に液晶がその上部
に存在する画素部で顕著なため、画素スイッチを形成す
る領域のみ凹部を設けることも十分考えられる。この場
合、図2(A)の凹部202のみ形成することになる。Further, since the influence of the step difference is remarkable especially in the pixel portion where the liquid crystal exists above it, it is sufficiently conceivable to provide the concave portion only in the region where the pixel switch is formed. In this case, only the recess 202 of FIG. 2 (A) is formed.
【0038】図3は、本発明の他の実施例に係る方法で
あって、多結晶シリコンと単結晶シリコンをモノリシッ
クにかつ同時に形成する方法を示す。この方法において
は、まず、同図(A)に示すように、石英基板101上
に、減圧CVD法により、堆積温度550℃の条件で、
非晶質シリコン膜を1000Å堆積させ、その後に、ト
ランジスタを形成する領域302,302’を残し、他
の非晶質シリコン膜をエッチング除去する。そして、領
域302,302’に対し、通常のイオン注入法によ
り、Si+イオン305を70keV,4E14cm−
2の条件で注入する。この注入条件では、非晶質シリコ
ン膜と石英基板との界面付近に注入飛程のピークがく
る。FIG. 3 shows a method according to another embodiment of the present invention, in which polycrystalline silicon and single crystal silicon are monolithically and simultaneously formed. In this method, first, as shown in FIG. 2A, a quartz substrate 101 is formed by a low pressure CVD method under a deposition temperature of 550 ° C.
An amorphous silicon film is deposited in a volume of 1000 Å, and after that, the other amorphous silicon films are removed by etching, leaving the regions 302 and 302 'for forming the transistors. Then, Si + ions 305 are applied to the regions 302 and 302 ′ by a normal ion implantation method at 70 keV and 4E14 cm−.
Inject under the condition of 2. Under this implantation condition, the implantation range peaks near the interface between the amorphous silicon film and the quartz substrate.
【0039】次に、図3(B)に示すように、多結晶シ
リコン膜を形成する領域302をレジストで全体を覆う
とともに、単結晶シリコン膜を形成する領域302’に
は膜のほぼ中央に約1μm×1μmのドット状にレジス
トマスクを形成した後、Si+イオン306を70ke
V,2E15cm−2の条件で注入する。Next, as shown in FIG. 3B, the region 302 where the polycrystalline silicon film is formed is entirely covered with a resist, and the region 302 ′ where the single crystal silicon film is formed is almost in the center of the film. After forming a resist mask in a dot shape of about 1 μm × 1 μm, Si + ions 306 are 70 ke
Implant under the conditions of V, 2E15 cm-2.
【0040】次に、レジストを除去した後、600℃、
N2 雰囲気で50hrのアニールを行う。その結果、領
域302では、粒径数千Åの多結晶シリコン膜が、領域
302’では、前記ドット状に残したレジストマスク付
近から成長が始まり、最終的には、単結晶シリコン膜
が、成長する。Next, after removing the resist, 600 ° C.
Anneal for 50 hours in N 2 atmosphere. As a result, in the region 302, a polycrystalline silicon film having a grain size of several thousand Å grows in the region 302 ′ near the resist mask left in the dot shape, and finally, the single crystal silicon film grows. To do.
【0041】[0041]
【発明の効果】本発明によれば、周辺駆動回路までモノ
リシックに形成したアクティブマトリクス型液晶表示素
子のトランジスタの活性層において、画素部のスイッチ
ングTFTのように、駆動スピードは要求されないが、
セルサイズの微細化、高耐圧化が要求されるような素子
には多結晶シリコンを用い、シフトレジスタの様に高速
駆動が要求されるような周辺の駆動回路には単結晶シリ
コンを用いるようにしたため、高品位テレビ等に対応し
得る高速駆動のアクティブマトリクス型液晶表示素子の
駆動用半導体装を構成することができる。According to the present invention, in the active layer of the transistor of the active matrix type liquid crystal display element in which the peripheral driving circuit is formed monolithically, the driving speed is not required unlike the switching TFT of the pixel portion.
Use polycrystalline silicon for devices that require finer cell size and higher breakdown voltage, and use single crystal silicon for peripheral drive circuits that require high-speed driving such as shift registers. Therefore, it is possible to configure a driving semiconductor device of an active matrix type liquid crystal display device which can be driven at high speed and can be applied to a high definition television or the like.
【0042】また、多結晶シリコンと単結晶シリコンと
を同時に形成するようにしたため、高品位テレビ対応の
アクティブマトリクス型液晶表示素子の駆動用半導体装
を、容易に、かつ、モノリシックに形成することができ
る。Further, since the polycrystal silicon and the monocrystal silicon are formed at the same time, it is possible to easily and monolithically form the driving semiconductor device of the active matrix type liquid crystal display device compatible with the high quality television. it can.
【図1】 本発明の一実施例に係るアクティブマトリク
ス型液晶表示素子の概略斜視図である。FIG. 1 is a schematic perspective view of an active matrix liquid crystal display device according to an embodiment of the present invention.
【図2】 本発明の一実施例に係るアクティブマトリク
ス型液晶表示素子の駆動回路を形成するための断面プロ
セスフローである。FIG. 2 is a sectional process flow for forming a drive circuit of an active matrix type liquid crystal display element according to an embodiment of the present invention.
【図3】 本発明の他の実施例によるアクティブマトリ
クス型液晶表示素子の駆動回路を形成するための断面プ
ロセスフローである。FIG. 3 is a sectional process flow for forming a drive circuit of an active matrix type liquid crystal display device according to another embodiment of the present invention.
【図4】 従来例に係るアクティブマトリクス型液晶パ
ネルの概略斜視図である。FIG. 4 is a schematic perspective view of an active matrix type liquid crystal panel according to a conventional example.
101:石英などの絶縁基板、102:液晶セル、10
3:画素スイッチ、104:水平シフトレジスタ、10
5:バッファ、106:垂直シフトレジスタ、107:
走査線、108:信号線、204:多結晶シリコン、2
04’:単結晶シリコン101: insulating substrate such as quartz, 102: liquid crystal cell, 10
3: Pixel switch, 104: Horizontal shift register, 10
5: buffer, 106: vertical shift register, 107:
Scan lines, 108: signal lines, 204: polycrystalline silicon, 2
04 ': Single crystal silicon
Claims (6)
周辺の駆動回路を備え、これらは同一基板上にモノリシ
ックに形成されているとともに、画素部のスイッチング
TFTは多結晶シリコン上に形成され、周辺の駆動回路
は単結晶シリコン上に形成されていることを特徴とす
る、アクティブマトリクス型液晶表示素子の駆動用半導
体装置。1. A switching TFT of a pixel portion and other peripheral drive circuits are provided, which are monolithically formed on the same substrate, and the switching TFT of the pixel portion is formed on polycrystalline silicon, and A semiconductor device for driving an active matrix liquid crystal display element, characterized in that the driving circuit is formed on single crystal silicon.
る多結晶シリコンと周辺駆動回路が形成される単結晶シ
リコンとを、同一基板上に同時にモノリシックに形成
し、そしてその多結晶シリコン上に画素部のスイッチン
グTFTを形成し、単結晶シリコン上に周辺駆動回路を
形成することを特徴とする、アクティブマトリクス型液
晶表示素子の駆動用半導体装置の製造方法。2. Polycrystalline silicon in which a switching TFT of a pixel portion is formed and monocrystalline silicon in which a peripheral driving circuit is formed are monolithically formed on the same substrate at the same time, and the pixel portion is formed on the polycrystalline silicon. Forming a switching TFT, and forming a peripheral drive circuit on single crystal silicon. A method of manufacturing a semiconductor device for driving an active matrix type liquid crystal display element.
熱CVD法により形成することを特徴とする、請求項2
記載のアクティブマトリクス型液晶表示素子の駆動用半
導体装置の製造方法。3. The polycrystalline and single crystal silicon layers are
It forms by thermal CVD method, It is characterized by the above-mentioned.
A method for manufacturing a semiconductor device for driving an active matrix liquid crystal display element as described above.
非晶質シリコン層からの固相成長により形成することを
特徴とする、請求項2記載のアクティブマトリクス型液
晶表示素子の駆動用半導体装置の製造方法。4. The polycrystalline and single crystal silicon layers are
The method for manufacturing a semiconductor device for driving an active matrix type liquid crystal display element according to claim 2, wherein the method is formed by solid phase growth from an amorphous silicon layer.
基板表面より核形成密度の大きい堆積膜上に形成される
ことを特徴とする、請求項2または3記載のアクティブ
マトリクス型液晶表示素子の駆動用半導体装置の製造方
法。5. The polycrystalline and single crystal silicon layers are
The method for manufacturing a semiconductor device for driving an active matrix type liquid crystal display element according to claim 2, wherein the method is formed on a deposited film having a higher nucleation density than the surface of the substrate.
非晶質シリコン層内での核形成頻度を制御することによ
り形成されることを特徴とする、請求項2または4記載
のアクティブマトリクス型液晶表示素子の駆動用半導体
装置の製造方法。6. The polycrystalline and single crystal silicon layers are
5. The method for manufacturing a semiconductor device for driving an active matrix liquid crystal display element according to claim 2, wherein the method is formed by controlling the frequency of nucleation in the amorphous silicon layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31966991A JP3120879B2 (en) | 1991-11-08 | 1991-11-08 | Method of manufacturing semiconductor device for driving active matrix type liquid crystal display element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31966991A JP3120879B2 (en) | 1991-11-08 | 1991-11-08 | Method of manufacturing semiconductor device for driving active matrix type liquid crystal display element |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05134272A true JPH05134272A (en) | 1993-05-28 |
JP3120879B2 JP3120879B2 (en) | 2000-12-25 |
Family
ID=18112876
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31966991A Expired - Fee Related JP3120879B2 (en) | 1991-11-08 | 1991-11-08 | Method of manufacturing semiconductor device for driving active matrix type liquid crystal display element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3120879B2 (en) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08328000A (en) * | 1995-06-01 | 1996-12-13 | Semiconductor Energy Lab Co Ltd | Active matrix type liquid crystal display device |
US5859445A (en) * | 1990-11-20 | 1999-01-12 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device including thin film transistors having spoiling impurities added thereto |
JP2000089249A (en) * | 1998-09-09 | 2000-03-31 | Sony Corp | Electrooptical device, driving substrate for the device and their production |
JP2000089250A (en) * | 1998-09-10 | 2000-03-31 | Sony Corp | Production of electro-optic device and production of drive substrate for exectro-optic device |
JP2000111943A (en) * | 1998-09-30 | 2000-04-21 | Sony Corp | Production of electrooptic device and production of driving plate for the electrooptic device |
US6965122B2 (en) | 1999-01-11 | 2005-11-15 | Hitachi, Ltd. | Semiconductor device including a TFT having large-grain polycrystalline active layer, LCD employing the same and method of fabricating them |
JP2006039272A (en) * | 2004-07-28 | 2006-02-09 | Sony Corp | Display device and manufacturing method therefor |
US7081938B1 (en) * | 1993-12-03 | 2006-07-25 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
US7148511B2 (en) | 2004-08-05 | 2006-12-12 | Seiko Epson Corporation | Active matrix substrate, electro-optical device, electronic device, and method for manufacturing an active matrix substrate |
US7662704B2 (en) | 2005-10-07 | 2010-02-16 | Seiko Epson Corporation | Electro-optical device, method of manufacturing the same, electronic apparatus, and semiconductor device |
JP2013105342A (en) * | 2011-11-14 | 2013-05-30 | Fujitsu Ltd | Data management method and data management system |
-
1991
- 1991-11-08 JP JP31966991A patent/JP3120879B2/en not_active Expired - Fee Related
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5859445A (en) * | 1990-11-20 | 1999-01-12 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device including thin film transistors having spoiling impurities added thereto |
US6011277A (en) * | 1990-11-20 | 2000-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Gate insulated field effect transistors and method of manufacturing the same |
US7081938B1 (en) * | 1993-12-03 | 2006-07-25 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
JPH08328000A (en) * | 1995-06-01 | 1996-12-13 | Semiconductor Energy Lab Co Ltd | Active matrix type liquid crystal display device |
JP2000089249A (en) * | 1998-09-09 | 2000-03-31 | Sony Corp | Electrooptical device, driving substrate for the device and their production |
JP2000089250A (en) * | 1998-09-10 | 2000-03-31 | Sony Corp | Production of electro-optic device and production of drive substrate for exectro-optic device |
JP2000111943A (en) * | 1998-09-30 | 2000-04-21 | Sony Corp | Production of electrooptic device and production of driving plate for the electrooptic device |
US6965122B2 (en) | 1999-01-11 | 2005-11-15 | Hitachi, Ltd. | Semiconductor device including a TFT having large-grain polycrystalline active layer, LCD employing the same and method of fabricating them |
US7297982B2 (en) | 1999-01-11 | 2007-11-20 | Hitachi, Ltd. | Semiconductor device including a TFT having large-grain polycrystalline active layer, LCD employing the same and method of fabricating them |
JP2006039272A (en) * | 2004-07-28 | 2006-02-09 | Sony Corp | Display device and manufacturing method therefor |
US7148511B2 (en) | 2004-08-05 | 2006-12-12 | Seiko Epson Corporation | Active matrix substrate, electro-optical device, electronic device, and method for manufacturing an active matrix substrate |
US7662704B2 (en) | 2005-10-07 | 2010-02-16 | Seiko Epson Corporation | Electro-optical device, method of manufacturing the same, electronic apparatus, and semiconductor device |
JP2013105342A (en) * | 2011-11-14 | 2013-05-30 | Fujitsu Ltd | Data management method and data management system |
Also Published As
Publication number | Publication date |
---|---|
JP3120879B2 (en) | 2000-12-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5420048A (en) | Manufacturing method for SOI-type thin film transistor | |
US6157421A (en) | Liquid crystal display and method of manufacturing the same | |
KR100238640B1 (en) | Semiconductor device and manufacturing method of the same | |
US6919238B2 (en) | Silicon on insulator (SOI) transistor and methods of fabrication | |
US6191476B1 (en) | Semiconductor device | |
KR970004836B1 (en) | Thin film semiconductor device and method for fabricating | |
US6636280B1 (en) | Liquid crystal display device having improved TFTs and a fabrication method thereof | |
US6605514B1 (en) | Planar finFET patterning using amorphous carbon | |
US7018882B2 (en) | Method to form local “silicon-on-nothing” or “silicon-on-insulator” wafers with tensile-strained silicon | |
JP3120879B2 (en) | Method of manufacturing semiconductor device for driving active matrix type liquid crystal display element | |
US5433168A (en) | Method of producing semiconductor substrate | |
EP0421605B1 (en) | Process for forming semiconductor thin film | |
JP3281431B2 (en) | Thin film transistor | |
US7115449B2 (en) | Method for fabrication of polycrystalline silicon thin film transistors | |
JP2004221530A (en) | Semiconductor device | |
JP2751420B2 (en) | Method for manufacturing semiconductor device | |
JP4401667B2 (en) | Thin film semiconductor structure for annealing, annealing method for thin film semiconductor, thin film semiconductor device, method for manufacturing thin film semiconductor device, and display device. | |
JPH05218326A (en) | Semiconductor device and liquid crystal display device | |
JPH05326556A (en) | Manufacture of semiconductor device | |
JPH0582552A (en) | Manufacture of thin film transistor | |
JP2504630B2 (en) | Active matrix substrate | |
JPH05210115A (en) | Liquid crystal display device | |
JP3288968B2 (en) | Method of manufacturing thin film transistor and method of manufacturing liquid crystal display device using the same | |
JP2003008022A (en) | Semiconductor substrate and field effect transistor, and manufacturing method thereof | |
Choi et al. | Thin-Film Transistors Fabricated With Poly-Si Films Crystallized by Microwave Annealing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |