JPH05128079A - Tracing system for multiprocessor system - Google Patents
Tracing system for multiprocessor systemInfo
- Publication number
- JPH05128079A JPH05128079A JP3314050A JP31405091A JPH05128079A JP H05128079 A JPH05128079 A JP H05128079A JP 3314050 A JP3314050 A JP 3314050A JP 31405091 A JP31405091 A JP 31405091A JP H05128079 A JPH05128079 A JP H05128079A
- Authority
- JP
- Japan
- Prior art keywords
- trace
- processor
- information
- tracing
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はコンピュータシステムに
おけるトレース方式に関し、特にマルチプロセッサシス
テムにおけるトレース方式に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a trace system in a computer system, and more particularly to a trace system in a multiprocessor system.
【０００２】[0002]
【従来の技術】プログラムが正しく動作し実行されてい
るかどうかを調べるために、命令の実行順序やプログラ
ムの実行過程における主記憶装置の値の変化等の所定の
情報を、プログラムに埋め込んだ収集マクロ等により収
集することが行われる。このような処理をトレースとい
い、トレースする手段をトレーサと呼ぶ。2. Description of the Related Art In order to check whether or not a program operates and is executed correctly, a collection macro in which predetermined information such as an instruction execution order and a change in the value of a main memory during the execution of the program is embedded in the program. Etc. will be collected. Such processing is called tracing, and a means for tracing is called a tracer.
【０００３】従来、このようなトレーサはプロセッサ内
で閉じたものであり、複数のプロセッサで構成されるマ
ルチプロセッサシステムの場合、各プロセッサ上で動作
するトレーサは自プロセッサにかかるトレース情報を収
集して自プロセッサのメモリ上のトレースエリアに格納
し、またトレースの停止も各プロセッサで独立に行われ
ている。Conventionally, such a tracer is closed within a processor, and in a multiprocessor system composed of a plurality of processors, the tracer operating on each processor collects the trace information concerning its own processor. It is stored in the trace area on the memory of its own processor, and the trace is stopped independently by each processor.
【０００４】なお、トレースエリアはサイクリックに使
用しており、従って古いトレース情報は新しいトレース
情報によって順次上書きされることにより消されてい
く。Since the trace area is used cyclically, old trace information is erased by being sequentially overwritten by new trace information.
【０００５】[0005]
【発明が解決しようとする課題】上述したようにマルチ
プロセッサシステムにおけるトレースは、従来、プロセ
ッサ毎に独立に行われ、トレース情報も各プロセッサの
トレースエリアに散在しているため、システム全体を時
系列で見通した解析を行うことが困難になるという問題
点があった。As described above, the tracing in the multiprocessor system is conventionally performed independently for each processor, and the trace information is scattered in the trace area of each processor. However, there was a problem that it was difficult to perform the analysis that was foreseen.
【０００６】また、各プロセッサ上のトレースの停止も
システム全体で同期して行えないため、停止遅れにより
有効なトレース情報が後続のトレース情報により上書き
されてトレースエリアに残らないプロセッサが生じると
いう問題点もあった。Further, since the trace on each processor cannot be stopped in synchronization with the entire system, effective trace information is overwritten by subsequent trace information due to a delay in stop, resulting in a processor that does not remain in the trace area. There was also.
【０００７】そこで本発明の目的は、各プロセッサ上の
トレースの停止をシステム全体で同期して行うことがで
き、またシステム全体を時系列で見通した解析が容易に
行えるような形式のトレース情報を得ることができるよ
うにすることにある。Therefore, an object of the present invention is to provide trace information in a format such that the traces on each processor can be stopped in synchronization with the entire system, and that the entire system can be easily analyzed in time series. To be able to get.
【０００８】[0008]
【課題を解決するための手段】本発明のマルチプロセッ
サシステムにおけるトレース方式は、上記の目的を達成
するために、マルチプロセッサシステムを構成する複数
のプロセッサのうちの特定のプロセッサに、トレースエ
リアと、自プロセッサのトレース情報を収集し時刻情報
を付加して前記トレースエリアに格納すると共に自プロ
セッサのトレース情報の収集停止時に他のプロセッサに
対しトレース情報の収集停止を指示し且つその転送を指
示するトレース制御部と、他プロセッサから転送されて
きたトレース情報を前記トレースエリアに格納する受信
部と、前記トレースエリアに格納されたトレース情報を
時刻情報に従い時刻順にソートするソート部とを備え、
前記特定のプロセッサ以外の他のプロセッサに、トレー
スエリアと、自プロセッサのトレース情報を収集し時刻
情報を付加して自プロセッサの前記トレースエリアに格
納すると共に前記特定のプロセッサからトレース情報の
収集停止が指示されることにより自プロセッサのトレー
ス情報の収集を停止するトレース制御部と、前記特定の
プロセッサからトレース情報の転送が指示されることに
より自プロセッサの前記トレースエリアに格納されたト
レース情報を前記特定のプロセッサに転送する送信部と
を備えるようにしている。In order to achieve the above object, a trace method in a multiprocessor system according to the present invention has a trace area in a specific processor among a plurality of processors constituting the multiprocessor system, A trace that collects trace information of its own processor, adds time information to it, stores it in the trace area, and instructs other processors to stop and collect the trace information when the collection of trace information of the own processor is stopped. A control unit, a receiving unit that stores the trace information transferred from another processor in the trace area, and a sorting unit that sorts the trace information stored in the trace area in time order according to time information,
In a processor other than the specific processor, the trace area and the trace information of its own processor are added, time information is added and stored in the trace area of the own processor, and the collection of trace information from the specific processor is stopped. The trace control unit that stops the collection of trace information of its own processor when instructed, and the trace information stored in the trace area of the own processor when instructed to transfer trace information from the specific processor And a transmission unit for transferring to the processor.
【０００９】本発明の一実施例においては、前記特定の
プロセッサのトレース制御部は、自プロセッサにおいて
予め定められた条件が成立したときに自プロセッサのト
レース情報の収集を停止すると共に前記他のプロセッサ
に対しトレース情報の収集停止を指示するようにしてい
る。In one embodiment of the present invention, the trace control unit of the specific processor stops the collection of the trace information of the own processor when a predetermined condition is satisfied in the own processor and the other processor. Is instructed to stop the collection of trace information.
【００１０】また別の実施例においては、前記他のプロ
セッサのトレース制御部は、自プロセッサにおいて予め
定められた条件が成立したときに前記特定のプロセッサ
にその旨を通知し、前記特定のプロセッサのトレース制
御部は前記他のプロセッサから前記条件が成立した旨の
通知を受けたときに自プロセッサのトレース情報の収集
を停止すると共に前記他のプロセッサに対しトレース情
報の収集停止を指示するようにしている。In another embodiment, the trace control unit of the other processor notifies the specific processor of the fact that a predetermined condition is satisfied in the own processor, and the trace control unit of the specific processor When the trace control unit receives a notification from the other processor that the condition is satisfied, it stops the collection of the trace information of its own processor and instructs the other processor to stop the collection of the trace information. There is.
【００１１】[0011]
【作用】本発明のマルチプロセッサシステムにおけるト
レース方式においては、特定のプロセッサおよび他のプ
ロセッサに備わるトレース制御部が自プロセッサのトレ
ース情報を収集し時刻情報を付加して自プロセッサのト
レースエリアに格納する。そして、特定のプロセッサに
おいて予め定められた条件が成立する等のトレース停止
条件が発生すると、特定のプロセッサに備わるトレース
制御部が自プロセッサのトレース情報の収集を停止する
と共に他のプロセッサに対しトレース情報の収集停止を
指示し、他のプロセッサに備わるトレース制御部はこの
指示により自プロセッサのトレース情報の収集を停止す
る。これにより、各プロセッサ上のトレースが同期して
停止することになる。In the trace method in the multiprocessor system of the present invention, the trace control unit provided in a specific processor and another processor collects the trace information of its own processor, adds time information, and stores it in the trace area of its own processor. .. Then, when a trace stop condition such as the satisfaction of a predetermined condition occurs in a specific processor, the trace control unit included in the specific processor stops collecting trace information of its own processor and trace information to other processors. To stop the collection of the trace information of its own processor by this instruction. This causes the traces on each processor to stop synchronously.
【００１２】また、特定のプロセッサに備わるトレース
制御部が他のプロセッサに対しトレース情報の転送を指
示すると、他のプロセッサに備わる送信部が自プロセッ
サのトレースエリアに格納されたトレース情報を特定の
プロセッサに転送し、この転送されたトレース情報を特
定のプロセッサに備わる受信部が受信して自プロセッサ
のトレースエリアに格納する。これにより、各プロセッ
サのトレース情報が特定のプロセッサのトレースエリア
に集められたことになる。Further, when the trace controller provided in a particular processor instructs another processor to transfer the trace information, the transmitter provided in the other processor sends the trace information stored in the trace area of its own processor to the particular processor. And the received trace information is received by a receiving unit provided in a specific processor and stored in the trace area of its own processor. As a result, the trace information of each processor is collected in the trace area of the specific processor.
【００１３】その後、特定のプロセッサに備わるソート
部がトレースエリアに格納された各プロセッサのトレー
ス情報を時刻情報に従い時刻順にソートする。After that, the sorting unit provided in the specific processor sorts the trace information of each processor stored in the trace area in order of time according to the time information.
【００１４】[0014]
【実施例】次に本発明の実施例について図面を参照して
詳細に説明する。Embodiments of the present invention will now be described in detail with reference to the drawings.
【００１５】図１を参照すると、本発明を適用したマル
チプロセッサシステムの一例は、プロセッサ１，２，３
と、これらをつなぐバス５と、プロセッサ１に接続され
た入出力端末４とから構成されている。Referring to FIG. 1, an example of a multiprocessor system to which the present invention is applied is a processor 1, 2, 3
And a bus 5 connecting them, and an input / output terminal 4 connected to the processor 1.
【００１６】プロセッサ１は、システム全体のトレース
の制御を司るプロセッサであり、ＯＳ（オペレーティン
グシステム）１０と、バス制御部１１と、トレース制御
部１２と、トレースエリア１３と、受信部１４と、時計
部１５と、ソート部１６とを含んでいる。The processor 1 is a processor that controls the trace of the entire system, and includes an OS (operating system) 10, a bus control unit 11, a trace control unit 12, a trace area 13, a receiving unit 14, and a clock. The unit 15 and the sorting unit 16 are included.
【００１７】プロセッサ２は、プロセッサ１からトレー
スの開始，停止等を制御されるプロセッサであり、バス
制御部２１と、トレース制御部２２と、トレースエリア
２３と、送信部２４と、時計部２５とを含んでいる。The processor 2 is a processor whose start and stop of tracing are controlled by the processor 1, and includes a bus control unit 21, a trace control unit 22, a trace area 23, a transmission unit 24, and a clock unit 25. Is included.
【００１８】プロセッサ３もプロセッサ２と同様にプロ
セッサ１からトレースの開始，停止等を制御されるプロ
セッサであり、プロセッサ２と同様な構成を備えてい
る。Like the processor 2, the processor 3 is also a processor controlled by the processor 1 to start and stop tracing, and has the same configuration as the processor 2.
【００１９】なお、各プロセッサ１〜３に備わる時計部
１５，２５は同期しており、全て同一時刻を表示してい
る。The clock units 15 and 25 provided in the processors 1 to 3 are synchronized and all display the same time.
【００２０】以下、本実施例の全体的な動作を各部の機
能の説明を交えて説明する。The overall operation of this embodiment will be described below together with the description of the function of each part.
【００２１】プロセッサ１のトレース制御部１２は、ト
レースを開始する条件が成立すると、自プロセッサのト
レースを開始すると共にバス制御部１１，バス５を通じ
て他のプロセッサ２，３にトレースの開始を指示する。When the condition for starting the trace is satisfied, the trace control unit 12 of the processor 1 starts the trace of its own processor and instructs the other processors 2 and 3 through the bus control unit 11 and the bus 5 to start the trace. ..
【００２２】この指示は他のプロセッサ２，３のバス制
御部２１を通じてトレース制御部２２に伝達され、トレ
ース制御部２２は自プロセッサのトレースを開始する。This instruction is transmitted to the trace control unit 22 through the bus control units 21 of the other processors 2 and 3, and the trace control unit 22 starts the trace of its own processor.
【００２３】トレースを開始したプロセッサ１のトレー
ス制御部１２は、トレース情報をトレースエリア１３に
格納するが、このとき時計部１５が示す現在の時刻をト
レース情報に付加してトレースエリア１３に格納する。
同様に他のプロセッサ２，３のトレース制御部２２も採
取したトレース情報に時計部２５が示す現在の時刻を付
加してトレースエリア２３に格納する。なお、プロセッ
サの識別子を更に付加するようにしても良い。The trace control unit 12 of the processor 1 which has started the trace stores the trace information in the trace area 13. At this time, the current time indicated by the clock unit 15 is added to the trace information and stored in the trace area 13. ..
Similarly, the trace control units 22 of the other processors 2 and 3 add the current time indicated by the clock unit 25 to the collected trace information and store it in the trace area 23. The processor identifier may be further added.
【００２４】以上のようにして各プロセッサ１〜３のト
レース制御部１２，２２によって一斉にトレースが開始
され、各トレース情報がトレースエリア１３，２３に順
次格納されていく。As described above, the trace control units 12 and 22 of the processors 1 to 3 simultaneously start tracing, and the trace information is sequentially stored in the trace areas 13 and 23.
【００２５】さて、その後、プロセッサ１においてトレ
ース停止の為の予め定められた条件が成立すると、その
ことを検出したトレース制御部１２は自プロセッサのト
レースを停止すると共にバス制御部１１およびバス５を
通じて他のプロセッサ２，３にトレースの停止を指示
し、更にトレース情報の転送を指示する。After that, when a predetermined condition for stopping the trace is established in the processor 1 thereafter, the trace control unit 12 which has detected that condition stops the trace of its own processor, and through the bus control unit 11 and the bus 5. The other processors 2 and 3 are instructed to stop the trace and further to transfer the trace information.
【００２６】トレースの停止指示は他のプロセッサ２，
３のバス制御部２１を通じてトレース制御部２２に伝達
され、トレース制御部２２は自プロセッサのトレースを
停止する。これにより、システム全体のトレースが一斉
に停止することになる。A trace stop instruction is issued to another processor 2,
It is transmitted to the trace control unit 22 through the bus control unit 21 of No. 3, and the trace control unit 22 stops the trace of its own processor. As a result, the trace of the entire system will be stopped all at once.
【００２７】またトレース情報の転送指示は他のプロセ
ッサ２，３のバス制御部２１を通じて送信部２４に伝達
され、送信部２４は自プロセッサのトレースエリア２３
に格納されているトレース情報をバス制御部２１および
バス５を通じてプロセッサ１に送信する。The instruction to transfer the trace information is transmitted to the transmission unit 24 through the bus control units 21 of the other processors 2 and 3, and the transmission unit 24 has the trace area 23 of its own processor.
The trace information stored in (1) is transmitted to the processor 1 through the bus control unit 21 and the bus 5.
【００２８】この送信された各プロセッサ２，３からの
トレース情報はプロセッサ１のバス制御部１１を通じて
受信部１４に受信され、受信部１４はそれをトレースエ
リア１３に格納する。これにより、各プロセッサ１〜３
で収集されたトレース情報がトレースエリア１３に集め
られたことになる。The transmitted trace information from each of the processors 2 and 3 is received by the receiving unit 14 through the bus control unit 11 of the processor 1, and the receiving unit 14 stores it in the trace area 13. Thereby, each processor 1 to 3
This means that the trace information collected in step 3 has been collected in the trace area 13.
【００２９】その後、ソート部１６は、トレースエリア
１３に格納された各プロセッサのトレース情報をそれに
付加された時刻情報に従って時刻順にソートし、ソート
後のトレース情報を入出力端末４のＣＲＴ等の画面に表
示する。After that, the sorting unit 16 sorts the trace information of each processor stored in the trace area 13 in order of time according to the time information added thereto, and the sorted trace information is displayed on the screen of the CRT or the like of the input / output terminal 4. To display.
【００３０】以上の実施例ではプロセッサ１で発生した
トレース停止条件をトリガとしてシステム全体のトレー
スを停止したが、他のプロセッサ２，３で発生したトレ
ース停止条件をトリガとしてシステム全体のトレースを
一斉に停止させるようにしても良い。この場合、プロセ
ッサ２，３のトレース制御部２２は自プロセッサにおい
てトレース停止にかかる予め定められた条件が成立した
ときにその旨をプロセッサ１に通知し、プロセッサ１の
トレース制御部１２はこの通知を受けたときに自プロセ
ッサのトレースを停止すると共にプロセッサ２，３に対
しトレースの停止を指示する。In the above embodiment, the trace of the entire system is stopped by using the trace stop condition generated by the processor 1 as a trigger. However, the trace of the entire system is simultaneously triggered by the trace stop condition generated by the other processors 2, 3. It may be stopped. In this case, the trace control unit 22 of each of the processors 2 and 3 notifies the processor 1 of the fact that a predetermined condition for stopping the trace is satisfied in its own processor, and the trace control unit 12 of the processor 1 notifies this. When received, it stops the trace of its own processor and instructs the processors 2 and 3 to stop the trace.
【００３１】[0031]
【発明の効果】以上説明した本発明のマルチプロセッサ
システムにおけるトレース方式によれば、以下のような
効果を得ることができる。According to the trace method in the multiprocessor system of the present invention described above, the following effects can be obtained.
【００３２】各プロセッサのトレースの停止をシステム
全体で同期して行えるので、或るプロセッサで発生した
条件を契機に全プロセッサのトレースを停止させ、デバ
ッグに必要なトレース情報を凍結できる。よって、有限
なトレースエリアをサイクリックに使用する場合であっ
ても有効なトレース情報が消失してしまうことを防止で
きる。Since the traces of each processor can be stopped in synchronization with the entire system, the traces of all the processors can be stopped by the condition generated in a certain processor, and the trace information necessary for debugging can be frozen. Therefore, it is possible to prevent the effective trace information from being lost even when the limited trace area is used cyclically.
【００３３】各プロセッサで収集されたトレース情報を
特定のプロセッサのトレースエリアに集めてソートする
ことにより、システム全体のトレース情報を時刻順に並
べ変えたトレース情報が得られるので、システム全体を
時系列で見通した解析が容易に行える。By collecting and sorting the trace information collected by each processor in the trace area of a specific processor, the trace information obtained by arranging the trace information of the entire system in time order can be obtained. Easy analysis is possible.
【図１】本発明を適用したマルチプロセッサシステムの
一例を示すブロック図である。FIG. 1 is a block diagram showing an example of a multiprocessor system to which the present invention is applied.
１，２，３…プロセッサ ４…入出力端末 ５…バス １０…ＯＳ １１，２１…バス制御部 １２，２２…トレース制御部 １３，２３…トレースエリア １４…受信部 １５，２５…時計部 １６…ソート部 ２４…送信部 1, 2, 3 ... Processor 4 ... Input / output terminal 5 ... Bus 10 ... OS 11, 21 ... Bus control unit 12, 22 ... Trace control unit 13, 23 ... Trace area 14 ... Receiving unit 15, 25 ... Clock unit 16 ... Sorting unit 24 ... Transmitting unit
Claims (3)
数のプロセッサのうちの特定のプロセッサに、 トレースエリアと、 自プロセッサのトレース情報を収集し時刻情報を付加し
て前記トレースエリアに格納すると共に自プロセッサの
トレース情報の収集停止時に他のプロセッサに対しトレ
ース情報の収集停止を指示し且つその転送を指示するト
レース制御部と、 他プロセッサから転送されてきたトレース情報を前記ト
レースエリアに格納する受信部と、 前記トレースエリアに格納されたトレース情報を時刻情
報に従い時刻順にソートするソート部とを備え、 前記特定のプロセッサ以外の他のプロセッサに、 トレースエリアと、 自プロセッサのトレース情報を収集し時刻情報を付加し
て自プロセッサの前記トレースエリアに格納すると共に
前記特定のプロセッサからトレース情報の収集停止が指
示されることにより自プロセッサのトレース情報の収集
を停止するトレース制御部と、 前記特定のプロセッサからトレース情報の転送が指示さ
れることにより自プロセッサの前記トレースエリアに格
納されたトレース情報を前記特定のプロセッサに転送す
る送信部とを備えたことを特徴とするマルチプロセッサ
システムにおけるトレース方式。Claim: What is claimed is: 1. A trace area and a trace information of its own processor are collected in a specific processor of a plurality of processors constituting a multiprocessor system, and time information is added to the trace area and stored in the trace area. A trace control unit for instructing another processor to stop collecting trace information and instructing its transfer when the collection of trace information is stopped, and a receiving unit for storing the trace information transferred from another processor in the trace area, A sorting unit that sorts the trace information stored in the trace area in time order according to time information, collects the trace area and the trace information of its own processor and adds the time information to a processor other than the specific processor. And store it in the trace area of its own processor. A trace control unit that stops the collection of trace information of its own processor by instructing to stop the collection of trace information from the specific processor, and the trace processor of the own processor by instructing the transfer of trace information from the specific processor. A trace method in a multiprocessor system, comprising: a transmission unit that transfers trace information stored in a trace area to the specific processor.
は、自プロセッサにおいて予め定められた条件が成立し
たときに自プロセッサのトレース情報の収集を停止する
と共に前記他のプロセッサに対しトレース情報の収集停
止を指示する請求項１記載のマルチプロセッサシステム
におけるトレース方式。2. The trace control unit of the specific processor stops the collection of trace information of its own processor and stops the collection of trace information of the other processor when a predetermined condition is satisfied in its own processor. The trace method in the multiprocessor system according to claim 1, wherein
は、自プロセッサにおいて予め定められた条件が成立し
たときに前記特定のプロセッサにその旨を通知し、 前記特定のプロセッサのトレース制御部は前記他のプロ
セッサから前記条件が成立した旨の通知を受けたときに
自プロセッサのトレース情報の収集を停止すると共に前
記他のプロセッサに対しトレース情報の収集停止を指示
する請求項１記載のマルチプロセッサシステムにおける
トレース方式。3. The trace control unit of the other processor notifies the specific processor to that effect when a predetermined condition is satisfied in its own processor, and the trace control unit of the specific processor is 2. The multiprocessor system according to claim 1, wherein when a notification that the condition is satisfied is received from the processor of 1), the collection of the trace information of its own processor is stopped and the other processor is instructed to stop the collection of the trace information. Trace method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3314050A JPH05128079A (en) | 1991-10-31 | 1991-10-31 | Tracing system for multiprocessor system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3314050A JPH05128079A (en) | 1991-10-31 | 1991-10-31 | Tracing system for multiprocessor system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05128079A true JPH05128079A (en) | 1993-05-25 |
Family
ID=18048620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3314050A Pending JPH05128079A (en) | 1991-10-31 | 1991-10-31 | Tracing system for multiprocessor system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05128079A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003162426A (en) * | 2001-11-28 | 2003-06-06 | Hitachi Ltd | Computer system with cooperative debug circuit for multiple cpu and debug method |
| JP2005056386A (en) * | 2003-08-07 | 2005-03-03 | Arm Ltd | Device for processing data, method for generating trace data and device for analyzing trace data |
| JP2005056380A (en) * | 2003-08-07 | 2005-03-03 | Arm Ltd | Method and device for processing data, and computer program product |
| JP2007148565A (en) * | 2005-11-24 | 2007-06-14 | Toshiba Corp | Microprocessor |
| GB2561042A (en) * | 2017-03-29 | 2018-10-03 | Google Llc | Distributed hardware tracing |
| US10365987B2 (en) | 2017-03-29 | 2019-07-30 | Google Llc | Synchronous hardware event collection |
-
1991
- 1991-10-31 JP JP3314050A patent/JPH05128079A/en active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003162426A (en) * | 2001-11-28 | 2003-06-06 | Hitachi Ltd | Computer system with cooperative debug circuit for multiple cpu and debug method |
| JP2005056386A (en) * | 2003-08-07 | 2005-03-03 | Arm Ltd | Device for processing data, method for generating trace data and device for analyzing trace data |
| JP2005056380A (en) * | 2003-08-07 | 2005-03-03 | Arm Ltd | Method and device for processing data, and computer program product |
| JP4512380B2 (en) * | 2003-08-07 | 2010-07-28 | エイアールエム リミテッド | Method and apparatus for processing data and computer program product |
| JP2007148565A (en) * | 2005-11-24 | 2007-06-14 | Toshiba Corp | Microprocessor |
| US10324817B2 (en) | 2017-03-29 | 2019-06-18 | Google Llc | Distributed hardware tracing |
| GB2561042A (en) * | 2017-03-29 | 2018-10-03 | Google Llc | Distributed hardware tracing |
| GB2561042B (en) * | 2017-03-29 | 2019-06-26 | Google Llc | Distributed hardware tracing |
| US10365987B2 (en) | 2017-03-29 | 2019-07-30 | Google Llc | Synchronous hardware event collection |
| JP2020512613A (en) * | 2017-03-29 | 2020-04-23 | グーグル エルエルシー | Synchronized hardware event collection |
| US10896110B2 (en) | 2017-03-29 | 2021-01-19 | Google Llc | Distributed hardware tracing |
| US10990494B2 (en) | 2017-03-29 | 2021-04-27 | Google Llc | Distributed hardware tracing |
| US11232012B2 (en) | 2017-03-29 | 2022-01-25 | Google Llc | Synchronous hardware event collection |
| US11650895B2 (en) | 2017-03-29 | 2023-05-16 | Google Llc | Distributed hardware tracing |
| US11921611B2 (en) | 2017-03-29 | 2024-03-05 | Google Llc | Synchronous hardware event collection |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5440697A (en) | Method and apparatus for simulating I/O devices | |
| US3932843A (en) | Real-time control arrangement for a simulation device | |
| JPH0727538B2 (en) | Logic simulation method and apparatus using hardware accelerator | |
| JPS62138935A (en) | Decentralized processing system | |
| JP2709705B2 (en) | Program management method in multi-computer system | |
| JPH05128079A (en) | Tracing system for multiprocessor system | |
| JP2000268005A (en) | System and method for parallel distributed simulation | |
| JPH07219807A (en) | Programmable controller system | |
| JPH05101015A (en) | Device and method for simulation | |
| JP2917275B2 (en) | Test system for device with CPU | |
| JPH05313946A (en) | Debugging back-up device for multiprocessor system | |
| JP2731572B2 (en) | Logic simulation method | |
| JP2673534B2 (en) | Parallel distributed processing system | |
| JPS63177231A (en) | Debug system for parallel program | |
| JP2754583B2 (en) | Simulated fault occurrence system | |
| JPH11161514A (en) | Debugger device, debugging method and storage medium recording debugging program | |
| JPH0698007A (en) | Event data simulating system for exchange | |
| JP2692078B2 (en) | Information processing device | |
| Tsiang | Advanced mobile phone service: Development support systems | |
| JP2000207249A (en) | Simulation device | |
| JPH064362A (en) | Synchronous trace system | |
| JP2625571B2 (en) | Online system test method | |
| JPS62119663A (en) | Information processing unit | |
| JPH0785115A (en) | Data logger for checking logic circuit and method for logging check data | |
| JPH0356983A (en) | Plant simulation device and simulation code generating device used for the same |