JPH0512805A - Disk device - Google Patents
Disk deviceInfo
- Publication number
- JPH0512805A JPH0512805A JP16130891A JP16130891A JPH0512805A JP H0512805 A JPH0512805 A JP H0512805A JP 16130891 A JP16130891 A JP 16130891A JP 16130891 A JP16130891 A JP 16130891A JP H0512805 A JPH0512805 A JP H0512805A
- Authority
- JP
- Japan
- Prior art keywords
- sector
- area
- data
- read
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は複数のセクタから構成さ
れるフォーマットが記憶されたトラックに対するデータ
の書込み／読出しを行うディスク装置に係り、特に該フ
ォーマットの構成を変更することにより、ディスクの記
憶容量を増大させることを可能とするディスク装置に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a disk device for writing / reading data to / from a track in which a format composed of a plurality of sectors is stored, and more particularly to a disk storage by changing the structure of the format. The present invention relates to a disk device capable of increasing capacity.
【０００２】近年、コンピュータシステムでは、小型
化、高速化及び大容量化が進み、このため、コンピュー
タシステムに接続される外部記憶装置としてのディスク
装置に対しても大容量化が求められている。In recent years, computer systems have become smaller, faster, and have larger capacities. Therefore, there is a demand for larger capacities also for disk devices as external storage devices connected to the computer systems.
【０００３】従って、記憶容量を増大させる各種の方法
が実現されているが、更に、フォーマットを変えて、各
トラック毎の記憶容量を増大させることが望まれてい
る。Therefore, various methods for increasing the storage capacity have been realized, but it is further desired to change the format to increase the storage capacity for each track.
【０００４】[0004]
【従来の技術】図４は従来技術の一例を説明する図であ
る。図４(A) は従来の複数のセクタによりデータの記憶
を行う場合のフォーマットで、図４(B) は書込み時の動
作を説明する図で、図(C) は読出し時の動作を説明する
図である。2. Description of the Related Art FIG. 4 is a diagram for explaining an example of a conventional technique. FIG. 4 (A) is a conventional format for storing data by a plurality of sectors, FIG. 4 (B) is a diagram for explaining a write operation, and FIG. 4 (C) is for explaining a read operation. It is a figure.
【０００５】或るトラックのｎ番目のセクタをセクタｎ
とすると、で示すＳＣＴはセクタパルスの記憶領域を
示し、で示すＰＬＯ Ｓｙｎｃは復調回路の位相同期
回路に供給される同期信号の記憶領域であり、で示す
ＳＢは、後述するＩＤ領域を検出するための１バイトの
データが記憶される領域であり、で示すＩＤは、セク
タの開始とアドレスを示す情報を記述している領域であ
る。The nth sector of a certain track is set to the sector n
Then, the SCT indicated by indicates a storage area of a sector pulse, the PLO Sync indicated by indicates a storage area of a synchronization signal supplied to the phase synchronization circuit of the demodulation circuit, and the SB indicated by indicates an ID area described later. Is an area in which 1-byte data is stored, and the ID indicated by is an area in which information indicating the start of a sector and an address is described.
【０００６】で示すＧはギャップ領域であり、ディス
クの回転変動や書込み電流の立ち上がり、立ち下がりの
遅れ等からデータを保護するための領域である。で示
すＳＢは、データ領域を検出するための１バイトのデー
タが記憶される領域であり、で示すＤＡＴＡは、デー
タを記憶するための領域である。そして、で示すＧは
ギャップ領域で、と同様の目的で設けられた領域であ
る。Reference numeral G denotes a gap area, which is an area for protecting data from fluctuations in the rotation of the disk and delays in rising and falling of the write current. SB indicated by is an area for storing 1-byte data for detecting a data area, and DATA indicated by is an area for storing data. Further, G indicated by is a gap region, which is a region provided for the same purpose.
【０００７】このセクタｎのに示すギャップＧに続い
て、セクタ（ｎ＋１）のセクタパルスＳＣＴが記憶され
ている。ここで、ディスク装置がセクタｎにデータを書
込む場合は、図４(B) に示す如く、フォーマッタ回路で
セクタｎのセクタパルスＳＣＴを検出すると、読取り
ゲートＲＧを開き、ＰＬＯ Ｓｙｎｃの同期信号を読
取らせ、復調回路の同期を取ると共に、ＳＢによっ
て、ＩＤ領域を検出して、ＲＤのＩＤに示す如くＩＤ
情報を読取ると、ＲＧに示す如く、ギャップＧの領域
で読取りゲートを閉じる。Subsequent to the gap G indicated by the sector n, the sector pulse SCT of the sector (n + 1) is stored. Here, when the disk device writes data in the sector n, as shown in FIG. 4B, when the sector pulse SCT of the sector n is detected by the formatter circuit, the read gate RG is opened and the synchronization signal of PLO Sync is output. Read and synchronize the demodulation circuit, and detect the ID area by SB and set the ID as shown in RD ID.
Reading the information closes the read gate in the area of the gap G, as shown at RG.
【０００８】そして、この読取ったＩＤ情報から目的と
するセクタｎであることを認識すると、ＷＧに示す如
く、ギャップＧの領域で書込みゲートを開き、ＳＢ
でデータ領域ＤＡＴＡを検出すると、ＷＤのＤＡＴＡ
に示す如く、ＤＡＴＡの領域にデータを書込む。When it is recognized from the read ID information that the sector n is the target, the write gate is opened in the area of the gap G as shown in WG, and SB is set.
When the data area DATA is detected by, the WD DATA
As shown in, the data is written in the DATA area.
【０００９】又、セクタｎのデータを読出す場合は、図
４(C) に示す如く、セクタｎのセクタパルスＳＣＴを
検出すると、読取りゲートＲＧを開き、ＰＬＯ Ｓｙｎ
ｃの同期信号を読取らせ、復調回路の同期を取ると共
に、ＳＢによって、ＩＤ領域を検出して、ＲＤのＩ
Ｄに示す如くＩＤ情報を読取ると、ＲＧに示す如く、ギ
ャップＧの領域で一旦読取りゲートを閉じる。Further, when reading the data of the sector n, as shown in FIG. 4C, when the sector pulse SCT of the sector n is detected, the read gate RG is opened and the PLO Syn.
The sync signal of c is read to synchronize the demodulation circuit, and the SB detects the ID area to detect the I of RD.
When the ID information is read as shown in D, the read gate is once closed in the area of the gap G as shown in RG.
【００１０】そして、この読取ったＩＤ情報から目的と
するセクタｎであることを認識すると、再びＲＧに示す
如く、ギャップＧの領域で読取りゲートを開き、ＳＢ
でデータ領域ＤＡＴＡを検出すると、ＲＤのＤＡＴ
Ａに示す如く、ＤＡＴＡの領域からデータを読出す。When the read sector ID is recognized from the read ID information, the read gate is opened in the area of the gap G as shown in RG again, and SB
When the data area DATA is detected by, DAT of RD
As shown in A, the data is read from the DATA area.
【００１１】[0011]
【発明が解決しようとする課題】上記の如く従来は、デ
ータの書込み時には、ギャップＧの領域内において、
読取りゲートを閉じた後、書込みゲートを開く処理を行
っており、データの読出し時には、読取りゲートを一旦
閉じてから、再度開く処理を行っている。As described above, conventionally, when writing data, in the area of the gap G,
After the read gate is closed, the write gate is opened. When reading data, the read gate is closed and then opened again.
【００１２】この処理には時間が必要であり、このため
に、ギャップＧの領域が必要となっている。又、ギャ
ップＧの領域で、書込みゲートや読取りゲートを開く
ため、データ領域のＤＡＴＡを検出するＳＢ領域が
必要となっている。This process requires time, which requires the region of the gap G. Further, since the write gate and the read gate are opened in the area of the gap G, the SB area for detecting DATA in the data area is required.
【００１３】従って、各セクタの必要とする領域が長く
なり、ディスク装置の記憶容量を減少させているという
問題がある。本発明はこのような問題点に鑑み、各セク
タのギャップＧとＳＢの領域を削除することを可能
として、ディスク装置の記憶容量を増大させることを目
的としている。Therefore, there is a problem that the area required for each sector becomes long and the storage capacity of the disk device is reduced. In view of such a problem, the present invention has an object to increase the storage capacity of the disk device by making it possible to delete the areas of the gap G and SB of each sector.
【００１４】[0014]
【課題を解決するための手段】図１は本発明の原理を説
明する図である。トラック６には、図４(A) で説明した
セクタと同様に、セクタパルスＳＣＴ(a) の記憶領域に
続いて、同期信号ＰＬＯ Ｓｙｎｃ(b) の記憶領域と、
ＩＤ検出用のＳＢ(c) の記憶領域と、ＩＤ(d) の記憶領
域と、データＤＡＴＡ(e) の記憶領域と、ギャップ(f)
の領域とを備えた複数のセクタ（ｎ−１）、セクタｎ等
から構成されるフォーマットが記憶されている。FIG. 1 is a diagram for explaining the principle of the present invention. In the track 6, similarly to the sector described in FIG. 4A, the storage area of the sector pulse SCT (a) is followed by the storage area of the synchronization signal PLO Sync (b),
SB (c) storage area for ID detection, ID (d) storage area, data DATA (e) storage area, gap (f)
, A format composed of a plurality of sectors (n-1), sector n, etc. is stored.
【００１５】ディスク装置の書込み／読出し制御部５
は、フォーマッタ回路４がデータの書込み／読出しを行
うための目的セクタｎの一つ前のセクタ（ｎ−１）のセ
クタパルスＳＣＴ(a) を検出すると、読取りゲート３を
開いて、セクタ（ｎ−１）のＩＤ領域(d) からＩＤ情報
を読取る。Write / read controller 5 of the disk device
When the formatter circuit 4 detects the sector pulse SCT (a) of the sector (n-1) immediately before the target sector n for writing / reading the data, the read gate 3 is opened and the sector (n The ID information is read from the ID area (d) of -1).
【００１６】そして、このＩＤ領域(d) から読取ったＩ
Ｄ情報に基づき、目的セクタｎを認識すると、ヘッド１
が次のセクタパルスＳＣＴを検出した時、書込みゲート
２又は読取りゲート３を開き、目的セクタｎと認識した
セクタに対するデータの書込み又は読出しを行う。The I read from the ID area (d)
When the target sector n is recognized based on the D information, the head 1
When the next sector pulse SCT is detected, the write gate 2 or the read gate 3 is opened to write or read data to or from the sector recognized as the target sector n.
【００１７】[0017]
【作用】上記の如く構成することにより、目的セクタｎ
に対するデータの書込み／読出しを可能とするため、図
４(A) で説明したフォーマットから、ギャップ領域と
ＳＢ領域とを削除することが出来る。With the above configuration, the target sector n
Since it is possible to write / read data to / from, the gap region and the SB region can be deleted from the format described in FIG. 4 (A).
【００１８】[0018]
【実施例】図２は本発明の一実施例を示す回路のブロッ
ク図で、図３は図２の動作を説明する図である。2 is a block diagram of a circuit showing an embodiment of the present invention, and FIG. 3 is a diagram for explaining the operation of FIG.
【００１９】或るトラックのｎ番目のセクタをセクタｎ
とすると、図３(A)のセクタ（ｎ−１）の(1) で示すＳ
ＣＴはセクタパルスの記憶された領域を示し、(2) で示
すＰＬＯ Ｓｙｎｃは復調回路の位相同期回路に供給さ
れる同期信号が記憶されている領域であり、(3) で示す
ＳＢは、ＩＤ領域を検出するための１バイトのデータが
記憶されている領域であり、(4) で示すＩＤは、セクタ
の開始とアドレスを示す情報を記述している領域であ
る。The nth sector of a certain track is set to the sector n
Then, S shown by (1) in sector (n-1) of FIG.
CT indicates the area where the sector pulse is stored, PLO Sync shown in (2) is the area where the synchronization signal supplied to the phase synchronization circuit of the demodulation circuit is stored, and SB shown in (3) is the ID. This is an area in which 1-byte data for detecting an area is stored, and the ID shown in (4) is an area in which information indicating the start and address of a sector is described.
【００２０】(5) で示すＣＲはＩＤ(4) の誤り検出用の
コードが記憶されるＣＲＣ領域であり、(6) で示すＤＡ
ＴＡは、データの記憶領域である。そして、(7) で示す
ＥＣはデータの誤り検出と訂正を行うコードが記憶され
るＥＣＣ領域であり、(8) で示すＧはギャップ領域であ
り、ディスクの回転変動や書込み電流の立ち上がり、立
ち下がりの遅れ等からデータを保護するための領域であ
る。The CR indicated by (5) is a CRC area in which the error detecting code of the ID (4) is stored, and the DA indicated by (6).
TA is a data storage area. The EC shown in (7) is an ECC area in which a code for error detection and correction of data is stored, and the G shown in (8) is a gap area. This is an area for protecting data from falling delay and the like.
【００２１】又、目的のセクタｎの(9) 〜(16)は、セク
タ（ｎ＋１）の(1) 〜(8) に夫々対応しており、詳細説
明は省略する。ここで、プロセッサ９は、インタフェー
ス回路１０を経て、図示省略した上位装置からデータの
書込みを指示されると、データ書込みセクタがｎである
場合、ヘッド１が読取るセクタ（ｎ−１）のセクタパル
ス(1) を、フォーマッタ回路４が検出すると、図３(B)
のＲＧに示す如く、プロセッサ９は読取りゲート３を開
き、図３(B) のＲＤに示す如く、ヘッド１が読取るＩＤ
領域(4) からのＩＤ情報を読出し回路８を経て受信す
る。Further, (9) to (16) of the target sector n correspond to (1) to (8) of the sector (n + 1), respectively, and detailed description thereof will be omitted. Here, when the processor 9 is instructed to write data by a host device (not shown) via the interface circuit 10, if the data write sector is n, the sector pulse of the sector (n-1) read by the head 1 When (1) is detected by the formatter circuit 4, FIG.
The processor 9 opens the read gate 3 as shown in RG of FIG. 3B, and the ID read by the head 1 as shown in RD of FIG.
The ID information from the area (4) is received via the read circuit 8.
【００２２】尚、この時、読出し回路８は続いて読出さ
れるＣＲ(5) 領域からの誤り検出用のコードに基づき、
ＩＤ情報の誤りが無いことをチェックし、誤りが検出さ
れるとプロセッサ９にエラー報告を行う。At this time, the read circuit 8 is based on the code for error detection from the CR (5) area which is read subsequently.
It is checked that there is no error in the ID information, and if an error is detected, an error report is sent to the processor 9.
【００２３】プロセッサ９は、受信したＩＤ情報に基づ
き、このＩＤ情報を読出したセクタがセクタ（ｎ−１）
であることを確かめると、フォーマッタ回路４が次にセ
クタパルスを検出した時、この検出したセクタパルスは
目的セクタｎのセクタパルスＳＣＴ(9) であると判定す
る。In the processor 9, based on the received ID information, the sector that has read this ID information is sector (n-1).
When the formatter circuit 4 next detects a sector pulse, it determines that the detected sector pulse is the sector pulse SCT (9) of the target sector n.
【００２４】従って、プロセッサ９は図３(B) のＷＧに
示す如く、書込みゲート２を開き、インタフェース回路
１０を経て入る上位装置からの書込みデータを書込み回
路７と書込みゲート２を経てヘッド１に送出し、図３
(B) のＷＤに示す如く、セクタｎに対し、図３(A) に示
すＳＢ(11)からＥＣ(15)までを書込む。Therefore, the processor 9 opens the write gate 2 as shown by WG in FIG. 3 (B), and writes the write data from the host device through the interface circuit 10 to the head 1 through the write circuit 7 and the write gate 2. Send out, Figure 3
As shown by WD in (B), SB (11) to EC (15) shown in FIG. 3 (A) are written in the sector n.
【００２５】又、プロセッサ９は、インタフェース回路
１０を経て、図示省略した上位装置からデータの読取し
を指示されると、データ読取しセクタがｎである場合、
ヘッド１が読取るセクタｎのセクタパルス(9) を、フォ
ーマッタ回路４が検出すると、図３(C) のＲＧに示す如
く、プロセッサ９は読取りゲート３を開き、図３(C)の
ＲＤに示す如く、ヘッド１が読出し回路８を経て送出す
るセクタｎのＩＤ領域(12)からのＩＤ情報を読出し、こ
のＩＤ情報からセクタｎであることを確かめると、読取
りゲート３が開いたままであるため、続いて読出された
データＤＡＴＡ(14)をインタフェース回路１０を経て上
位装置に転送する。Further, when the processor 9 is instructed to read data from an upper device (not shown) via the interface circuit 10, if the data reading sector is n,
When the formatter circuit 4 detects the sector pulse (9) of the sector n read by the head 1, the processor 9 opens the read gate 3 as shown by RG in FIG. 3C, and is shown by RD in FIG. 3C. As described above, when the head 1 reads the ID information sent from the ID area (12) of the sector n through the read circuit 8 and confirms that the sector n is read from this ID information, the read gate 3 remains open. Subsequently, the read data DATA (14) is transferred to the host device via the interface circuit 10.
【００２６】尚、この時、読出し回路８は続いてＥＣ(1
5)領域から読出される誤り検出と訂正を行うコードに基
づき、データに誤りが無いことをチェックし、誤りが検
出されると訂正するが、訂正不能の場合はプロセッサ９
にエラー報告を行う。At this time, the read circuit 8 continues the EC (1
5) Based on the code for error detection and correction read from the area, it is checked that the data has no error, and if an error is detected, it is corrected.
Error report to.
【００２７】[0027]
【発明の効果】以上説明した如く、本発明は従来必要と
していた各セクタ毎のギャップの領域とＳＢを記憶する
領域とを節減することが可能となるため、各セクタの長
さを短くすることが出来る。As described above, according to the present invention, it is possible to reduce the gap area for each sector and the area for storing the SB, which are conventionally required. Therefore, the length of each sector can be shortened. Can be done.
【００２８】従って、１トラック当たりのセクタ数を増
加させることが可能で、ディスク装置の記憶容量を増大
させることが出来る。Therefore, the number of sectors per track can be increased, and the storage capacity of the disk device can be increased.
【図１】 本発明の原理を説明する図FIG. 1 is a diagram illustrating the principle of the present invention.
【図２】 本発明の一実施例を示す回路のブロック図FIG. 2 is a block diagram of a circuit showing an embodiment of the present invention.
【図３】 図２の動作を説明する図FIG. 3 is a diagram for explaining the operation of FIG.
【図４】 従来技術の一例を説明する図FIG. 4 is a diagram illustrating an example of a conventional technique.
【符号の説明】 １ ヘッド ２ 書込みゲート ３ 読取りゲート ４ フォーマッタ回路 ５ 書込み／読出し制御部 ６ トラック ７ 書込み回路 ８ 読出し回路 ９ プロセッサ 10 インタフェース回路[Explanation of Codes] 1 head 2 write gate 3 read gate 4 formatter circuit 5 write / read controller 6 track 7 write circuit 8 read circuit 9 processor 10 interface circuit
Claims (1)
域(a) と、セクタの開始とアドレスを示すＩＤ情報を記
述するＩＤ領域(d) と、データを記憶するデータ記憶領
域(e) とを備えたフォーマットの指定されたセクタに対
するデータの書込み／読出しを行うディスク装置であっ
て、 データの書込み／読出しを行うための目的セクタ(n) の
一つ前のセクタ(n−1)の前記セクタパルスをヘッド(1)
が検出した時、該一つ前のセクタ(n−1)のＩＤ領域(d)
を読取り、該ＩＤ領域(d) から読取ったＩＤ情報に基づ
き、目的セクタ(n) を認識して、該ヘッド(1) が次のセ
クタパルスを検出した時、書込みゲート(2) 又は読取り
ゲート(3) を開き、データの書込み又は読出しを行うこ
とを特徴とするディスク装置。Claims: 1. At least an area (a) for storing a sector pulse, an ID area (d) for describing ID information indicating the start and address of a sector, and a data storage area for storing data. (e) is a disk device that writes / reads data to / from a specified sector of a format, and is a sector (n-) immediately before the target sector (n) for writing / reading data. Head the sector pulse of 1) (1)
Is detected, the ID area (d) of the previous sector (n-1) is detected.
The target sector (n) based on the ID information read from the ID area (d) and the head (1) detects the next sector pulse, the write gate (2) or read gate (3) A disk device characterized by opening and writing or reading data.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16130891A JPH0512805A (en) | 1991-07-02 | 1991-07-02 | Disk device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16130891A JPH0512805A (en) | 1991-07-02 | 1991-07-02 | Disk device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0512805A true JPH0512805A (en) | 1993-01-22 |
Family
ID=15732637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16130891A Withdrawn JPH0512805A (en) | 1991-07-02 | 1991-07-02 | Disk device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0512805A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998057325A1 (en) * | 1997-06-11 | 1998-12-17 | Hitachi, Ltd. | Method and device for recording and reproducing data |
| US5978167A (en) * | 1995-10-31 | 1999-11-02 | Fujitsu Limited | Disk unit creating a position sensitivity correction value using positive and negative cross point values of two-phase servo signals |
-
1991
- 1991-07-02 JP JP16130891A patent/JPH0512805A/en not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5978167A (en) * | 1995-10-31 | 1999-11-02 | Fujitsu Limited | Disk unit creating a position sensitivity correction value using positive and negative cross point values of two-phase servo signals |
| US6172838B1 (en) | 1995-10-31 | 2001-01-09 | Fujitsu Limited | Disk unit creating a position sensitivity correction value using positive and negative cross points values of two-phase servo signals |
| US6556386B1 (en) | 1995-10-31 | 2003-04-29 | Fujitsu Limited | FPC connection arrangement for a disk unit |
| WO1998057325A1 (en) * | 1997-06-11 | 1998-12-17 | Hitachi, Ltd. | Method and device for recording and reproducing data |
| US6577462B1 (en) | 1997-06-11 | 2003-06-10 | Hitachi, Ltd. | Method and device for recording and reproducing data |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3638758B2 (en) | Servo address mark automatic detection and timing compensation circuit | |
| US5796690A (en) | Disc controller with improved data sync and re-sync mark detection | |
| JP2007073091A (en) | Magnetic disk device | |
| US6671114B2 (en) | Method and apparatus for forming data sector suitable for high density hard disk drive | |
| JP2007184046A (en) | Rotary disk type storage device and recording method | |
| JP2998161B2 (en) | Method and apparatus for reading synchronization signal of recording medium | |
| JPH0512805A (en) | Disk device | |
| US5483389A (en) | Reproducing apparatus for temporarily writing reproducing data into memory | |
| JPH05120802A (en) | Formatting method for disk device | |
| JPH0754615B2 (en) | Error correction control device | |
| JPH01171044A (en) | Method for positioning block of memory | |
| JP4340380B2 (en) | Data playback device | |
| JPH0917124A (en) | Disk reproducing apparatus | |
| US8089717B1 (en) | Data reproducing apparatus for improving data recording efficiency | |
| JP4028906B2 (en) | Sector pulse generation circuit for hard disk drive | |
| JP2981449B2 (en) | Information recording / reproducing device | |
| JP3603474B2 (en) | Disk unit | |
| JPS6381663A (en) | Data checking system for magnetic disk | |
| JPS6344390A (en) | Optical disk controller | |
| JPH10269729A (en) | Disk apparatus | |
| JPH0620447A (en) | Collation code recording and reading system for disk storage device | |
| JPS59121560A (en) | Read control system of floppy disc | |
| JPH0676478A (en) | Magnetic disk device | |
| JPH061600B2 (en) | Digital signal recording / reproducing device | |
| JPH03160670A (en) | Data reader |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981008 |