JPH05122257A - Msk modulation communication system - Google Patents

Abstract

PURPOSE:To reduce the number of data interfaces between an MSK demodulation circuit and a Viterbi decoder and between an MSK modulation circuit and a convolution coder in the MSK modulation communication system in which the Viterbi decoder is combined with the MSK modulation- demodulation device. CONSTITUTION:Output data of a convolution coder 20 are inputted to an MSK modulator-demodulator 23 via a 1st parallel/serial conversion circuit 21 and a 1st serial/parallel conversion circuit 22. Output data of an MSK demodulator 23 are inputted to a phase ambiguity elimination device 26 via a 2nd parallel/ serial conversion circuit 24 and a 2nd serial/parallel conversion circuit 25, in which the data are converted into a specific data series, and the result is inputted to a Viterbi decoder 27.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明はＭＳＫ変復調器とビタビ
復号法とを組み合わせたＭＳＫ変調通信システムに関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an MSK modulation communication system combining an MSK modulator / demodulator and a Viterbi decoding method.

【０００２】[0002]

【従来の技術】衛星通信における直交変復調器としてＱ
ＰＳＫ（Quadrature Phase Shift Keying ：４相位相変
調）が広く用いられているが、ＭＳＫ（Minimum Phase
ShiftKeying）変復調器は、特に非線形回路が適用され
るシステムにおいてＱＰＳＫに対して優れた特性を示す
ことが良く知られている。Q is used as an orthogonal modulator / demodulator in satellite communication.
PSK (Quadrature Phase Shift Keying) is widely used, but MSK (Minimum Phase)
It is well known that the Shift Keying modulator / demodulator exhibits excellent characteristics with respect to QPSK particularly in a system to which a non-linear circuit is applied.

【０００３】まず、図３ないし図５を参照してＭＳＫ変
復調器の概要を説明する。First, an outline of the MSK modulator / demodulator will be described with reference to FIGS.

【０００４】図３はＭＳＫ変復調器の基本構成を示すブ
ロック図で、１，２，４，５，８，９は乗算器、３，１
４はフリップフロップ、６は合成器、７は分配器、１
０，１１はＡ／Ｄ変換器、１２，１３は排他的論理和ゲ
ート、ＴＸＩ，ＴＸＱは夫々ビットレートがｆｓの送信
データ系列である。FIG. 3 is a block diagram showing the basic configuration of the MSK modulator / demodulator. Reference numerals 1, 2, 4, 5, 8, 9 are multipliers, and 3, 1
4 is a flip-flop, 6 is a synthesizer, 7 is a distributor, 1
Reference numerals 0 and 11 are A / D converters, 12 and 13 are exclusive OR gates, and TXI and TXQ are transmission data sequences each having a bit rate of fs.

【０００５】また、図４（ａ）〜（ｄ）は夫々図２の構
成のＭＳＫ変復調器のＡ〜Ｄ点におけるデータ系列のタ
イムチャートであり、説明の便宜上全て矩形波で表して
いる。図５（ａ）は図２の構成のＭＳＫ変復調方式の乗
算器１，２のデータと正弦波及び余弦波との位相関係、
（ｂ）は排他的論理和ゲート１２，１３のデータと正弦
波状及び余弦波状クロックとの位相関係を示す図であ
る。Further, FIGS. 4A to 4D are time charts of data series at points A to D of the MSK modulator / demodulator having the configuration of FIG. 2, respectively, and are all represented by rectangular waves for convenience of explanation. FIG. 5A is a phase relationship between the data of the MSK modulator / demodulator multipliers 1 and 2 having the configuration of FIG. 2 and a sine wave and a cosine wave,
(B) is a diagram showing the phase relationship between the data of the exclusive OR gates 12 and 13 and the sine-wave and cosine-wave clocks.

【０００６】まず、図３を参照すると、ＴＸＩ，ＴＸＱ
のうち、ＴＸＩは、そのまま乗算器１に供給され、周波
数ｆｓ／２の余弦波と掛け合わされる。一方、ＴＸＱは
フリップフロップ３にて半ビット遅延された後に乗算器
２に供給され、周波数ｆｓ／２の正弦波と掛け合わされ
る。First, referring to FIG. 3, TXI, TXQ
Among them, TXI is directly supplied to the multiplier 1 and is multiplied by the cosine wave of the frequency fs / 2. On the other hand, TXQ is delayed by half a bit in the flip-flop 3 and then supplied to the multiplier 2 to be multiplied by the sine wave having the frequency fs / 2.

【０００７】以下、各乗算器１，２の出力を夫々ＴＸＩ
Ｉ，ＴＸＱＱと表す。ＴＸＩＩ，ＴＸＱＱは、その後、
ＱＰＳＫと同様に乗算器４，５で直交変調される。これ
により生成されたＭＳＫ変調波は合成器６を介して直交
変復調伝送路に出力される。以上がＭＳＫ変調器の主要
動作である。Below, the outputs of the multipliers 1 and 2 are respectively set to TXI.
Represented as I, TXQQ. TXII and TXQQ are then
Quadrature modulation is performed by the multipliers 4 and 5 similarly to QPSK. The MSK modulated wave generated by this is output to the orthogonal modulation / demodulation transmission line via the combiner 6. The above is the main operation of the MSK modulator.

【０００８】一方、直交変復調伝送路のＭＳＫ変調波を
分配器７を介して受信したＭＳＫ復調器では、まず、乗
算器８，９でＱＰＳＫと同じように直交復調した後、Ａ
／Ｄ変換器１０，１１でＡ／Ｄ変換して図４（ｃ）に示
すような復調デジタルデータＲＸＩＩ，ＲＸＱＱを得
る。On the other hand, in the MSK demodulator which receives the MSK modulated wave of the quadrature modulation / demodulation transmission line through the distributor 7, first, the multipliers 8 and 9 perform quadrature demodulation in the same manner as QPSK, and then A
The A / D converters 10 and 11 perform A / D conversion to obtain demodulated digital data RXII and RXQQ as shown in FIG.

【０００９】ここで乗算器８，９に予め入力されている
正弦波、余弦波には位相角αが付加されている点に注意
を要する。これは、直交同期検波の際に生じる周知の再
生搬送波の位相曖昧度による効果であり、０、π／２、
π、−π／２のいずれかの値となる。αの値によって得
られるデータ系列は４通りになる。これらデータ系列を
図４（ｃ）に示す。It should be noted that the sine wave and the cosine wave that are input in advance to the multipliers 8 and 9 are added with the phase angle α. This is an effect due to the well-known phase ambiguity of the reproduced carrier that occurs at the time of quadrature synchronous detection, and is 0, π / 2,
It has a value of either π or -π / 2. There are four types of data series obtained according to the value of α. These data series are shown in FIG.

【００１０】ＲＸＩＩ，ＲＸＱＱは、夫々排他的論理和
ゲート１２，１３に導かれ、送信側（ＭＳＫ変調器）と
同様に正弦波，余弦波と掛け合わされる。なお、ＲＸＩ
Ｉ，ＲＸＱＱは、既にデジタル信号となっているので、
乗算器は排他的論理和ゲート１２，１３で、正弦波，余
弦波は周波数ｆｓ／２のクロックで代用している。排他
的論理和ゲート１２，１３におけるデータ系列と正弦
波、余弦波の位相関係については図５（ｂ）に示してあ
る。RXII and RXQQ are guided to exclusive OR gates 12 and 13, respectively, and are multiplied by a sine wave and a cosine wave as in the transmission side (MSK modulator). In addition, RXI
Since I and RXQQ are already digital signals,
The multipliers are exclusive OR gates 12 and 13, and a sine wave and a cosine wave are substituted by a clock having a frequency fs / 2. The phase relationship between the data series and the sine wave and cosine wave in the exclusive OR gates 12 and 13 is shown in FIG.

【００１１】送信側（ＭＳＫ変調器）のフリップフロッ
プ３ではＱチャンネル側のデータ系列が半ビット分だけ
遅延されていたので、復調側では逆にＲＸＩＩをフリッ
プフロップ１４で半ビット分遅延させ、ＲＸＩとして出
力する。一方、ＲＸＱＱは、そのまま何の操作もされ
ず、ＲＸＱとして出力される。従って、ＲＸＱＱとＲＸ
Ｑとは同じデータ系列となる。ＲＸＩ，ＲＸＱの出力タ
イミングを図５（ｄ）に示す。以上がＭＳＫ復調器の動
作である。In the flip-flop 3 on the transmission side (MSK modulator), the data sequence on the Q-channel side is delayed by half a bit. Therefore, on the demodulation side, RXII is delayed by a half-bit by the flip-flop 14, and RXI is delayed. Output as. On the other hand, RXQQ is output as RXQ without any operation. Therefore, RXQQ and RX
Q has the same data series. The output timing of RXI and RXQ is shown in FIG. The above is the operation of the MSK demodulator.

【００１２】ところで、畳み込み符号の持つ繰り返し構
造を利用して最ゆう復号を効率的に実行する復号法とし
てビタビ復号法がある。このビタビ復号法を例えば符号
化率Ｒ＝１／２として上記ＭＳＫ変復調器に付加するよ
うなＭＳＫ変調通信システムを構築する場合、ＭＳＫ変
調器と畳み込み符号化器、ＭＳＫ復調器とビタビ復号器
とのデータインターフェースの数は、夫々２本となる。
ビタビ復号器を軟判定量子化した場合はこの数は更に増
える。By the way, there is a Viterbi decoding method as a decoding method for efficiently performing maximum likelihood decoding by utilizing the iterative structure of a convolutional code. When constructing an MSK modulation communication system in which the Viterbi decoding method is added to the MSK modulator / demodulator with a coding rate R = 1/2, for example, an MSK modulator and a convolutional encoder, an MSK demodulator and a Viterbi decoder are used. There are two data interfaces for each.
This number is further increased when the Viterbi decoder is soft-decision quantized.

【００１３】ビタビ復号器の軟判定量子化として現在良
く用いられているのは、直交復調された各チャンネルに
対して３ビット量子化であるから、この場合、ＭＳＫ復
調器とビタビ復号器との間のデータインターフェースの
数は６本となる。即ち、ＭＳＫ変調器と符号化器とで２
本、ＭＳＫ復調器とビタビ復号器とで６本、計８本のデ
ータインターフェースが必要となる。The most commonly used soft-decision quantization of the Viterbi decoder is 3-bit quantization for each channel subjected to orthogonal demodulation. Therefore, in this case, the MSK demodulator and the Viterbi decoder are combined. There are six data interfaces between them. That is, the MSK modulator and the encoder are 2
A total of eight data interfaces are required, six for the MSK demodulator and the Viterbi decoder.

【００１４】[0014]

【発明が解決しようとする課題】しかしながら、ＭＳＫ
変調通信システムを構成する際、ＭＳＫ変復調器とデジ
タル回路である畳み込み符号化器、ビタビ復号器とが夫
々物理的に別性質の装置である場合が良くある。このよ
うな場合、システムの信頼性を高めるためにもデータイ
ンターフェースの数は極力少なくするのが望ましい。[Problems to be Solved by the Invention] However, MSK
When constructing a modulation communication system, it is often the case that the MSK modulator / demodulator and the digital circuit, ie, the convolutional encoder and the Viterbi decoder, are physically different devices. In such a case, it is desirable to reduce the number of data interfaces as much as possible in order to improve the reliability of the system.

【００１５】このインターフェースの数を削減する目的
で、ＭＳＫ変調器と符号化器との間、及び、ＭＳＫ復調
器とビタビ復号器との間に、夫々、データ系列の並直変
換を行うパラレル／シリアル変換回路とこの並直変換さ
れたデータ系列の直並再変換を行うシリアル／パラレル
変換回路とを対向挿入することが考えられるが、従来の
システムでは採用されていなかった。なぜならば良く知
られているように、パラレル／シリアル変換回路の出力
は一意に決定できるが、シリアル／パラレル変換回路の
出力には二通りの曖昧度が生じ、信頼性に欠けるからで
ある。For the purpose of reducing the number of interfaces, a parallel / parallel conversion is performed for parallel conversion of a data sequence between the MSK modulator and the encoder and between the MSK demodulator and the Viterbi decoder. It is conceivable to insert a serial conversion circuit and a serial / parallel conversion circuit that performs serial-parallel conversion of the data series that has undergone parallel-serial conversion, but this has not been adopted in the conventional system. This is because, as is well known, the output of the parallel / serial conversion circuit can be uniquely determined, but the output of the serial / parallel conversion circuit has two kinds of ambiguity and lacks reliability.

【００１６】本発明はかかる背景のもとになされたもの
で、その目的とするところは、ＭＳＫ変復調器にビタビ
復号法を組み合わせた場合にデータインターフェースの
数を削減し得るＭＳＫ変調通信システムを提供すること
にある。The present invention has been made under such a background, and an object thereof is to provide an MSK modulation communication system capable of reducing the number of data interfaces when a Viterbi decoding method is combined with an MSK modulator / demodulator. To do.

【００１７】[0017]

【課題を解決するための手段】本発明のＭＳＫ変調通信
システムは、ＭＳＫ変調波を直交変復調伝送路に送信す
る送信装置と、この直交変復調伝送路からＭＳＫ変調波
を受信して復号する受信装置とからなるＭＳＫ変調通信
システムであって、前記送信装置は、畳み込み符号化器
と、この畳み込み符号化器の出力データをＭＳＫ変調波
に変換するＭＳＫ変調器とを少なくとも有してなり、前
記受信装置は、前記ＭＳＫ変調波を復調するＭＳＫ復調
器と、このＭＳＫ復調器で搬送波再生を行う際の位相曖
昧度を除去して特定位相のデータ系列に修正する位相曖
昧度除去器と、この位相曖昧度除去器の出力に基づいて
最ゆう復号を行うビタビ復号器とを少なくとも有してな
り、且つ、前記ＭＳＫ復調器と前記位相曖昧度除去器と
の間には、データ系列の並直変換を行うパラレル／シリ
アル変換回路とこの並直変換されたデータ系列の直並再
変換を行うシリアル／パラレル変換回路とが対向挿入さ
れたものである。The MSK modulation communication system of the present invention includes a transmitter for transmitting an MSK modulation wave to an orthogonal modulation / demodulation transmission line, and a reception device for receiving and decoding the MSK modulation wave from the orthogonal modulation / demodulation transmission line. And a MSK modulator for converting output data of the convolutional encoder into an MSK modulated wave. The apparatus includes an MSK demodulator that demodulates the MSK modulated wave, a phase ambiguity remover that removes a phase ambiguity when a carrier is reproduced by the MSK demodulator and corrects a data sequence of a specific phase, and the phase ambiguity remover. A Viterbi decoder for performing maximum likelihood decoding based on the output of the disambiguator, and data between the MSK demodulator and the phase disambiguator. A serial / parallel conversion circuit for performing serial-parallel reconversion parallel / serial conversion circuit and the parallel-serial converted data series for performing parallel-serial conversion of the column is one that is opposed inserted.

【００１８】本発明のＭＳＫ変調通信システムは、上記
構成に加え、更に前記畳み込み符号化器と前記ＭＳＫ変
調器との間にも前記パラレル／シリアル変換回路と前記
シリアル／パラレル変換回路とが対向挿入されたもので
ある。In the MSK modulation communication system of the present invention, in addition to the above configuration, the parallel / serial conversion circuit and the serial / parallel conversion circuit are oppositely inserted between the convolutional encoder and the MSK modulator. It was done.

【００１９】[0019]

【実施例】以下、図１及び図２を参照して本発明の実施
例を説明する。なお、本実施例は上記ＭＳＫ変復調器を
基本構成とするので、必要に応じ、図３〜図５をも併せ
て参照する。Embodiments of the present invention will be described below with reference to FIGS. Since this embodiment has the above-mentioned MSK modulator / demodulator as a basic configuration, FIGS. 3 to 5 will also be referred to as necessary.

【００２０】図１は本発明の一実施例に係るＭＳＫ変調
通信システムのブロック構成図であり、２０は符号化
器、２１は第一のパラレル／シリアル変換回路、２２は
第一のシリアル／パラレル変換回路、２３はＭＳＫ変復
調器、２４は第二のパラレル／シリアル変換回路、２５
は第二のシリアル／パラレル変換回路、２６は位相曖昧
度除去器、２７はビタビ復号器を示す。ＭＳＫ変復調器
２３はＭＳＫ変調器（送信側）と直交変復調伝送路とＭ
ＳＫ復調器（受信側）とから成る。FIG. 1 is a block diagram of an MSK modulation communication system according to an embodiment of the present invention, in which 20 is an encoder, 21 is a first parallel / serial conversion circuit, and 22 is a first serial / parallel. Conversion circuit, 23 is an MSK modulator / demodulator, 24 is a second parallel / serial conversion circuit, 25
Is a second serial / parallel conversion circuit, 26 is a phase ambiguity remover, and 27 is a Viterbi decoder. The MSK modulator / demodulator 23 includes an MSK modulator (transmission side), an orthogonal modulator / demodulator transmission line, and M
SK demodulator (reception side).

【００２１】また、図２（ａ），（ｂ），（ｃ）は夫々
図１におけるシリアルデータＴＸＤ，パラレルデータＴ
ＸＩ，ＴＸＱを示す。2A, 2B, and 2C are serial data TXD and parallel data T in FIG. 1, respectively.
XI and TXQ are shown.

【００２２】まず、図１に示す第一のパラレル／シリア
ル変換回路２１と第一のシリアル／パラレル変換回路２
２との関係について説明する。なお、第一のパラレル／
シリアル変換回路２１については、前述のように、その
出力が一意に決定されるので説明を省略する。First, the first parallel / serial conversion circuit 21 and the first serial / parallel conversion circuit 2 shown in FIG.
The relationship with 2 will be described. The first parallel /
Since the output of the serial conversion circuit 21 is uniquely determined as described above, the description thereof will be omitted.

【００２３】ＴＸＩ，ＴＸＱは、図２（ｂ），（ｃ）に
示すように２通りの出力を生じる。図２（ｂ）の出力を
生じた場合は、ＭＳＫ変復調器２３の入力データは図４
（ａ）のデータと同一になるので、ＭＳＫ変復調器２３
の出力は図４（ｄ）に示すような４通りのデータ系列を
出力する。一方、図２（ｃ）のような出力を生じた場
合、このデータ系列は図４（ｄ）（４）に一致してい
る。この事実に着目してＭＳＫ変復調器２３の出力を求
めてみると、α＝０のときは図４（ｄ）（４）、α＝π
／２のときは図４（ｄ）（３）、α＝πのときは図４
（ｄ）（２）、α＝−π／２のときは図４（ｄ）（１）
になる。TXI and TXQ generate two kinds of outputs as shown in FIGS. 2 (b) and 2 (c). When the output of FIG. 2B is generated, the input data of the MSK modulator / demodulator 23 is as shown in FIG.
Since it is the same as the data in (a), the MSK modulator / demodulator 23
Is output as four types of data series as shown in FIG. 4 (d). On the other hand, when the output as shown in FIG. 2 (c) is generated, this data series matches FIG. 4 (d) (4). Focusing on this fact, the output of the MSK modulator / demodulator 23 is calculated. When α = 0, FIG. 4 (d) (4), α = π
4 (d) (3) when / 2, and FIG. 4 when α = π
4 (d) (1) when (d) (2) and α = −π / 2
become.

【００２４】即ち、ＴＸＩ，ＴＸＱが図２（ｂ），
（ｃ）のいずれのデータ系列であってもＭＳＫ復調器の
出力は、図４（ｄ）の４通りになることがわかる。That is, TXI and TXQ are shown in FIG.
It can be seen that the output of the MSK demodulator in any of the data sequences in (c) is four types in FIG. 4 (d).

【００２５】第二のパラレル／シリアル変換回路２４と
第二のシリアル／パラレル変換回路２５の場合も同様の
関係となり、第二のシリアル／パラレル変換回路２５の
出力は図４（ｄ）の４通りとなる。The same relationship is obtained in the case of the second parallel / serial conversion circuit 24 and the second serial / parallel conversion circuit 25, and the output of the second serial / parallel conversion circuit 25 is four kinds as shown in FIG. 4 (d). Becomes

【００２６】このような構成にしてデータインターフェ
ースの数を少なくしても、ＱＰＳＫのときと同様に、別
途設けられる同期回路からの制御に従い、図４（ｄ）
（１）〜（４）のデータ系列を位相曖昧度除去器２６で
図４（ｄ）（１）のデータ系列に修正してビタビ復号器
２７に入力することにより、信頼性を損ねることなくＭ
ＳＫ変調通信が可能となる。Even if the number of data interfaces is reduced in this structure, as in the case of QPSK, according to the control from the separately provided synchronizing circuit, FIG.
The phase ambiguity remover 26 modifies the data series of (1) to (4) into the data series of (d) (1) of FIG. 4 and inputs the modified data series to the Viterbi decoder 27.
SK modulation communication becomes possible.

【００２７】なお、本実施例では、パラレル／シリアル
変換回路とシリアル／パラレル変換回路を、畳み込み符
号化器２０とＭＳＫ変復調器２３間、及び、ＭＳＫ変復
調器２３と位相曖昧度除去器２６間の双方に対向挿入し
た構成について説明したが、ＭＳＫ変復調器２３と位相
曖昧度除去器２６間にのみ対向挿入する構成にしても良
い。In this embodiment, a parallel / serial conversion circuit and a serial / parallel conversion circuit are provided between the convolutional encoder 20 and the MSK modulator / demodulator 23, and between the MSK modulator / demodulator 23 and the phase ambiguity remover 26. Although the configuration in which they are inserted oppositely to each other has been described, the configuration in which they are oppositely inserted only between the MSK modulator / demodulator 23 and the phase ambiguity remover 26 may be adopted.

【００２８】[0028]

【発明の効果】以上説明してきたように、本発明のＭＳ
Ｋ変調通信システムでは、ビタビ復号器の前段に搬送波
再生の際の位相曖昧度除去器を設け、異なる位相の複数
のデータ系列を特定の位相のデータ系列に修正し得るよ
うにしたので、畳み込み符号化器とＭＳＫ変復調器間、
及び、ＭＳＫ変復調器と位相曖昧度除去器間に、パラレ
ル／シリアル変換回路とシリアル／パラレル変換回路を
対向挿入することができ、データインターフェースの数
が少なくなる効果を有する。As described above, the MS of the present invention
In the K-modulation communication system, a phase ambiguity remover at the time of carrier recovery is provided in front of the Viterbi decoder so that a plurality of data sequences of different phases can be modified into a data sequence of a specific phase. Between the converter and the MSK modulator / demodulator,
In addition, a parallel / serial conversion circuit and a serial / parallel conversion circuit can be inserted between the MSK modulator / demodulator and the phase ambiguity remover so that the number of data interfaces can be reduced.

【００２９】これにより、ＭＳＫ変復調器とデジタル回
路である畳み込み符号化器、ビタビ復号器とが夫々物理
的に別物の装置であっても高信頼性のＭＳＫ変調通信が
可能となる。As a result, highly reliable MSK modulation communication is possible even if the MSK modulator / demodulator and the digital circuit, the convolutional encoder and the Viterbi decoder, are physically separate devices.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の一実施例に係るＭＳＫ変調通信システ
ムのブロック構成図である。FIG. 1 is a block configuration diagram of an MSK modulation communication system according to an embodiment of the present invention.

【図２】図１のａ点、ｂ点におけるデータ系列のタイム
チャートである。FIG. 2 is a time chart of a data series at points a and b in FIG.

【図３】本発明が適用されるＭＳＫ変復調器の基本構成
図である。FIG. 3 is a basic configuration diagram of an MSK modulator / demodulator to which the present invention is applied.

【図４】図３の各部におけるデータ系列のタイムチャー
トであり、（ａ）はＡ点、（ｂ）はＢ点、（ｃ）はＣ
点、（ｄ）はＤ点に対応するものである。4 is a time chart of a data series in each part of FIG. 3, where (a) is point A, (b) is point B, and (c) is point C.
Point (d) corresponds to point D.

【図５】図３の各部における位相関係図であり、（ａ）
は乗算器１、２のデータと正弦波、余弦波との位相関
係、（ｂ）は排他的論理和ゲート１２、１３のデータと
正弦波、余弦波との位相関係を夫々表す図である。FIG. 5 is a phase relationship diagram in each part of FIG. 3, (a)
2B is a diagram showing the phase relationship between the data of the multipliers 1 and 2 and the sine wave and the cosine wave, and FIG. 9B is a diagram showing the phase relationship between the data of the exclusive OR gates 12 and 13 and the sine wave and the cosine wave.

【符号の説明】[Explanation of symbols]

１、２、４、５、８、９ 乗算器 ３、１４ フリップフロップ ６ 合成器 ７ 分配器 １０、１１ Ａ／Ｄ変換器 １２、１３ 排他的論理和ゲート ２０ 畳み込み符号化器 ２１、２４ パラレル／シリアル変換回路 ２２、２５ シリアル／パラレル変換回路 ２３ ＭＳＫ変復調器 ２６ 位相曖昧度除去器 ２７ ビタビ復号器 1, 2, 4, 5, 8, 9 Multiplier 3, 14 Flip-flop 6 Combiner 7 Distributor 10, 11 A / D converter 12, 13 Exclusive OR gate 20 Convolutional encoder 21, 24 Parallel / Serial conversion circuit 22, 25 Serial / parallel conversion circuit 23 MSK modulator / demodulator 26 Phase ambiguity remover 27 Viterbi decoder

Claims (2)

【特許請求の範囲】[Claims] 【請求項１】 ＭＳＫ変調波を直交変復調伝送路に送信
する送信装置と、この直交変復調伝送路からＭＳＫ変調
波を受信して復号する受信装置とからなるＭＳＫ変調通
信システムであって、前記送信装置は、畳み込み符号化
器と、この畳み込み符号化器の出力データをＭＳＫ変調
波に変換するＭＳＫ変調器とを少なくとも有し、前記受
信装置は、前記ＭＳＫ変調波を復調するＭＳＫ復調器
と、このＭＳＫ復調器で搬送波再生を行う際の位相曖昧
度を除去して特定位相のデータ系列に修正する位相曖昧
度除去器と、この位相曖昧度除去器の出力に基づいて最
ゆう復号を行うビタビ復号器とを少なくとも有し、且
つ、前記ＭＳＫ復調器と前記位相曖昧度除去器との間に
は、データ系列の並直変換を行うパラレル／シリアル変
換回路とこの並直変換されたデータ系列の直並再変換を
行うシリアル／パラレル変換回路とが対向挿入されてい
ることを特徴とするＭＳＫ変調通信システム。1. An MSK modulation communication system comprising: a transmitter for transmitting an MSK modulated wave to an orthogonal modulation / demodulation transmission line; and a receiver for receiving and decoding the MSK modulated wave from the orthogonal modulation / demodulation transmission line, the transmission comprising: The apparatus includes at least a convolutional encoder and an MSK modulator that converts output data of the convolutional encoder into an MSK modulated wave, and the reception apparatus includes an MSK demodulator that demodulates the MSK modulated wave. A phase ambiguity remover that removes the phase ambiguity when a carrier is reproduced by this MSK demodulator and corrects a data sequence of a specific phase, and Viterbi that performs maximum likelihood decoding based on the output of this phase ambiguity remover. A parallel / serial conversion circuit having at least a decoder, and performing parallel conversion of a data sequence between the MSK demodulator and the phase ambiguity remover and the parallel conversion circuit. An MSK modulation communication system in which a serial / parallel conversion circuit that performs serial-parallel reconversion of the selected data series is inserted oppositely. 【請求項２】 請求項１記載のＭＳＫ変調通信システム
において、前記畳み込み符号化器と前記ＭＳＫ変調器と
の間にも前記パラレル／シリアル変換回路と前記シリア
ル／パラレル変換回路とが対向挿入されていることを特
徴とするＭＳＫ変調通信システム。2. The MSK modulation communication system according to claim 1, wherein the parallel / serial conversion circuit and the serial / parallel conversion circuit are oppositely inserted between the convolutional encoder and the MSK modulator. An MSK modulation communication system characterized in that