JPH05119126A - 集積回路素子 - Google Patents
集積回路素子Info
- Publication number
- JPH05119126A JPH05119126A JP4002997A JP299792A JPH05119126A JP H05119126 A JPH05119126 A JP H05119126A JP 4002997 A JP4002997 A JP 4002997A JP 299792 A JP299792 A JP 299792A JP H05119126 A JPH05119126 A JP H05119126A
- Authority
- JP
- Japan
- Prior art keywords
- error
- integrated circuit
- malfunction
- circuit
- circuit element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】 集積回路素子自身に誤動作検出表示機能を取
り付け、集積回路素子の誤動作を容易に発見してデータ
処理装置の品質向上を図る。 【構成】 データ処理装置の論理回路に使用される集積
回路素子（ＡＮＤ回路１，９，１７，２５）に、前記集
積回路素子の誤動作を検出表示する誤動作検出表示手段
として、ＡＮＤ回路２，１０，１８，２６のほか、ＥＸ
ＯＲ回路３，１１，１９，２７，ＮＯＲ回路３３及び発
光ダイオード３５を組込み、集積回路素子（ＡＮＤ回路
１，９，１７，２５）の誤動作が発生したときに、該誤
動作を検出して発光ダイオード３５により表示すること
を特徴とする。
り付け、集積回路素子の誤動作を容易に発見してデータ
処理装置の品質向上を図る。 【構成】 データ処理装置の論理回路に使用される集積
回路素子（ＡＮＤ回路１，９，１７，２５）に、前記集
積回路素子の誤動作を検出表示する誤動作検出表示手段
として、ＡＮＤ回路２，１０，１８，２６のほか、ＥＸ
ＯＲ回路３，１１，１９，２７，ＮＯＲ回路３３及び発
光ダイオード３５を組込み、集積回路素子（ＡＮＤ回路
１，９，１７，２５）の誤動作が発生したときに、該誤
動作を検出して発光ダイオード３５により表示すること
を特徴とする。
Description
【０００１】
【産業上の利用分野】この発明は、データ処理装置の論
理回路に使用される集積回路素子に関し、より詳細に
は、前記集積回路素子に誤動作検出表示機能を設けてデ
ータ処理装置のエラー検出機能を向上させた集積回路素
子に関するものである。
理回路に使用される集積回路素子に関し、より詳細に
は、前記集積回路素子に誤動作検出表示機能を設けてデ
ータ処理装置のエラー検出機能を向上させた集積回路素
子に関するものである。
【０００２】
【従来の技術】集積回路素子は、データ処理装置の論理
回路に使用され、その構成は、例えば、図４に示す７４
Ｆ０８ＩＣを用いて説明すると、４個のＡＮＤ回路１，
９，１７，２５で構成されている。
回路に使用され、その構成は、例えば、図４に示す７４
Ｆ０８ＩＣを用いて説明すると、４個のＡＮＤ回路１，
９，１７，２５で構成されている。
【０００３】次に動作を説明する。ＡＮＤ回路１の入力
４，５が、同時に“１”、“１”のときの出力６は
“１”となる。入力４，５が“１”、“１”以外である
ときの出力６は“０”となる。ＡＮＤ回路９，１７，２
５も上記ＡＮＤ回路１と同様の動作を行う。
４，５が、同時に“１”、“１”のときの出力６は
“１”となる。入力４，５が“１”、“１”以外である
ときの出力６は“０”となる。ＡＮＤ回路９，１７，２
５も上記ＡＮＤ回路１と同様の動作を行う。
【０００４】また、集積回路素子、例えばデータ処理装
置に使用されるＬＳＩには誤動作検出機能を備えたもの
がある。図５は、このようなＬＳＩの一部を示すブロッ
ク図であり、図において、４１ａはＬＳＩ、４２はパリ
ティバス（parity bus) 、４３はパリティエラー検出
器、４４はエラー信号、４８は出力バッファ、４９はエ
ラー出力端子、５０は外部エラー保持回路、５１は割り
込み信号である。
置に使用されるＬＳＩには誤動作検出機能を備えたもの
がある。図５は、このようなＬＳＩの一部を示すブロッ
ク図であり、図において、４１ａはＬＳＩ、４２はパリ
ティバス（parity bus) 、４３はパリティエラー検出
器、４４はエラー信号、４８は出力バッファ、４９はエ
ラー出力端子、５０は外部エラー保持回路、５１は割り
込み信号である。
【０００５】次に、動作について説明する。パリティチ
ェックは周知であるため、ここでは詳細な説明は省略す
るが、データとは別にパリティビットを設け、データの
中の“１”の数が偶数（或いは奇数）であれば、パリテ
ィビットは“０”、データの中の“１”の数が奇数（或
いは偶数）であれば、パリティビットに“１”を入れ
て、データとパリティビットの“１”の数が偶数（或い
は奇数）であるようにしておく。そして、データを取り
扱うときに、“１”の数が偶数（或いは奇数）であるこ
とをチェックし、エラーの検出を実行する。
ェックは周知であるため、ここでは詳細な説明は省略す
るが、データとは別にパリティビットを設け、データの
中の“１”の数が偶数（或いは奇数）であれば、パリテ
ィビットは“０”、データの中の“１”の数が奇数（或
いは偶数）であれば、パリティビットに“１”を入れ
て、データとパリティビットの“１”の数が偶数（或い
は奇数）であるようにしておく。そして、データを取り
扱うときに、“１”の数が偶数（或いは奇数）であるこ
とをチェックし、エラーの検出を実行する。
【０００６】図５でいえば、パリティバス４２を介して
送られてくるパリティビットを排他的論理和回路等で構
成されたパリティエラー検出器４３でパリティチェック
を行い、パリティエラーが発生している場合には、パリ
ティエラー検出器４３からエラー信号４４が出力され、
出力バッファ４８を介してＬＳＩ４１ａのエラー出力端
子４９へ送られる。従って、誤動作の検出を行う場合に
は、ＬＳＩ４１ａ外部に設けた外部エラー保持回路５０
をエラー出力端子４９へ接続して割り込み信号５１を発
生させ、データ処理装置（図示せず）へエラーが発生し
たことを知らせている。
送られてくるパリティビットを排他的論理和回路等で構
成されたパリティエラー検出器４３でパリティチェック
を行い、パリティエラーが発生している場合には、パリ
ティエラー検出器４３からエラー信号４４が出力され、
出力バッファ４８を介してＬＳＩ４１ａのエラー出力端
子４９へ送られる。従って、誤動作の検出を行う場合に
は、ＬＳＩ４１ａ外部に設けた外部エラー保持回路５０
をエラー出力端子４９へ接続して割り込み信号５１を発
生させ、データ処理装置（図示せず）へエラーが発生し
たことを知らせている。
【０００７】
【発明が解決しようとする課題】従来の集積回路素子
は、データ処理装置等に使用されているが、集積回路素
子が誤動作したときに、集積回路素子自体にはエラー検
出機能がないため、エラー検知回路を別に組込まなけれ
ばならず、集積回路素子における誤動作の発見に時間が
かかるという問題点があった。
は、データ処理装置等に使用されているが、集積回路素
子が誤動作したときに、集積回路素子自体にはエラー検
出機能がないため、エラー検知回路を別に組込まなけれ
ばならず、集積回路素子における誤動作の発見に時間が
かかるという問題点があった。
【０００８】また、従来の集積回路素子には、誤動作を
検出する機能を有するものもあるが、エラーが発生した
ときにエラー信号を外部へ出力するだけであり、素子自
身でエラーの表示を行うことができず、誤動作の監視に
は常に外部回路を接続しなければならないため、上記と
同様に集積回路素子における誤動作の発見に時間がかか
るという問題点があった。
検出する機能を有するものもあるが、エラーが発生した
ときにエラー信号を外部へ出力するだけであり、素子自
身でエラーの表示を行うことができず、誤動作の監視に
は常に外部回路を接続しなければならないため、上記と
同様に集積回路素子における誤動作の発見に時間がかか
るという問題点があった。
【０００９】この発明は、集積回路素子自身に誤動作検
出表示機能を取り付け、集積回路素子の誤動作を容易に
発見してデータ処理装置の品質向上を図る集積回路素子
を得ることを第１の目的とする。
出表示機能を取り付け、集積回路素子の誤動作を容易に
発見してデータ処理装置の品質向上を図る集積回路素子
を得ることを第１の目的とする。
【００１０】また、データ処理装置等に実装されている
場合、データ処理装置の誤動作箇所の発見を容易に、且
つ、経済的に行える集積回路素子を得ることを第２の目
的とする。
場合、データ処理装置の誤動作箇所の発見を容易に、且
つ、経済的に行える集積回路素子を得ることを第２の目
的とする。
【００１１】
【課題を解決するための手段】この発明は、データ処理
装置の論理回路に使用される集積回路素子に、前記集積
回路素子の誤動作を検出表示する誤動作検出表示手段を
組込んだものである。
装置の論理回路に使用される集積回路素子に、前記集積
回路素子の誤動作を検出表示する誤動作検出表示手段を
組込んだものである。
【００１２】また、回路素子内部にエラー検出器を有す
る集積回路素子において、前記エラー検出器からのエラ
ー信号によりエラーを表示するエラー表示手段を回路素
子自身に付加したものである。
る集積回路素子において、前記エラー検出器からのエラ
ー信号によりエラーを表示するエラー表示手段を回路素
子自身に付加したものである。
【００１３】また、回路素子内部の所定箇所に分散して
設けられた複数のエラー検出器と、前記エラー検出器か
らのエラー信号をコード化する手段を備え、コード化し
たエラー信号により前記複数のエラー検出器の数より少
ない数のエラー表示手段を用いてエラー発生箇所の表示
を行うものである。
設けられた複数のエラー検出器と、前記エラー検出器か
らのエラー信号をコード化する手段を備え、コード化し
たエラー信号により前記複数のエラー検出器の数より少
ない数のエラー表示手段を用いてエラー発生箇所の表示
を行うものである。
【００１４】
【作用】この発明による集積回路素子は、集積回路素子
に誤動作が発生したときに、該誤動作を集積回路素子自
身が検出して表示する。
に誤動作が発生したときに、該誤動作を集積回路素子自
身が検出して表示する。
【００１５】また、集積回路素子自身にエラー表示手段
を設けることにより、例えば、データ処理装置等に実装
された場合、データ処理装置の誤動作箇所の発見を容易
に行え、また、エラー信号をコード化することにより、
少ないエラー表示手段で、更に回路内部のどの部分にエ
ラーが発生したかを表示する。
を設けることにより、例えば、データ処理装置等に実装
された場合、データ処理装置の誤動作箇所の発見を容易
に行え、また、エラー信号をコード化することにより、
少ないエラー表示手段で、更に回路内部のどの部分にエ
ラーが発生したかを表示する。
【００１６】
【実施例】以下、この発明の一実施例を図について説明
する。図１において、１，９，１７，２５は従来技術
（図４参照）において示したものと全く同一のＡＮＤ回
路、２，１０，１８，２６は上記ＡＮＤ回路１，９，１
７，２５と同一のＡＮＤ回路、３，１１，１９，２７は
排他的ＯＲ回路（以下、ＥＸＯＲ回路という）で、ＥＸ
ＯＲ回路３を例にとると、入力６，７が“１”、“０”
或いは“０”、“１”のときにに出力８は“１”とな
る。３３はＮＯＲ回路で、入力８，１６，２４，３２の
いずれか一つが“１”であると、出力３４が“０”とな
る。３５は検出した誤動作を表示するための発光ダイオ
ードである。
する。図１において、１，９，１７，２５は従来技術
（図４参照）において示したものと全く同一のＡＮＤ回
路、２，１０，１８，２６は上記ＡＮＤ回路１，９，１
７，２５と同一のＡＮＤ回路、３，１１，１９，２７は
排他的ＯＲ回路（以下、ＥＸＯＲ回路という）で、ＥＸ
ＯＲ回路３を例にとると、入力６，７が“１”、“０”
或いは“０”、“１”のときにに出力８は“１”とな
る。３３はＮＯＲ回路で、入力８，１６，２４，３２の
いずれか一つが“１”であると、出力３４が“０”とな
る。３５は検出した誤動作を表示するための発光ダイオ
ードである。
【００１７】次に動作を説明する。ＡＮＤ回路１の入力
４，５は、ＡＮＤ回路２にも接続されており、入力４，
５が、同時に“１”、“１”のときにＡＮＤ回路１の出
力６は“１”であり、ＡＮＤ回路２の出力７も“１”と
なり、ＥＸＯＲ回路３の出力８は“０”となる。
４，５は、ＡＮＤ回路２にも接続されており、入力４，
５が、同時に“１”、“１”のときにＡＮＤ回路１の出
力６は“１”であり、ＡＮＤ回路２の出力７も“１”と
なり、ＥＸＯＲ回路３の出力８は“０”となる。
【００１８】ここで、ＡＮＤ回路１が誤動作して、入力
４，５が“１”、“１”であるのに、出力６が“０”と
なったらＡＮＤ回路２の出力７より“１”が出て、ＥＸ
ＯＲ回路３の出力８が“１”となり、ＮＯＲ回路３３の
出力３４が“０”となって、発光ダイオード３５が、点
灯することにより誤動作の検出表示が行われる。
４，５が“１”、“１”であるのに、出力６が“０”と
なったらＡＮＤ回路２の出力７より“１”が出て、ＥＸ
ＯＲ回路３の出力８が“１”となり、ＮＯＲ回路３３の
出力３４が“０”となって、発光ダイオード３５が、点
灯することにより誤動作の検出表示が行われる。
【００１９】ＡＮＤ回路９，１７，２５も、ＡＮＤ回路
１と同様の動作により誤動作検出表示が実行できる。
１と同様の動作により誤動作検出表示が実行できる。
【００２０】上記の如く、集積回路素子内部に誤動作検
出表示機能を取りつけたことにより、集積回路素子の誤
動作を簡単に検出でき、データ処理装置等の製造試験及
びユーザーの使用時におけるデータ処理のダウン時等に
早期修復が可能となる。
出表示機能を取りつけたことにより、集積回路素子の誤
動作を簡単に検出でき、データ処理装置等の製造試験及
びユーザーの使用時におけるデータ処理のダウン時等に
早期修復が可能となる。
【００２１】次に、この発明の他の実施例を図２を用い
て説明する。図において、４１はＬＳＩ、４２はパリテ
ィバス、４３はパリティエラー検出器、４４はエラー信
号、４５はエラー信号４４を保持するためのフリップフ
ロップ、４６はフリップフロップ４５の出力、４７は発
光部を素子外部（例えば、ＬＳＩ４１のパッケージ）に
設けた発光表示部、４８は出力バッファ、４９はエラー
出力端子である。
て説明する。図において、４１はＬＳＩ、４２はパリテ
ィバス、４３はパリティエラー検出器、４４はエラー信
号、４５はエラー信号４４を保持するためのフリップフ
ロップ、４６はフリップフロップ４５の出力、４７は発
光部を素子外部（例えば、ＬＳＩ４１のパッケージ）に
設けた発光表示部、４８は出力バッファ、４９はエラー
出力端子である。
【００２２】次に、動作について説明する。パリティバ
ス４２を介して送られてくるパリティビットを排他的論
理和回路等で構成されたパリティエラー検出器４３でパ
リティチェックを行い、パリティエラーが発生している
場合には、パリティエラー検出器４３からエラー信号４
４が出力される。
ス４２を介して送られてくるパリティビットを排他的論
理和回路等で構成されたパリティエラー検出器４３でパ
リティチェックを行い、パリティエラーが発生している
場合には、パリティエラー検出器４３からエラー信号４
４が出力される。
【００２３】そして、上記エラー信号４４は、図５に示
した従来における集積回路素子と同様に出力バッファ４
８を介してＬＳＩ４１のエラー出力端子４９へ送られる
と共に、この実施例では同時にフリップフロップ４５へ
も送られ、該フリップフロップ４５で保持されて出力４
６が有意となり、発光表示器４７が動作して回路素子外
部に設けられた発光部が発光し、この集積回路素子がエ
ラーを送出したことを回路素子自身に表示する。なお、
上記実施例では、エラー検出器にパリティエラー検出器
４３を用いているが、パリティチェックによるエラーの
検出に限定されるものではない。
した従来における集積回路素子と同様に出力バッファ４
８を介してＬＳＩ４１のエラー出力端子４９へ送られる
と共に、この実施例では同時にフリップフロップ４５へ
も送られ、該フリップフロップ４５で保持されて出力４
６が有意となり、発光表示器４７が動作して回路素子外
部に設けられた発光部が発光し、この集積回路素子がエ
ラーを送出したことを回路素子自身に表示する。なお、
上記実施例では、エラー検出器にパリティエラー検出器
４３を用いているが、パリティチェックによるエラーの
検出に限定されるものではない。
【００２４】図３は、この発明の他の実施例を示すブロ
ック図であり、図において、５２はエンコーダ、６１〜
６４は各々エラー検出器、７１〜７４はエラー検出器６
１〜６４から各々出力されるエラー信号、８１〜８３は
各々エンコーダ５２に接続された発光表示器である。
ック図であり、図において、５２はエンコーダ、６１〜
６４は各々エラー検出器、７１〜７４はエラー検出器６
１〜６４から各々出力されるエラー信号、８１〜８３は
各々エンコーダ５２に接続された発光表示器である。
【００２５】図３に示す実施例は、素子内部に複数のエ
ラー検出器６１，６２，・・・とエンコーダ５２とを設
けることにより、集積回路素子内における各部のエラー
信号７１，７２，・・・を検出する構成とし、検出した
エラー信号７１，７２，・・・はエンコーダ５２を用い
てコード化（この実施例では３ビットのコード化）する
ことにより、エラー検出器６１，６２，・・・の数より
少ない数の発光表示器（実施例では８１〜８３の３個）
を用いて集積回路素子内部のどの部分にエラーが発生し
たかを表示することができるように構成している。
ラー検出器６１，６２，・・・とエンコーダ５２とを設
けることにより、集積回路素子内における各部のエラー
信号７１，７２，・・・を検出する構成とし、検出した
エラー信号７１，７２，・・・はエンコーダ５２を用い
てコード化（この実施例では３ビットのコード化）する
ことにより、エラー検出器６１，６２，・・・の数より
少ない数の発光表示器（実施例では８１〜８３の３個）
を用いて集積回路素子内部のどの部分にエラーが発生し
たかを表示することができるように構成している。
【００２６】
【発明の効果】以上のように、この発明によれば集積回
路素子に多少の論理回路を追加することにより集積回路
素子の誤動作を集積回路自身が検出し、誤動作を確実に
表示することができるので、データ処理装置の品質向上
を図ることができる。
路素子に多少の論理回路を追加することにより集積回路
素子の誤動作を集積回路自身が検出し、誤動作を確実に
表示することができるので、データ処理装置の品質向上
を図ることができる。
【００２７】また、回路素子自身にエラー表示手段を設
けることにより、データ処理装置等に実装された場合、
データ処理装置の誤動作箇所の発見を容易に行え、デー
タ処理装置等の製造試験やユーザー使用時におけるダウ
ン時の早期修復を行うことができる。
けることにより、データ処理装置等に実装された場合、
データ処理装置の誤動作箇所の発見を容易に行え、デー
タ処理装置等の製造試験やユーザー使用時におけるダウ
ン時の早期修復を行うことができる。
【００２８】また、エンコーダを用いて複数箇所からエ
ラー信号をコード化することにより、少ないエラー表示
手段で表示することができ、例えば、ＬＳＩパッケージ
に取り付けた発光表示器でも該回路素子の内部のどの部
分にエラーが発生しているかを容易に判別することがで
きる。
ラー信号をコード化することにより、少ないエラー表示
手段で表示することができ、例えば、ＬＳＩパッケージ
に取り付けた発光表示器でも該回路素子の内部のどの部
分にエラーが発生しているかを容易に判別することがで
きる。
【図１】この発明の一実施例による誤動作検出表示機能
付集積回路素子（ＡＮＤ回路）の構成を示す回路図であ
る。
付集積回路素子（ＡＮＤ回路）の構成を示す回路図であ
る。
【図２】この発明の他の実施例による集積回路素子の構
成を示すブロック図である。
成を示すブロック図である。
【図３】この発明の他の実施例による集積回路素子の構
成を示すブロック図である。
成を示すブロック図である。
【図４】従来における集積回路素子（ＡＮＤ回路）の構
成を示す回路図である。
成を示す回路図である。
【図５】従来における集積回路素子の構成を示すブロッ
ク図である。
ク図である。
１ ＡＮＤ回路 ２ ＡＮＤ回路 ３ ＥＸＯＲ回路 ９ ＡＮＤ回路 １０ ＡＮＤ回路 １１ ＥＸＯＲ回路 １７ ＡＮＤ回路 １８ ＡＮＤ回路 １９ ＥＸＯＲ回路 ２５ ＡＮＤ回路 ２６ ＡＮＤ回路 ２７ ＥＸＯＲ回路 ３３ ＮＯＲ回路 ３５ 発光ダイオード ４１ ＬＳＩ ４２ パリティバス ４３ パリティエラー検出器 ４４ エラー信号 ４５ フリップフロップ ４７ 発光表示器 ４９ エラー出力端子 ５２ エンコーダ
Claims (3)
- 【請求項１】 データ処理装置の論理回路に使用される
集積回路素子において、前記集積回路素子自身が該素子
の誤動作を検出表示する誤動作検出表示手段を具備した
ことを特徴とする集積回路素子。 - 【請求項２】 回路素子内部にエラー検出器を有する集
積回路素子において、前記エラー検出器からのエラー信
号によりエラーを表示するエラー表示手段を回路素子自
身に付加したことを特徴とする集積回路素子。 - 【請求項３】 回路素子内部の所定箇所に分散して設け
られた複数のエラー検出器と、前記エラー検出器からの
エラー信号をコード化する手段を備え、コード化したエ
ラー信号により前記複数のエラー検出器の数より少ない
数のエラー表示手段を用いてエラー発生箇所の表示を行
うことを特徴とする集積回路素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4002997A JPH05119126A (ja) | 1991-01-17 | 1992-01-10 | 集積回路素子 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP374191 | 1991-01-17 | ||
| JP16690991 | 1991-07-08 | ||
| JP3-166909 | 1991-07-08 | ||
| JP3-3741 | 1991-07-08 | ||
| JP4002997A JPH05119126A (ja) | 1991-01-17 | 1992-01-10 | 集積回路素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05119126A true JPH05119126A (ja) | 1993-05-18 |
Family
ID=27275619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4002997A Pending JPH05119126A (ja) | 1991-01-17 | 1992-01-10 | 集積回路素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05119126A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU780731B2 (en) * | 2001-06-08 | 2005-04-14 | Sumitomo Chemical Company, Limited | Pyrone compounds and their use |
-
1992
- 1992-01-10 JP JP4002997A patent/JPH05119126A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU780731B2 (en) * | 2001-06-08 | 2005-04-14 | Sumitomo Chemical Company, Limited | Pyrone compounds and their use |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6292911B1 (en) | Error detection scheme for a high-speed data channel | |
| JPH02110388A (ja) | 集積回路モジュール | |
| US11069421B1 (en) | Circuitry for checking operation of error correction code (ECC) circuitry | |
| JPH05119126A (ja) | 集積回路素子 | |
| US10401419B2 (en) | Failure detection circuit, failure detection system and failure detection method | |
| US11934263B2 (en) | Parity protected memory blocks merged with error correction code (ECC) protected blocks in a codeword for increased memory utilization | |
| KR0147624B1 (ko) | 디지탈 출력의 이중화 장치 | |
| US20040177289A1 (en) | Method and arrangement for detecting and correcting line defects | |
| JP4518790B2 (ja) | 半導体装置及びその制御方法 | |
| JP2704062B2 (ja) | 情報処理装置 | |
| JPH04115634A (ja) | 電源ノイズ検出回路 | |
| JP2636669B2 (ja) | 接続情報検出回路及び接続情報検出方法 | |
| JP2001296919A (ja) | 故障診断装置 | |
| JPS58144953A (ja) | エラ−検出・訂正回路 | |
| JPS60132338A (ja) | Ｌｓｉ内共有バスの故障検出装置 | |
| JPH09237197A (ja) | 半導体集積回路装置 | |
| JPS6232821B2 (ja) | ||
| JPS63145544A (ja) | モジュロｗ回路 | |
| JPH05298201A (ja) | 情報処理システムのシステムバスエラー処理方式 | |
| JPH05102941A (ja) | 故障検出方法 | |
| JPH0950305A (ja) | プログラマブルコントローラおよびその故障検出方法 | |
| JPS5917465B2 (ja) | チエツク装置 | |
| JPH11184723A (ja) | 故障検出方式 | |
| JPH05157816A (ja) | 実装回路の不良検出回路及び集積回路 | |
| JP2000222348A (ja) | アービトレーション回路の自己診断回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040518 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20050308 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20050426 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060425 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060621 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061003 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061016 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |