JPH05119065A - Waveform observation device - Google Patents

Abstract

PURPOSE:To provide a waveform observation device which can surely catch a waveform at abnormal time when signals whose level is higher than the triggering level are not inputted for more than a fixed period of time. CONSTITUTION:This waveform observation device is provided with a data memory circuit 13 for storing digital signals, trigger circuit 14 which generates a triggering signal when the level of the inputted analog data is higher than a trigger level, trigger interval measurement circuit 15 which starts counting operations from an initial value set by a trigger signal inputted from the circuit 14 and outputs a count-end signal to the circuit 13 when the count value exceeds a fixed value, and arithmetic and control circuit 18 which sets the counting operation initiating value and controls the processing of measured data and the whole operations of this device.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明はディジタルオシロスコー
プ等の波形観測装置に関し、特に一定時間内にトリガが
発生しない場合にも観測し得る波形観測装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a waveform observing device such as a digital oscilloscope, and more particularly to a waveform observing device capable of observing even when a trigger does not occur within a fixed time.

【０００２】[0002]

【従来の技術】従来のディジタルオシロスコープ等の波
形観測装置では、パタントリガ，レベルトリガ，マルチ
ゲートトリガ，イベントカウントトリガ等の様々なトリ
ガ機能がある。2. Description of the Related Art A conventional waveform observing device such as a digital oscilloscope has various trigger functions such as a pattern trigger, a level trigger, a multi-gate trigger and an event count trigger.

【０００３】[0003]

【発明が解決しようとする課題】ところで、この波形観
測装置では、定常的な信号入力が途切れた時にトリガを
かけて、その現象のみを捕捉することは難しい。By the way, in this waveform observing apparatus, it is difficult to trigger only when the steady signal input is interrupted and to capture only the phenomenon.

【０００４】図４にそのような例を示す。図において、
１は入力信号で、トリガレベル２を超える点をトリガ点
３としてトリガを発生する。この入力信号１は時刻ｔ₁
において切断された状態になっている。このように定常
的な入力信号１が切断されたような状態のみ捕捉するこ
とはなかなか容易ではない。FIG. 4 shows such an example. In the figure,
Reference numeral 1 denotes an input signal, and a point exceeding the trigger level 2 is used as a trigger point 3 to generate a trigger. This input signal 1 is at time t ₁
Has been cut off at. As described above, it is not easy to capture only the state in which the steady input signal 1 is disconnected.

【０００５】本発明は上記の点に鑑みてなされたもの
で、その目的は、トリガレベルを超える信号が一定時間
入力しない異常時に、異常時の波形を確実に捕捉するこ
とのできる波形観測装置を実現することにある。The present invention has been made in view of the above points, and an object thereof is to provide a waveform observing device capable of reliably capturing a waveform at the time of an abnormality in a case where a signal exceeding a trigger level is not input for a certain period of time. It is to be realized.

【０００６】[0006]

【課題を解決するための手段】前記の課題を解決する本
発明は、入力信号によりトリガ信号を発生して入力信号
を該トリガ信号によって表示する波形観測装置におい
て、ディジタル化された測定データを蓄積するデータメ
モリ回路と、入力アナログデータが予め設定したトリガ
レベルを超えた時にトリガ信号を発生するトリガ回路
と、該トリガ回路から入力されたトリガ信号により予め
設定されている初期値からカウントを開始すると共に、
カウント数が一定値を超えた時にカウント完了信号を前
記データメモリ回路に出力するトリガインタバル測定回
路と、該トリガインタバル測定回路にカウントの前記初
期値を設定し、測定データの処理や装置全体の動作を制
御する演算制御回路とを具備することを特徴とするもの
である。According to the present invention for solving the above-mentioned problems, a waveform observing apparatus for generating a trigger signal by an input signal and displaying the input signal by the trigger signal stores accumulated digitized measurement data. Data memory circuit, a trigger circuit that generates a trigger signal when the input analog data exceeds a preset trigger level, and a count is started from an initial value preset by the trigger signal input from the trigger circuit. With
A trigger interval measuring circuit that outputs a count completion signal to the data memory circuit when the number of counts exceeds a certain value, and sets the initial value of the count in the trigger interval measuring circuit to process the measured data and operate the entire apparatus. And an arithmetic control circuit for controlling the.

【０００７】[0007]

【作用】ディジタル化された測定データはデータメモリ
回路に蓄積される。一方、アナログデータはトリガ回路
に入力され、トリガレベルを超えた時に、トリガ回路は
トリガ信号をトリガインタバル測定回路に入力する。ト
リガインタバル測定回路はトリガ信号が入力されるとカ
ウントを開始し、一定のカウント数を超えてもトリガ入
力がない場合は、カウント完了信号を出力してその時点
前後のデータをデータメモリ回路から出力させる。The digitized measurement data is stored in the data memory circuit. On the other hand, the analog data is input to the trigger circuit, and when the trigger level is exceeded, the trigger circuit inputs the trigger signal to the trigger interval measurement circuit. The trigger interval measurement circuit starts counting when a trigger signal is input, and if there is no trigger input even if a certain number of counts are exceeded, a count complete signal is output and the data before and after that point is output from the data memory circuit. Let

【０００８】[0008]

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図１は本発明の一実施例の装置のブロック
図である。図において、１１は外部信号が入力される入
力端子、１２は入力端子１１から入力されたアナログ信
号をディジタル信号に変換するＡＤ変換器である。１３
はディジタル信号に変換された測定データを逐次蓄積し
ながら先に入力されたデータから出力するリングメモリ
であるデータメモリ回路である。Embodiments of the present invention will now be described in detail with reference to the drawings. FIG. 1 is a block diagram of an apparatus according to an embodiment of the present invention. In the figure, 11 is an input terminal for inputting an external signal, and 12 is an AD converter for converting an analog signal input from the input terminal 11 into a digital signal. Thirteen
Is a data memory circuit which is a ring memory which sequentially outputs measured data converted into digital signals and outputs the data from previously input data.

【０００９】１４は入力端子１１から入力された信号に
基づきトリガ信号を発生するトリガ回路、１５はトリガ
信号が入力されるとトリガ制御信号を出力すると共に、
カウントを開始して、トリガ信号の入力する時間間隔を
測定し、一定の時間内に次のトリガ信号が入力されない
時はカウント完了信号を出力するトリガインタバル測定
回路で、その出力信号はデータメモリ回路１３に入力さ
れる。Reference numeral 14 denotes a trigger circuit for generating a trigger signal based on a signal input from the input terminal 11, and reference numeral 15 outputs a trigger control signal when the trigger signal is input.
Trigger interval measurement circuit that starts counting, measures the time interval at which the trigger signal is input, and outputs the count complete signal when the next trigger signal is not input within a fixed time.The output signal is the data memory circuit. 13 is input.

【００１０】１６はバス１７を介して入力された測定波
形とその他の諸情報を表示する表示回路、１８はバス１
７を経てトリガインタバル測定回路に測定条件を与え、
測定データの処理や、装置全体の動作を制御する演算制
御回路である。Reference numeral 16 denotes a display circuit for displaying the measurement waveform input via the bus 17 and other various information, and 18 denotes the bus 1
The measurement conditions are given to the trigger interval measurement circuit via 7,
This is an arithmetic and control circuit that controls the processing of measurement data and the operation of the entire device.

【００１１】次に、上記のように構成された実施例の装
置の動作を説明する。入力端子１１に入力された信号は
データメモリ回路１３に逐次入力されて格納される。入
力信号は又、トリガ回路１４に入力され、トリガ回路１
４はトリガ信号ＴＲＧをトリガインタバルメモリ回路１
５に入力する。トリガインタバル測定回路１５はトリガ
信号ＴＲＧが入力されるとトリガ制御信号ＭＴＲＧをデ
ータメモリ回路１３に出力すると共に、カウントを開始
し、一定数をカウントしても次のトリガ信号が入力され
ない場合カウント完了信号ＲＣを出力してトリガ制御信
号ＭＴＲＧをデータメモリ回路１３に入力する。データ
メモリ回路１３はトリガ制御信号ＭＴＲＧによってデー
タを出力し表示回路１６に表示させる。Next, the operation of the apparatus of the embodiment constructed as described above will be explained. The signal input to the input terminal 11 is sequentially input to and stored in the data memory circuit 13. The input signal is also input to the trigger circuit 14 and the trigger circuit 1
4 is a trigger signal TRG for trigger interval memory circuit 1
Enter in 5. When the trigger signal TRG is input, the trigger interval measuring circuit 15 outputs the trigger control signal MTRG to the data memory circuit 13 and starts counting, and when the next trigger signal is not input even after counting a fixed number, the count is completed. The signal RC is output and the trigger control signal MTRG is input to the data memory circuit 13. The data memory circuit 13 outputs data according to the trigger control signal MTRG and causes the display circuit 16 to display the data.

【００１２】トリガインタバル測定回路１５の構成例を
図２に示す。図において、２１はトリガ回路１４から入
力されたトリガ信号ＴＲＧにより、予め設定された初期
値からカウントを開始するリトリガブルカウンタで、バ
ス１７を介して演算制御回路１８により初期値が設定さ
れる。又、クロックが入力されてカウント動作を行う。A configuration example of the trigger interval measuring circuit 15 is shown in FIG. In the figure, reference numeral 21 is a retriggerable counter that starts counting from a preset initial value in response to a trigger signal TRG input from the trigger circuit 14, and the arithmetic control circuit 18 sets the initial value via the bus 17. .. Also, a clock is input to perform a counting operation.

【００１３】２２はトリガ信号とリトリガブルカウンタ
２１からの信号が入力されて、そのいずれかを選択して
トリガ制御信号ＭＴＲＧを出力するセレクタである。図
１のトリガ回路１４からトリガ信号ＴＲＧがリトリガブ
ルカウンタ２１に入力される。リトリガブルカウンタ２
１はトリガ信号ＴＲＧの入力によりリセットされ、リセ
ット後に予め演算制御回路１８により設定された初期値
からカウントを開始する。そしてクロック信号ＣＬＫの
入力によりカウント動作を行う。リトリガブルカウンタ
２１は所定のカウントを完了すると、カウント完了信号
ＲＣを出力してセレクタ２２に入力する。セレクタ２２
はカウント完了信号ＲＣと別に入力されているトリガ信
号のいずれか入力された信号をトリガ制御信号ＭＴＲＧ
として出力する。A selector 22 receives a trigger signal and a signal from the retriggerable counter 21, selects one of them and outputs a trigger control signal MTRG. The trigger signal TRG is input from the trigger circuit 14 of FIG. 1 to the retriggerable counter 21. Retriggerable counter 2
1 is reset by the input of the trigger signal TRG, and after resetting, the counting is started from the initial value preset by the arithmetic control circuit 18. Then, the count operation is performed by the input of the clock signal CLK. When the retriggerable counter 21 completes a predetermined count, it outputs a count completion signal RC and inputs it to the selector 22. Selector 22
Is a trigger control signal MTRG which is one of the trigger signals input separately from the count completion signal RC.
Output as.

【００１４】図１に戻り、データメモリ回路１３はトリ
ガインタバル測定回路１５から入力されるトリガ制御信
号ＭＴＲＧによりデータを出力するが、トリガ制御信号
ＭＴＲＧがカウント完了信号ＲＣによるものであれば、
データメモリ回路１３はカウンタ完了信号ＲＣが入力さ
れた時の信号のみを捕捉し、カウンタ完了信号ＲＣ入力
時の前後の信号が出力されて、表示回路１６に表示され
る。Returning to FIG. 1, the data memory circuit 13 outputs data according to the trigger control signal MTRG input from the trigger interval measuring circuit 15, but if the trigger control signal MTRG is based on the count completion signal RC,
The data memory circuit 13 captures only the signal when the counter completion signal RC is input, and the signals before and after the input of the counter completion signal RC are output and displayed on the display circuit 16.

【００１５】上記の実施例の装置の動作のタイムチャー
トを図３に示す。（イ）図は入力信号１とトリガレベル
２の関係を示す図、（ロ）図はトリガの図である。
（イ）図において、入力信号１がトリガレベル２と交叉
した点がトリガ点３となっている。このトリガ点３にお
いて（ロ）図のトリガＴＲＧが立ち上がり、入力信号１
の負勾配のトリガレベル２との交点においてトリガＴＲ
Ｇは立ち下がる。A time chart of the operation of the apparatus of the above-mentioned embodiment is shown in FIG. (A) is a diagram showing the relationship between the input signal 1 and the trigger level 2, and (B) is a diagram of the trigger.
In the figure (a), the point where the input signal 1 intersects the trigger level 2 is the trigger point 3. At this trigger point 3, the trigger TRG shown in (b) rises, and the input signal 1
TR at the intersection with the trigger level 2 of the negative slope of
G falls.

【００１６】（ハ）図はトリガ信号ＴＲＧがトリガイン
タバル測定回路１５に入力されてリトリガブルカウンタ
２１がカウントするカウント値を示している。トリガ信
号ＴＲＧの立ち上がりで初期値“Ｋ”から（ニ）図に示
すクロック毎にカウントを始める。次のトリガ点３にお
いてはリトリガブルカウンタ２１は再び初期値“Ｋ”か
らカウントをクロック毎に始める。リトリガブルカウン
タ２１がカウント完了値“ｎ−１”までに次のトリガ点
３がないため、カウント“ｎ”において、（ホ）図のカ
ウント完了信号ＲＣが立ち上がり、（ヘ）図のトリガ制
御信号ＭＴＲＧが立ち上がって、データメモリ回路１３
に入力される。FIG. 5C shows the count value counted by the retriggerable counter 21 when the trigger signal TRG is input to the trigger interval measuring circuit 15. At the rising edge of the trigger signal TRG, counting is started from the initial value "K" for each clock shown in FIG. At the next trigger point 3, the retriggerable counter 21 starts counting again from the initial value "K" every clock. Since the retriggerable counter 21 does not have the next trigger point 3 until the count completion value “n−1”, the count completion signal RC in FIG. The signal MTRG rises and the data memory circuit 13
Entered in.

【００１７】以上説明したように本実施例によれば、ト
リガレベルを超える信号が入力された後一定時間後にト
リガ信号が入力されない場合に、トリガ信号を発生して
入力信号停止時の波形を確実に捕捉することができるよ
うになる。As described above, according to the present embodiment, when the trigger signal is not input after a certain period of time after the signal exceeding the trigger level is input, the trigger signal is generated to ensure the waveform when the input signal is stopped. Will be able to be captured.

【００１８】[0018]

【発明の効果】以上詳細に説明したように本発明によれ
ば、トリガレベルを超える信号が一定時間入力しない異
常時に、異常時の波形を確実に捕捉することができるよ
うになり、実用上の効果は大きい。As described above in detail, according to the present invention, it becomes possible to reliably capture the waveform at the time of an abnormality when the signal exceeding the trigger level is not input for a certain period of time. The effect is great.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の一実施例の装置のブロック図である。FIG. 1 is a block diagram of an apparatus according to an embodiment of the present invention.

【図２】図１の装置のトリガインタバル測定回路の構成
例のブロック図である。FIG. 2 is a block diagram of a configuration example of a trigger interval measuring circuit of the device of FIG.

【図３】本発明の実施例の装置の動作のタイムチャート
である。FIG. 3 is a time chart of the operation of the apparatus according to the embodiment of the present invention.

【図４】入力信号とトリガレベルとの関係を示す図であ
る。FIG. 4 is a diagram showing a relationship between an input signal and a trigger level.

【符号の説明】[Explanation of symbols]

１３ データメモリ回路 １４ トリガ回路 １５ トリガインタバル測定回路 １８ 演算制御回路 13 data memory circuit 14 trigger circuit 15 trigger interval measurement circuit 18 arithmetic control circuit

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】 入力信号によりトリガ信号を発生して入
力信号を該トリガ信号によって表示する波形観測装置に
おいて、 ディジタル化された測定データを蓄積するデータメモリ
回路（１３）と、 入力アナログデータが予め設定したトリガレベルを超え
た時にトリガ信号を発生するトリガ回路（１４）と、 該トリガ回路（１４）から入力されたトリガ信号により
予め設定されている初期値からカウントを開始すると共
に、カウント数が一定値を超えた時にカウント完了信号
を前記データメモリ回路（１３）に出力するトリガイン
タバル測定回路（１５）と、 該トリガインタバル測定回路（１５）にカウントの前記
初期値を設定し、測定データの処理や装置全体の動作を
制御する演算制御回路（１８）とを具備することを特徴
とする波形観測装置。1. A waveform observing device for generating a trigger signal according to an input signal and displaying the input signal according to the trigger signal, wherein a data memory circuit (13) for accumulating digitized measurement data and an input analog data are stored in advance. A trigger circuit (14) that generates a trigger signal when the set trigger level is exceeded, and starts counting from an initial value preset by the trigger signal input from the trigger circuit (14), and A trigger interval measuring circuit (15) that outputs a count completion signal to the data memory circuit (13) when the value exceeds a certain value, and sets the initial value of the count in the trigger interval measuring circuit (15), A waveform observing device comprising: an arithmetic control circuit (18) for controlling processing and operation of the entire apparatus. .