JPH0511865A - 多重系電力変換制御装置 - Google Patents
多重系電力変換制御装置Info
- Publication number
- JPH0511865A JPH0511865A JP3243427A JP24342791A JPH0511865A JP H0511865 A JPH0511865 A JP H0511865A JP 3243427 A JP3243427 A JP 3243427A JP 24342791 A JP24342791 A JP 24342791A JP H0511865 A JPH0511865 A JP H0511865A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- deviation
- control
- pulse
- power converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Voltage And Current In General (AREA)
- Control Of Electrical Variables (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【目的】 制御信号の切り換え時に偏差を生ずることが
なく、一部の制御回路が不調になっても負荷やサイリス
タ変換器等に変動等を与えることがない多重系電力変換
制御装置を提供する。 【構成】 電力変換器１０から所定の電力が供給される
負荷１２の状態を検出する負荷状態検出手段１４からの
検出信号１００を取り込むとともにその負荷１２を所定
の状態とするための指令信号１０２を取り込み検出信号
１００および指令信号１０２に基づいて電力変換器１０
を制御する広幅パルス制御信号１０４を形成する少なく
とも３個の対等な制御回路２６と、これらの対等な制御
回路２６からの広幅パルス制御信号１０４の多数決を採
り一致した期間の多数側パルス制御信号１２０を電力変
換器１０に供給する切換え回路２２とを含む。
なく、一部の制御回路が不調になっても負荷やサイリス
タ変換器等に変動等を与えることがない多重系電力変換
制御装置を提供する。 【構成】 電力変換器１０から所定の電力が供給される
負荷１２の状態を検出する負荷状態検出手段１４からの
検出信号１００を取り込むとともにその負荷１２を所定
の状態とするための指令信号１０２を取り込み検出信号
１００および指令信号１０２に基づいて電力変換器１０
を制御する広幅パルス制御信号１０４を形成する少なく
とも３個の対等な制御回路２６と、これらの対等な制御
回路２６からの広幅パルス制御信号１０４の多数決を採
り一致した期間の多数側パルス制御信号１２０を電力変
換器１０に供給する切換え回路２２とを含む。
Description
【０００１】
【産業上の利用分野】本発明は、多重系電力変換制御装
置に係り、特に、電力変換器を制御する制御回路を複数
設けて多重系を構成し、複数の制御回路のうちのいずれ
かが故障した場合でも運転を正常に継続するに好適な多
重系電力変換制御装置に関する。
置に係り、特に、電力変換器を制御する制御回路を複数
設けて多重系を構成し、複数の制御回路のうちのいずれ
かが故障した場合でも運転を正常に継続するに好適な多
重系電力変換制御装置に関する。
【０００２】
【従来の技術】図６は、従来の多重系電力変換制御装置
の系統構成の一例を示すブロック図である。例えばサイ
リスタ変換器を用いた電力変換器１０は、負荷１２に所
定の電力を供給する。負荷状態検出手段すなわち電流検
出器１４は、負荷１２への電力供給状態を検出し、検出
信号１００を出力する。多重系電力変換制御装置は、制
御回路１６Ａ，１６Ｂ，…を含んでいる。各制御回路１
６Ａ，１６Ｂ，…は、負荷１２を所定状態にするための
指令信号１０２を取り込み、検出信号１００と指令信号
１０２とに基づいてサイリスタ変換器１０を制御する制
御信号１０４を形成する。多重系電力変換制御装置は、
制御回路１６Ａ，１６Ｂ，…からの制御信号１０４Ａ，
１０４Ｂ，…を切り換え、パルストランス１８を介し
て、いずれかの制御信号をサイリスタ変換器１０に供給
する。
の系統構成の一例を示すブロック図である。例えばサイ
リスタ変換器を用いた電力変換器１０は、負荷１２に所
定の電力を供給する。負荷状態検出手段すなわち電流検
出器１４は、負荷１２への電力供給状態を検出し、検出
信号１００を出力する。多重系電力変換制御装置は、制
御回路１６Ａ，１６Ｂ，…を含んでいる。各制御回路１
６Ａ，１６Ｂ，…は、負荷１２を所定状態にするための
指令信号１０２を取り込み、検出信号１００と指令信号
１０２とに基づいてサイリスタ変換器１０を制御する制
御信号１０４を形成する。多重系電力変換制御装置は、
制御回路１６Ａ，１６Ｂ，…からの制御信号１０４Ａ，
１０４Ｂ，…を切り換え、パルストランス１８を介し
て、いずれかの制御信号をサイリスタ変換器１０に供給
する。
【０００３】制御回路１６Ａは、電流検出器１４からの
検出信号１００と指令器１６０Ａからの指令信号１０２
Ａとの偏差を演算し信号１０６Ａを得る加算器１６１Ａ
と、加算器１６１Ａからの信号１０６Ａを取り込み所定
の演算処理を実行し演算信号１０８Ａを形成する演算器
１６２Ａと、演算器１６２Ａからの演算信号１０８Ａと
制御回路１６Ｂからの演算信号１０８Ｂとを取り込み偏
差１１０Ａを検出する偏差検出器１６３Ａと、スイッチ
１６４Ａを介して偏差検出器１６３Ａからの偏差１１０
Ａを取り込むとともに演算信号１０８Ａを取り込み加算
信号１１２Ａを得る加算器１６５Ａと、加算器１６５Ａ
からの加算信号１１２Ａに基づき制御信号１０４Ａを形
成するパルス移相器１６６Ａと、制御信号１０４Ａをパ
ルストランス１８に供給するスイッチ１６７Ａとを備え
ている。
検出信号１００と指令器１６０Ａからの指令信号１０２
Ａとの偏差を演算し信号１０６Ａを得る加算器１６１Ａ
と、加算器１６１Ａからの信号１０６Ａを取り込み所定
の演算処理を実行し演算信号１０８Ａを形成する演算器
１６２Ａと、演算器１６２Ａからの演算信号１０８Ａと
制御回路１６Ｂからの演算信号１０８Ｂとを取り込み偏
差１１０Ａを検出する偏差検出器１６３Ａと、スイッチ
１６４Ａを介して偏差検出器１６３Ａからの偏差１１０
Ａを取り込むとともに演算信号１０８Ａを取り込み加算
信号１１２Ａを得る加算器１６５Ａと、加算器１６５Ａ
からの加算信号１１２Ａに基づき制御信号１０４Ａを形
成するパルス移相器１６６Ａと、制御信号１０４Ａをパ
ルストランス１８に供給するスイッチ１６７Ａとを備え
ている。
【０００４】他の制御回路１６Ｂ，…も制御回路１６Ａ
と同様に構成されている。
と同様に構成されている。
【０００５】スイッチ１６４と１６７とは、各制御回路
１６Ａ，１６Ｂ，…の内部で連動する。スイッチ１６４
は、自らの系を使用中は回路を遮断する一方で不使用時
は回路を接続する状態になり、スイッチ１６７は、自ら
の系を使用中は回路を接続する一方で不使用時は回路を
遮断する状態になる。スイッチ１６４Ａ，１６４Ｂ，…
とスイッチ１６７Ａ，１６７Ｂ，…とは、診断装置２０
により制御される。診断装置２０は、演算器１６２Ａ，
１６２Ｂ，…およびパルス移相器１６６Ａ，１６６Ｂ，
…からの信号を取り込み、制御回路１６Ａ，１６Ｂ，…
が故障しているか否かを診断する。
１６Ａ，１６Ｂ，…の内部で連動する。スイッチ１６４
は、自らの系を使用中は回路を遮断する一方で不使用時
は回路を接続する状態になり、スイッチ１６７は、自ら
の系を使用中は回路を接続する一方で不使用時は回路を
遮断する状態になる。スイッチ１６４Ａ，１６４Ｂ，…
とスイッチ１６７Ａ，１６７Ｂ，…とは、診断装置２０
により制御される。診断装置２０は、演算器１６２Ａ，
１６２Ｂ，…およびパルス移相器１６６Ａ，１６６Ｂ，
…からの信号を取り込み、制御回路１６Ａ，１６Ｂ，…
が故障しているか否かを診断する。
【０００６】
【発明が解決しようとする課題】図６に示す多重系電力
変換制御装置は、制御回路１６Ａを使用中は制御回路１
６Ｂ，…を待期状態とし、制御回路１６Ｂを使用中は制
御回路１６Ａ，…を待期状態として用いる。
変換制御装置は、制御回路１６Ａを使用中は制御回路１
６Ｂ，…を待期状態とし、制御回路１６Ｂを使用中は制
御回路１６Ａ，…を待期状態として用いる。
【０００７】例えば、制御回路１６Ａを使用状態とし制
御回路１６Ｂを待期状態として使用する場合、制御回路
１６Ａにおいては、スイッチ１６７Ａを接続状態としス
イッチ１６４Ａを遮断状態とし、制御回路１６Ｂにおい
ては、スイッチ１６７Ｂを遮断状態とし、スイッチ１６
４Ｂを接続状態とする。
御回路１６Ｂを待期状態として使用する場合、制御回路
１６Ａにおいては、スイッチ１６７Ａを接続状態としス
イッチ１６４Ａを遮断状態とし、制御回路１６Ｂにおい
ては、スイッチ１６７Ｂを遮断状態とし、スイッチ１６
４Ｂを接続状態とする。
【０００８】制御回路１６Ａの加算器１６１Ａは、指令
器１６０Ａからの指令信号１０２Ａと電流検出器１４か
らの検出信号１００との偏差を演算し、信号１０６Ａを
演算器１６２Ａに出力する。演算器１６２Ａは、所定の
演算処理を実行し、演算信号１０８Ａを出力する。この
場合、スイッチ１６４Ａが遮断状態にあるので、加算器
１６５Ａは、演算信号１０８Ａをそのまま加算信号１１
２Ａとして、パルス移相器１６６Ａに出力する。パルス
移相器１６６Ａは、加算信号１１２Ａを取り込み、所定
の移相処理を実行して制御信号１０４Ａを出力し、パル
ストランス１８を介して、サイリスタ変換器１０のゲー
トに印加する。
器１６０Ａからの指令信号１０２Ａと電流検出器１４か
らの検出信号１００との偏差を演算し、信号１０６Ａを
演算器１６２Ａに出力する。演算器１６２Ａは、所定の
演算処理を実行し、演算信号１０８Ａを出力する。この
場合、スイッチ１６４Ａが遮断状態にあるので、加算器
１６５Ａは、演算信号１０８Ａをそのまま加算信号１１
２Ａとして、パルス移相器１６６Ａに出力する。パルス
移相器１６６Ａは、加算信号１１２Ａを取り込み、所定
の移相処理を実行して制御信号１０４Ａを出力し、パル
ストランス１８を介して、サイリスタ変換器１０のゲー
トに印加する。
【０００９】一方、制御回路１６Ｂにおいては、偏差検
出器１６３Ｂが、制御回路１６Ａの演算器１６２Ａの演
算信号１０８Ａと自らの系の演算器１６２Ｂの演算信号
１０８Ｂとを取り込み、偏差１１０Ｂを検出し、スイッ
チ１６４Ｂを介して、加算器１６５Ｂに印加する。加算
器１６５Ｂは、演算器１６２Ｂからの演算信号１０８Ｂ
と偏差１１０Ｂとを加算し、加算信号１１２Ｂを得る。
パルス移相器１６６Ｂは、加算信号１１２Ｂに基づい
て、制御信号１０４Ｂを出力する。したがって、パルス
移相器１６６Ｂから出力される制御信号１０４Ｂは、制
御回路１６Ａから出力されている制御信号１０４Ａと一
応同じものとして、制御回路１６Ａが故障した時にその
制御信号１０４Ａに代えて、パルストランス１８に加え
られる。
出器１６３Ｂが、制御回路１６Ａの演算器１６２Ａの演
算信号１０８Ａと自らの系の演算器１６２Ｂの演算信号
１０８Ｂとを取り込み、偏差１１０Ｂを検出し、スイッ
チ１６４Ｂを介して、加算器１６５Ｂに印加する。加算
器１６５Ｂは、演算器１６２Ｂからの演算信号１０８Ｂ
と偏差１１０Ｂとを加算し、加算信号１１２Ｂを得る。
パルス移相器１６６Ｂは、加算信号１１２Ｂに基づい
て、制御信号１０４Ｂを出力する。したがって、パルス
移相器１６６Ｂから出力される制御信号１０４Ｂは、制
御回路１６Ａから出力されている制御信号１０４Ａと一
応同じものとして、制御回路１６Ａが故障した時にその
制御信号１０４Ａに代えて、パルストランス１８に加え
られる。
【００１０】しかし、この種の多重系電力変換制御装置
においては、パルス移相器１６６Ａや１６６Ｂ等におけ
る移相遅れ等は同じであるという仮定に基づいているた
め、パルス移相器１６６Ａまたは１６６Ｂ等の内部故障
や内部ドリフト等により、パルス移相器１６６Ａからの
制御信号１０４Ａとパルス移相器１６６Ｂからの制御信
号１０４Ｂ等との間に位相差が生じることがあった。
においては、パルス移相器１６６Ａや１６６Ｂ等におけ
る移相遅れ等は同じであるという仮定に基づいているた
め、パルス移相器１６６Ａまたは１６６Ｂ等の内部故障
や内部ドリフト等により、パルス移相器１６６Ａからの
制御信号１０４Ａとパルス移相器１６６Ｂからの制御信
号１０４Ｂ等との間に位相差が生じることがあった。
【００１１】このように、制御信号１０４Ａと１０４Ｂ
等との間に位相差があると、制御信号切り換えの前後に
おいて、大きな偏差が生じることがあり、この偏差が負
荷やサイリスタ変換器等に変動を与え、その変動の大き
さによってはトリップに移行するという欠点があった。
等との間に位相差があると、制御信号切り換えの前後に
おいて、大きな偏差が生じることがあり、この偏差が負
荷やサイリスタ変換器等に変動を与え、その変動の大き
さによってはトリップに移行するという欠点があった。
【００１２】また、偏差検出器１６３Ｂが、制御回路１
６Ａの演算器１６２Ａの演算信号１０８Ａと自らの系の
演算器１６２Ｂの演算信号１０８Ｂとを取り込み、偏差
１１０Ｂを検出し、スイッチ１６４Ｂを介して、加算器
１６５Ｂに印加する系統構成となっているために、制御
回路１６Ａの演算器１６２Ａが正常動作から多少外れて
しまい、望ましくない制御信号１０４Ａが出るような状
態になっても、制御信号１０４Ｂはそれに追随しようと
するので、負荷やサイリスタ変換器に異常な動作を強い
るおそれがあった。
６Ａの演算器１６２Ａの演算信号１０８Ａと自らの系の
演算器１６２Ｂの演算信号１０８Ｂとを取り込み、偏差
１１０Ｂを検出し、スイッチ１６４Ｂを介して、加算器
１６５Ｂに印加する系統構成となっているために、制御
回路１６Ａの演算器１６２Ａが正常動作から多少外れて
しまい、望ましくない制御信号１０４Ａが出るような状
態になっても、制御信号１０４Ｂはそれに追随しようと
するので、負荷やサイリスタ変換器に異常な動作を強い
るおそれがあった。
【００１３】本発明の目的は、制御信号の切り換え時に
偏差を生ずることがなく、一部の制御回路が不調になっ
ても負荷やサイリスタ変換器等に変動等を与えることが
ない多重系電力変換制御装置を提供することである。
偏差を生ずることがなく、一部の制御回路が不調になっ
ても負荷やサイリスタ変換器等に変動等を与えることが
ない多重系電力変換制御装置を提供することである。
【００１４】
【課題を解決するための手段】本発明は、上記目的を達
成するために、電力変換器から所定の電力が供給される
負荷の状態を検出する負荷状態検出手段からの検出信号
を取り込むとともにその負荷を所定の状態とするための
指令信号を取り込み検出信号および指令信号に基づいて
電力変換器を制御する広幅パルス制御信号を形成する少
なくとも３個の対等な制御回路と、これらの対等な制御
回路からの広幅パルス制御信号の多数決を採り一致した
期間の多数側パルス制御信号を電力変換器に供給する切
換え回路とを含む多重系電力変換制御装置を提案するも
のである。
成するために、電力変換器から所定の電力が供給される
負荷の状態を検出する負荷状態検出手段からの検出信号
を取り込むとともにその負荷を所定の状態とするための
指令信号を取り込み検出信号および指令信号に基づいて
電力変換器を制御する広幅パルス制御信号を形成する少
なくとも３個の対等な制御回路と、これらの対等な制御
回路からの広幅パルス制御信号の多数決を採り一致した
期間の多数側パルス制御信号を電力変換器に供給する切
換え回路とを含む多重系電力変換制御装置を提案するも
のである。
【００１５】前記各制御回路は、その制御回路から出力
される広幅パルス制御信号および現に電力変換器に供給
されているパルス制御信号を取り込み、両信号の位相の
偏差を検出する偏差検出手段を備えることができる。
される広幅パルス制御信号および現に電力変換器に供給
されているパルス制御信号を取り込み、両信号の位相の
偏差を検出する偏差検出手段を備えることができる。
【００１６】前記各制御回路は、負荷状態検出手段から
の検出信号と指令値との偏差を演算する加算器と、加算
器からの信号を取り込み所定の演算処理を行なう演算器
と、演算器からの信号に基づいて広幅パルス制御信号を
形成するパルス移相器と、パルス移相器から出力される
広幅パルス制御信号および現に電力変換器に供給されて
いるパルス制御信号を取り込み両信号の位相の偏差を検
出しその偏差に基づいて偏差修正信号を形成し前記加算
器に印加する偏差検出手段とを備えるようにすることも
可能である。
の検出信号と指令値との偏差を演算する加算器と、加算
器からの信号を取り込み所定の演算処理を行なう演算器
と、演算器からの信号に基づいて広幅パルス制御信号を
形成するパルス移相器と、パルス移相器から出力される
広幅パルス制御信号および現に電力変換器に供給されて
いるパルス制御信号を取り込み両信号の位相の偏差を検
出しその偏差に基づいて偏差修正信号を形成し前記加算
器に印加する偏差検出手段とを備えるようにすることも
可能である。
【００１７】
【作用】本発明においては、検出信号および指令信号に
基づいて電力変換器を制御する広幅パルス制御信号を形
成する少なくとも３個の対等な制御回路と、これらの対
等な制御回路からの広幅パルス制御信号の多数決を採り
一致した期間の多数側パルス制御信号を電力変換器に供
給する切換え回路とを含んでいるので、一部の制御回路
が不調になっても、複数の他の健全な回路からの広幅パ
ルス制御信号により電力変換器を制御でき、負荷やサイ
リスタ変換器等に変動等を与えることがない。
基づいて電力変換器を制御する広幅パルス制御信号を形
成する少なくとも３個の対等な制御回路と、これらの対
等な制御回路からの広幅パルス制御信号の多数決を採り
一致した期間の多数側パルス制御信号を電力変換器に供
給する切換え回路とを含んでいるので、一部の制御回路
が不調になっても、複数の他の健全な回路からの広幅パ
ルス制御信号により電力変換器を制御でき、負荷やサイ
リスタ変換器等に変動等を与えることがない。
【００１８】従来、サイリスタ変換器に供給する幅の狭
いゲートパルス同士の位相を比較するためには、一方の
パルスが出ている間に他方のパルスが発生する場合を除
き、特別の工夫と複雑な論理回路とを必要とすると考え
られていた。したがって、アナログ的にゲートパルス同
士の位相を比較する方式が主流を占めていた。
いゲートパルス同士の位相を比較するためには、一方の
パルスが出ている間に他方のパルスが発生する場合を除
き、特別の工夫と複雑な論理回路とを必要とすると考え
られていた。したがって、アナログ的にゲートパルス同
士の位相を比較する方式が主流を占めていた。
【００１９】発明者等は、サイリスタ変換器のゲートに
供給する前の広幅パルス制御信号を用いれば、単純な回
路構成の論理回路を含む切り換え回路により、多数決を
正確かつ確実に採ることができることを見出した。
供給する前の広幅パルス制御信号を用いれば、単純な回
路構成の論理回路を含む切り換え回路により、多数決を
正確かつ確実に採ることができることを見出した。
【００２０】一方、各制御回路は、その制御回路から出
力される広幅パルス制御信号および現に電力変換器に供
給されているパルス制御信号を取り込み、両信号の位相
の偏差を検出する偏差検出手段を備えることができる。
偏差が所定値を超えたときには、その偏差信号に基づい
てアラーム等を発する系統構成を付加してもよい。
力される広幅パルス制御信号および現に電力変換器に供
給されているパルス制御信号を取り込み、両信号の位相
の偏差を検出する偏差検出手段を備えることができる。
偏差が所定値を超えたときには、その偏差信号に基づい
てアラーム等を発する系統構成を付加してもよい。
【００２１】各制御回路は、また、自らのパルス移相器
から出力される広幅パルス制御信号と現に電力変換器に
供給されている多数側のパルス制御信号とを取り込み、
両信号の位相の偏差を検出し、この偏差に基づいて偏差
修正信号を形成し、自らの加算器にフィードバックして
印加する偏差検出手段を備えることも可能であり、自ら
のパルス移相器から出力される広幅パルス制御信号が現
に電力変換器に供給されているパルス制御信号に常に一
致することになる。
から出力される広幅パルス制御信号と現に電力変換器に
供給されている多数側のパルス制御信号とを取り込み、
両信号の位相の偏差を検出し、この偏差に基づいて偏差
修正信号を形成し、自らの加算器にフィードバックして
印加する偏差検出手段を備えることも可能であり、自ら
のパルス移相器から出力される広幅パルス制御信号が現
に電力変換器に供給されているパルス制御信号に常に一
致することになる。
【００２２】
【実施例】図１は、本発明による多重系電力変換制御装
置の一実施例の系統構成を示すブロック図である。図１
において、図６の従来例と同じ機能を果たす部分には、
同一の符号を付け、その説明を省略する。本実施例は、
三重系電力変換制御装置である。
置の一実施例の系統構成を示すブロック図である。図１
において、図６の従来例と同じ機能を果たす部分には、
同一の符号を付け、その説明を省略する。本実施例は、
三重系電力変換制御装置である。
【００２３】本実施例の制御回路２６Ａは、図６の従来
例の制御回路１６Ａに設けてあった偏差検出器１６３Ａ
と、スイッチ１６４Ａと、加算器１６５Ａと、スイッチ
１６７Ａとを削除してあり、多重系電力変換制御装置全
体としては、各制御回路の健全性を診断していた診断装
置２０を廃止してある。
例の制御回路１６Ａに設けてあった偏差検出器１６３Ａ
と、スイッチ１６４Ａと、加算器１６５Ａと、スイッチ
１６７Ａとを削除してあり、多重系電力変換制御装置全
体としては、各制御回路の健全性を診断していた診断装
置２０を廃止してある。
【００２４】本実施例は、制御回路２６Ａと同様の構成
の制御回路２６Ｂと制御回路２６Ｃとを並列に配置し、
パルス移相器１６６Ａからの広幅パルス制御信号１０４
Ａとパルス移相器１６６Ｂからの広幅パルス制御信号１
０４Ｂとパルス移相器１６６Ｃからの広幅パルス制御信
号１０４Ｃとを切換え回路２２に入力するようになって
いる。本明細書では、制御信号１０４Ａ，１０４Ｂ，１
０４Ｃのうちで３つ以上の広幅パルス制御信号の多数決
を採り、一致した期間だけ多数側の信号を現に供給する
制御信号１２０として、パルストランス１８を介して、
サイリスタ変換器１０に供給する多数決手段を切換え回
路とよぶことにする。この切換え回路２２は、いわゆる
Ｔｗｏ ｏｕｔ ｏｆ Ｔｈｒｅｅ回路である。
の制御回路２６Ｂと制御回路２６Ｃとを並列に配置し、
パルス移相器１６６Ａからの広幅パルス制御信号１０４
Ａとパルス移相器１６６Ｂからの広幅パルス制御信号１
０４Ｂとパルス移相器１６６Ｃからの広幅パルス制御信
号１０４Ｃとを切換え回路２２に入力するようになって
いる。本明細書では、制御信号１０４Ａ，１０４Ｂ，１
０４Ｃのうちで３つ以上の広幅パルス制御信号の多数決
を採り、一致した期間だけ多数側の信号を現に供給する
制御信号１２０として、パルストランス１８を介して、
サイリスタ変換器１０に供給する多数決手段を切換え回
路とよぶことにする。この切換え回路２２は、いわゆる
Ｔｗｏ ｏｕｔ ｏｆ Ｔｈｒｅｅ回路である。
【００２５】図１において、制御回路２６Ａ，２６Ｂ，
２６Ｃは、指令器１６０Ａ，１６０Ｂ，１６０Ｃからの
指令信号１０２Ａ，１０２Ｂ，１０２Ｃと電流検出器１
４からの検出信号１００とをそれぞれ加算器１６１Ａ，
１６１Ｂ，１６１Ｃに取り込み、それぞれ両信号の偏差
を演算し、信号１０６Ａ，１０６Ｂ，１０６Ｃとして演
算器１６２Ａ，１６２Ｂ，１６２Ｃに供給する。演算器
１６２Ａ，１６２Ｂ，１６２Ｃは、信号１０６Ａ，１０
６Ｂ，１０６Ｃに基づいてそれぞれ所定の演算処理を行
ない、演算信号１０８Ａ，１０８Ｂ，１０８Ｃを形成
し、パルス移相器１６６Ａ，１６６Ｂ，１６６Ｃに供給
する。パルス移相器１６６Ａ，１６６Ｂ，１６６Ｃは、
各演算信号１０８Ａ，１０８Ｂおよび１０８Ｃに基づい
て制御信号１０４Ａ，１０４Ｂおよび１０４Ｃを形成
し、それぞれ切換え回路２２に供給するとともに、偏差
検出手段３０Ａ，３０Ｂ，３０Ｃに自分の系の制御信号
１０４Ａ，１０４Ｂ，１０４Ｃをそれぞれ供給する。偏
差検出手段３０Ａ，３０Ｂ，３０Ｃは、切換え回路２２
からサイリスタ変換器１０に現に供給されている制御信
号１２０をそれぞれ取り込み、制御信号１２０と制御信
号１０４Ａ，１０４Ｂ，１０４Ｃとを比較してそれぞれ
の偏差を検出し、これらの偏差に基づいて修正信号１３
０Ａ，１３０Ｂ，１３０Ｃを形成する。これらの修正信
号１３０Ａ，１３０Ｂ，１３０Ｃは、偏差が所定値を超
えたときに、図示していないが、アラーム等を発する系
統に供給する単純な系統構成としてもよい。ここでは、
さらに、修正信号１３０Ａ，１３０Ｂ，１３０Ｃを前記
各加算器１６１Ａ，１６１Ｂ，１６１Ｃにそれぞれ印加
するようにしてある。したがって、各制御回路２６Ａ，
２６Ｂ，２６Ｃから出力される制御信号１０４Ａ，１０
４Ｂ，１０４Ｃは、修正信号１３０Ａ，１３０Ｂ，１３
０Ｃによる修正も受けることになる。
２６Ｃは、指令器１６０Ａ，１６０Ｂ，１６０Ｃからの
指令信号１０２Ａ，１０２Ｂ，１０２Ｃと電流検出器１
４からの検出信号１００とをそれぞれ加算器１６１Ａ，
１６１Ｂ，１６１Ｃに取り込み、それぞれ両信号の偏差
を演算し、信号１０６Ａ，１０６Ｂ，１０６Ｃとして演
算器１６２Ａ，１６２Ｂ，１６２Ｃに供給する。演算器
１６２Ａ，１６２Ｂ，１６２Ｃは、信号１０６Ａ，１０
６Ｂ，１０６Ｃに基づいてそれぞれ所定の演算処理を行
ない、演算信号１０８Ａ，１０８Ｂ，１０８Ｃを形成
し、パルス移相器１６６Ａ，１６６Ｂ，１６６Ｃに供給
する。パルス移相器１６６Ａ，１６６Ｂ，１６６Ｃは、
各演算信号１０８Ａ，１０８Ｂおよび１０８Ｃに基づい
て制御信号１０４Ａ，１０４Ｂおよび１０４Ｃを形成
し、それぞれ切換え回路２２に供給するとともに、偏差
検出手段３０Ａ，３０Ｂ，３０Ｃに自分の系の制御信号
１０４Ａ，１０４Ｂ，１０４Ｃをそれぞれ供給する。偏
差検出手段３０Ａ，３０Ｂ，３０Ｃは、切換え回路２２
からサイリスタ変換器１０に現に供給されている制御信
号１２０をそれぞれ取り込み、制御信号１２０と制御信
号１０４Ａ，１０４Ｂ，１０４Ｃとを比較してそれぞれ
の偏差を検出し、これらの偏差に基づいて修正信号１３
０Ａ，１３０Ｂ，１３０Ｃを形成する。これらの修正信
号１３０Ａ，１３０Ｂ，１３０Ｃは、偏差が所定値を超
えたときに、図示していないが、アラーム等を発する系
統に供給する単純な系統構成としてもよい。ここでは、
さらに、修正信号１３０Ａ，１３０Ｂ，１３０Ｃを前記
各加算器１６１Ａ，１６１Ｂ，１６１Ｃにそれぞれ印加
するようにしてある。したがって、各制御回路２６Ａ，
２６Ｂ，２６Ｃから出力される制御信号１０４Ａ，１０
４Ｂ，１０４Ｃは、修正信号１３０Ａ，１３０Ｂ，１３
０Ｃによる修正も受けることになる。
【００２６】本実施例においては、検出信号１００およ
び指令信号１０２に基づいて電力変換器１０を制御する
広幅パルス制御信号１０４を形成する少なくとも３個の
対等な制御回路２６Ａ，２６Ｂ，２６Ｃと、これらの対
等な制御回路からの広幅パルス制御信号１０４Ａ，１０
４Ｂ，１０４Ｃの多数決を採り一致した期間の多数側パ
ルス制御信号１２０を電力変換器１０に供給する切換え
回路２２とを含んでいるので、一部の制御回路例えば２
６Ａが不調になっても、複数の他の健全な制御回路２６
Ｂ，２６Ｃからの広幅パルス制御信号１０４Ｂ，１０４
Ｃにより電力変換器１０を制御でき、負荷１２やサイリ
スタ変換器すなわち電力変換器１０等に変動等を与える
ことがない。
び指令信号１０２に基づいて電力変換器１０を制御する
広幅パルス制御信号１０４を形成する少なくとも３個の
対等な制御回路２６Ａ，２６Ｂ，２６Ｃと、これらの対
等な制御回路からの広幅パルス制御信号１０４Ａ，１０
４Ｂ，１０４Ｃの多数決を採り一致した期間の多数側パ
ルス制御信号１２０を電力変換器１０に供給する切換え
回路２２とを含んでいるので、一部の制御回路例えば２
６Ａが不調になっても、複数の他の健全な制御回路２６
Ｂ，２６Ｃからの広幅パルス制御信号１０４Ｂ，１０４
Ｃにより電力変換器１０を制御でき、負荷１２やサイリ
スタ変換器すなわち電力変換器１０等に変動等を与える
ことがない。
【００２７】各制御回路例えば２６Ａは、自らのパルス
移相器１６６Ａから出力される広幅パルス制御信号１０
４Ａと現に電力変換器に供給されている多数側のパルス
制御信号１２０とを取り込み、両信号の位相の偏差を検
出し、この偏差に基づいて偏差修正信号１３０Ａを形成
し、自らの加算器１６１Ａにフィードバックして印加す
る偏差検出手段３０Ａを備えることも可能であり、自ら
のパルス移相器１６６Ａから出力される広幅パルス制御
信号１０４Ａが現に電力変換器に供給されているパルス
制御信号１２０を追随することになる。したがって、制
御回路２６の１個に故障があった場合に、他の２個の制
御回路の出力の多数決による制御に切り換えても、負荷
１２またはサイリスタ変換器１０に与える影響がなく、
切り換え時の変動をなくすことができる。
移相器１６６Ａから出力される広幅パルス制御信号１０
４Ａと現に電力変換器に供給されている多数側のパルス
制御信号１２０とを取り込み、両信号の位相の偏差を検
出し、この偏差に基づいて偏差修正信号１３０Ａを形成
し、自らの加算器１６１Ａにフィードバックして印加す
る偏差検出手段３０Ａを備えることも可能であり、自ら
のパルス移相器１６６Ａから出力される広幅パルス制御
信号１０４Ａが現に電力変換器に供給されているパルス
制御信号１２０を追随することになる。したがって、制
御回路２６の１個に故障があった場合に、他の２個の制
御回路の出力の多数決による制御に切り換えても、負荷
１２またはサイリスタ変換器１０に与える影響がなく、
切り換え時の変動をなくすことができる。
【００２８】図２は、図１の実施例に用いる偏差検出手
段３０の一具体例の構成を示すブロック図である。ここ
では、三相交流のサイリスタ変換器１０を制御する場合
の一相のみを表してある。偏差検出手段３０は、少なく
とも三つの広幅入力パルスＵPA，ＷPB，ＶPBを取り込み
位相遅れまたは進みを検出する検出部３２と、前記位相
遅れまたは進みの検出信号ｅ，ｅ´とクロックパルスと
に基づいて進みまたは遅れの位相角度を計数するカウン
タ部３４と、カウンタ部３４からの計数値を所定の周期
で保持するレジスタ部３６とからなる。偏差検出手段３
０は、検出部３２から位相進み出力がある間は、カウン
タ部３４をカウントダウンさせ、検出部３２から位相遅
れ出力がある間は、カウンタ部３４をカウントアップさ
せる。
段３０の一具体例の構成を示すブロック図である。ここ
では、三相交流のサイリスタ変換器１０を制御する場合
の一相のみを表してある。偏差検出手段３０は、少なく
とも三つの広幅入力パルスＵPA，ＷPB，ＶPBを取り込み
位相遅れまたは進みを検出する検出部３２と、前記位相
遅れまたは進みの検出信号ｅ，ｅ´とクロックパルスと
に基づいて進みまたは遅れの位相角度を計数するカウン
タ部３４と、カウンタ部３４からの計数値を所定の周期
で保持するレジスタ部３６とからなる。偏差検出手段３
０は、検出部３２から位相進み出力がある間は、カウン
タ部３４をカウントダウンさせ、検出部３２から位相遅
れ出力がある間は、カウンタ部３４をカウントアップさ
せる。
【００２９】検出部３２は、広幅入力パルスＵPA，ＷPB
を取り込み位相遅れを検出する論理積回路３２１と、広
幅入力パルスＵPA，ＶPBを取り込み位相進みを検出する
論理積回路３２２とからなる。カウンタ部３４は、アッ
プダウンカウンタ３４１と、ＵPA，ＵPB等の広幅入力パ
ルスの整数倍の周波数のパルスを発生するクロックパル
ス発生器３４２と、検出部３２からの位相遅れまたは位
相進み信号によりクロックパルス発生器３４２からのク
ロックパルスをゲートする論理積回路３４３および３４
４とからなる。アップダウンカウンタ３４１は、位相遅
れ検出部３２１の出力がある間すなわち論理積回路３４
３が動作する間はカウントアップし、位相遅れ検出部３
２２の出力がある間すなわち論理積回路３４４が動作す
る間はカウントダウンする。レジスタ３６は、カウンタ
３４１からの出力信号ｈを所定の周期毎に保持する。サ
ンプリング制御部３８は、入力パルスの立ち上がり部分
で動作し、サンプリング信号ｆおよびリセット信号ｇを
レジスタ３６およびアップダウンカウンタ３４１にそれ
ぞれ供給する。Ｄ／Ａ変換器４０は、レジスタ３６から
の出力信号ｉをアナログ電圧に変換する。
を取り込み位相遅れを検出する論理積回路３２１と、広
幅入力パルスＵPA，ＶPBを取り込み位相進みを検出する
論理積回路３２２とからなる。カウンタ部３４は、アッ
プダウンカウンタ３４１と、ＵPA，ＵPB等の広幅入力パ
ルスの整数倍の周波数のパルスを発生するクロックパル
ス発生器３４２と、検出部３２からの位相遅れまたは位
相進み信号によりクロックパルス発生器３４２からのク
ロックパルスをゲートする論理積回路３４３および３４
４とからなる。アップダウンカウンタ３４１は、位相遅
れ検出部３２１の出力がある間すなわち論理積回路３４
３が動作する間はカウントアップし、位相遅れ検出部３
２２の出力がある間すなわち論理積回路３４４が動作す
る間はカウントダウンする。レジスタ３６は、カウンタ
３４１からの出力信号ｈを所定の周期毎に保持する。サ
ンプリング制御部３８は、入力パルスの立ち上がり部分
で動作し、サンプリング信号ｆおよびリセット信号ｇを
レジスタ３６およびアップダウンカウンタ３４１にそれ
ぞれ供給する。Ｄ／Ａ変換器４０は、レジスタ３６から
の出力信号ｉをアナログ電圧に変換する。
【００３０】図３および図４は、このように構成された
偏差検出手段３０の動作を説明するタイムチャートであ
る。広幅入力パルスＵPAおよびＵPBは、それぞれ２６Ａ
系のパルスおよび２６Ｂ系のパルスを示している。
偏差検出手段３０の動作を説明するタイムチャートであ
る。広幅入力パルスＵPAおよびＵPBは、それぞれ２６Ａ
系のパルスおよび２６Ｂ系のパルスを示している。
【００３１】図３は、２６Ａ系の広幅入力パルスＵPAに
対し２６Ｂ系の広幅入力パルスＵPBが遅れている場合の
タイムチャートである。論理積回路３２１で、２６Ａ系
の広幅入力パルスＵPAと２６Ｂ系の広幅入力パルスＷPB
との論理積を求めると、ｅのようなパルス位相遅れ信号
が得られる。アップダウンカウンタ３４１は、信号ｅが
得られている間、ｆに示すようにカウントアップしてい
く。アップダウンカウンタ３４１は、信号ｅがなくなる
と、信号ｅがなくなった時のカウントを保持する。
対し２６Ｂ系の広幅入力パルスＵPBが遅れている場合の
タイムチャートである。論理積回路３２１で、２６Ａ系
の広幅入力パルスＵPAと２６Ｂ系の広幅入力パルスＷPB
との論理積を求めると、ｅのようなパルス位相遅れ信号
が得られる。アップダウンカウンタ３４１は、信号ｅが
得られている間、ｆに示すようにカウントアップしてい
く。アップダウンカウンタ３４１は、信号ｅがなくなる
と、信号ｅがなくなった時のカウントを保持する。
【００３２】サンプリング制御部３８は、２６Ａ系の広
幅入力パルスＵPAが立ち上がる時、信号ｆおよびｇを出
力する。信号ｆによりその時のカウントがレジスタ部３
６にセットされ、その後リセット信号ｇによりアップダ
ウンカウンタ３４１はゼロにリセットされ、以後、同様
の動作を繰り返す。
幅入力パルスＵPAが立ち上がる時、信号ｆおよびｇを出
力する。信号ｆによりその時のカウントがレジスタ部３
６にセットされ、その後リセット信号ｇによりアップダ
ウンカウンタ３４１はゼロにリセットされ、以後、同様
の動作を繰り返す。
【００３３】図４は、２６Ａ系の広幅入力パルスＵPAに
対し２６Ｂ系の広幅入力パルスＵPBが進んでいる場合の
タイムチャートである。この場合は、論理積回路３２２
において、２６Ａ系の広幅入力パルスＵPAと２６Ｂ系の
広幅入力パルスＶPBとの論理積を求めると、ｅのような
位相進み信号が得られる。アップダウンカウンタ３４１
は、信号ｅが得られている間、ｆに示すようにカウント
ダウンしていく。アップダウンカウンタ３４１は、信号
ｅがなくなると、信号ｅがなくなった時のカウントを保
持する。このカウントは負の値となる。アップダウンカ
ウンタ３４１のカウントｆは、サンプリング制御部３８
からの信号により、レジスタ部３６に保持される。Ｄ／
Ａ変換器４０は、レジスタ部３６の出力をアナログ電圧
として出力する。レジスタ部３６の出力を直接位相検出
信号として使用しても良い。
対し２６Ｂ系の広幅入力パルスＵPBが進んでいる場合の
タイムチャートである。この場合は、論理積回路３２２
において、２６Ａ系の広幅入力パルスＵPAと２６Ｂ系の
広幅入力パルスＶPBとの論理積を求めると、ｅのような
位相進み信号が得られる。アップダウンカウンタ３４１
は、信号ｅが得られている間、ｆに示すようにカウント
ダウンしていく。アップダウンカウンタ３４１は、信号
ｅがなくなると、信号ｅがなくなった時のカウントを保
持する。このカウントは負の値となる。アップダウンカ
ウンタ３４１のカウントｆは、サンプリング制御部３８
からの信号により、レジスタ部３６に保持される。Ｄ／
Ａ変換器４０は、レジスタ部３６の出力をアナログ電圧
として出力する。レジスタ部３６の出力を直接位相検出
信号として使用しても良い。
【００３４】このようにすると、遅れの時は例えば正の
電圧として、進みの時は負の電圧として、パルスの位相
ずれを検出できる。また、本発明においては、デジタル
演算を採用しているために、精度が良い。すなわち、出
力データの極性により位相の進み遅れがわかり、しかも
クロックパルスの周波数を上げればそれに伴って精度が
上がる。さらに、レジスタ部３６にカウントを保持する
ので、出力電圧のリップルが少ない。
電圧として、進みの時は負の電圧として、パルスの位相
ずれを検出できる。また、本発明においては、デジタル
演算を採用しているために、精度が良い。すなわち、出
力データの極性により位相の進み遅れがわかり、しかも
クロックパルスの周波数を上げればそれに伴って精度が
上がる。さらに、レジスタ部３６にカウントを保持する
ので、出力電圧のリップルが少ない。
【００３５】従来、サイリスタ変換器に供給する幅の狭
いゲートパルス同士の位相を比較するためには、一方の
狭いパルスが出ている間に他方の狭いパルスが発生する
場合を除き、特別の工夫と複雑な論理回路とを必要とす
ると考えられており、アナログ的にゲートパルス同士の
位相を比較する方式が主流となっていた。
いゲートパルス同士の位相を比較するためには、一方の
狭いパルスが出ている間に他方の狭いパルスが発生する
場合を除き、特別の工夫と複雑な論理回路とを必要とす
ると考えられており、アナログ的にゲートパルス同士の
位相を比較する方式が主流となっていた。
【００３６】発明者等は、サイリスタ変換器のゲートに
供給する前の広幅パルス制御信号を用いれば、単純な回
路構成の論理回路を含む切り換え回路により、多数決を
正確かつ確実に採ることができることを見出した。
供給する前の広幅パルス制御信号を用いれば、単純な回
路構成の論理回路を含む切り換え回路により、多数決を
正確かつ確実に採ることができることを見出した。
【００３７】図５は、本実施例に用いる切換え回路２２
の一具体例を示す回路図である。切換え回路２２は、論
理積回路２２１，２２２，２２３と、論理和回路２２４
とを備えている。論理積回路２２１は、制御信号１０４
Ａと１０４Ｂとの論理積を求め、論理積回路２２２は制
御信号１０４Ｂと１０４Ｃとの論理積を求め、論理回路
２２３は制御信号１０４Ｃと１０４Ａとの論理積を求め
る。論理和回路２２４は、各論理積回路２２１，２２
２，２２３からの出力信号の論理和を求め、制御信号１
２０として出力する。
の一具体例を示す回路図である。切換え回路２２は、論
理積回路２２１，２２２，２２３と、論理和回路２２４
とを備えている。論理積回路２２１は、制御信号１０４
Ａと１０４Ｂとの論理積を求め、論理積回路２２２は制
御信号１０４Ｂと１０４Ｃとの論理積を求め、論理回路
２２３は制御信号１０４Ｃと１０４Ａとの論理積を求め
る。論理和回路２２４は、各論理積回路２２１，２２
２，２２３からの出力信号の論理和を求め、制御信号１
２０として出力する。
【００３８】このように構成した切換え回路２２によれ
ば、制御信号１０４Ａ，１０４Ｂ，１０４Ｃのうち少な
くとも二つが一致している期間の信号が、制御信号１２
０として出力される。この回路は、一般に、Ｔｗｏ ｏ
ｕｔ ｏｆ Ｔｈｒｅｅ回路と呼ばれている。
ば、制御信号１０４Ａ，１０４Ｂ，１０４Ｃのうち少な
くとも二つが一致している期間の信号が、制御信号１２
０として出力される。この回路は、一般に、Ｔｗｏ ｏ
ｕｔ ｏｆ Ｔｈｒｅｅ回路と呼ばれている。
【００３９】
【発明の効果】本発明によれば、検出信号および指令信
号に基づいて電力変換器を制御する広幅パルス制御信号
を形成する少なくとも３個の対等な制御回路と、これら
の対等な制御回路からの広幅パルス制御信号の多数決を
採り一致した期間の多数側パルス制御信号を電力変換器
に供給する切換え回路とを含んでいるので、一部の制御
回路が不調になっても、複数の他の健全な制御回路から
の広幅パルス制御信号により電力変換器を制御でき、負
荷やサイリスタ変換器等に変動等を与えることがない多
重系電力変換制御装置が得られる。
号に基づいて電力変換器を制御する広幅パルス制御信号
を形成する少なくとも３個の対等な制御回路と、これら
の対等な制御回路からの広幅パルス制御信号の多数決を
採り一致した期間の多数側パルス制御信号を電力変換器
に供給する切換え回路とを含んでいるので、一部の制御
回路が不調になっても、複数の他の健全な制御回路から
の広幅パルス制御信号により電力変換器を制御でき、負
荷やサイリスタ変換器等に変動等を与えることがない多
重系電力変換制御装置が得られる。
【００４０】また、各制御回路が、自らのパルス移相器
から出力される広幅パルス制御信号と現に電力変換器に
供給されている多数側のパルス制御信号とを取り込み、
両信号の位相の偏差を検出し、この偏差に基づいて偏差
修正信号を形成し、自らの加算器にフィードバックして
印加する偏差検出手段を備えた場合、自らのパルス移相
器から出力される広幅パルス制御信号が現に電力変換器
に供給されているパルス制御信号を追随することになる
から、一部の制御回路に故障があり、他の制御回路の出
力の多数決による制御に切り換えても、負荷またはサイ
リスタ変換器に与える影響がなく、切り換え時の変動を
なくすことができる。
から出力される広幅パルス制御信号と現に電力変換器に
供給されている多数側のパルス制御信号とを取り込み、
両信号の位相の偏差を検出し、この偏差に基づいて偏差
修正信号を形成し、自らの加算器にフィードバックして
印加する偏差検出手段を備えた場合、自らのパルス移相
器から出力される広幅パルス制御信号が現に電力変換器
に供給されているパルス制御信号を追随することになる
から、一部の制御回路に故障があり、他の制御回路の出
力の多数決による制御に切り換えても、負荷またはサイ
リスタ変換器に与える影響がなく、切り換え時の変動を
なくすことができる。
【図１】本発明による多重系電力変換制御装置の一実施
例の系統構成を示すブロック図である。
例の系統構成を示すブロック図である。
【図２】図１の実施例に用いる偏差検出手段３０の一具
体例の構成を示すブロック図である。
体例の構成を示すブロック図である。
【図３】２６Ａ系の広幅パルス制御信号ＵPAに対し２６
Ｂ系の広幅パルス制御信号ＵPBが遅れている場合の偏差
検出手段３０の動作を説明するタイムチャートである。
Ｂ系の広幅パルス制御信号ＵPBが遅れている場合の偏差
検出手段３０の動作を説明するタイムチャートである。
【図４】２６Ａ系の広幅パルス制御信号ＵPAに対し２６
Ｂ系の広幅パルス制御信号ＵPBが進んでいる場合の偏差
検出手段３０の動作を説明するタイムチャートである。
Ｂ系の広幅パルス制御信号ＵPBが進んでいる場合の偏差
検出手段３０の動作を説明するタイムチャートである。
【図５】図１の実施例に用いる切換え回路２２の一具体
例を示す回路図である。
例を示す回路図である。
【図６】従来の多重系電力変換制御装置の系統構成の一
例を示すブロック図である。
例を示すブロック図である。
１０ 電力変換器（サイリスタ変換器） １２ 負荷
１４ 電流検出器 １６ 制御
回路 １８ パルストランス ２０ 診断
装置 ２２ 切換え回路 ２６ 制御
回路 ３０ 偏差検出手段 ３２ 検出
部 ３４ カウンタ部 ３６ レジ
スタ ３８ サンプリング制御部 ４０ Ｄ／
Ａ変換器 １００ 検出信号 １０２ 指
令信号 １０４ 制御信号 １０６ 信
号 １０８ 演算信号 １１０ 偏
差 １１２ 加算信号 １２０ 現に電力変換器に供給されている制御信号 １６０ 指令器 １６１ 加
算器 １６２ 演算器 １６３ 偏
差検出器 １６４ スイッチ １６５ 加
算器 １６６ パルス移相器 １６７ ス
イッチ ３２１，３２２ 論理積回路 ３４１ ア
ップダウンカウンタ ３４２ クロックパルス発生器 ３４３，３
４４ 論理積回路
回路 １８ パルストランス ２０ 診断
装置 ２２ 切換え回路 ２６ 制御
回路 ３０ 偏差検出手段 ３２ 検出
部 ３４ カウンタ部 ３６ レジ
スタ ３８ サンプリング制御部 ４０ Ｄ／
Ａ変換器 １００ 検出信号 １０２ 指
令信号 １０４ 制御信号 １０６ 信
号 １０８ 演算信号 １１０ 偏
差 １１２ 加算信号 １２０ 現に電力変換器に供給されている制御信号 １６０ 指令器 １６１ 加
算器 １６２ 演算器 １６３ 偏
差検出器 １６４ スイッチ １６５ 加
算器 １６６ パルス移相器 １６７ ス
イッチ ３２１，３２２ 論理積回路 ３４１ ア
ップダウンカウンタ ３４２ クロックパルス発生器 ３４３，３
４４ 論理積回路
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成３年１０月２２日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正内容】
【００１４】
【課題を解決するための手段】本発明は、上記目的を達
成するために、電力変換器から所定の電力が供給される
負荷の状態を検出する負荷状態検出手段からの検出信号
を取り込むとともにその負荷を所定の状態とするための
指令信号を取り込み検出信号および指令信号に基づいて
電力変換器を制御するサイリスタの通流期間（３相全波
電力変換器の場合は電気角で１２０°）以下の幅を持つ
広幅パルス制御信号を形成する少なくとも３個の対等な
制御回路と、これらの対等な制御回路からの広幅パルス
制御信号の多数決を採り一致した期間の多数側パルス制
御信号を電力変換器に供給する切換え回路とを含む多重
系電力変換制御装置を提案するものである。
成するために、電力変換器から所定の電力が供給される
負荷の状態を検出する負荷状態検出手段からの検出信号
を取り込むとともにその負荷を所定の状態とするための
指令信号を取り込み検出信号および指令信号に基づいて
電力変換器を制御するサイリスタの通流期間（３相全波
電力変換器の場合は電気角で１２０°）以下の幅を持つ
広幅パルス制御信号を形成する少なくとも３個の対等な
制御回路と、これらの対等な制御回路からの広幅パルス
制御信号の多数決を採り一致した期間の多数側パルス制
御信号を電力変換器に供給する切換え回路とを含む多重
系電力変換制御装置を提案するものである。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正内容】
【００１５】前記各制御回路は、その制御回路から出力
される広幅パルス制御信号および現に電力変換器に供給
されているパルス制御信号を取り込み、両信号の位相の
偏差を検出する偏差検出手段を備え、その偏差が所定値
を超えたときに前記制御回路の異常と判定し、例えばア
ラームを出すことができる。
される広幅パルス制御信号および現に電力変換器に供給
されているパルス制御信号を取り込み、両信号の位相の
偏差を検出する偏差検出手段を備え、その偏差が所定値
を超えたときに前記制御回路の異常と判定し、例えばア
ラームを出すことができる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正内容】
【００１６】前記各制御回路は、負荷状態検出手段から
の検出信号と指令値との偏差を演算する加算器と、加算
器からの信号を取り込み所定の演算処理を行なう演算器
と、演算器からの信号に基づいて広幅パルス制御信号を
形成するパルス移相器と、パルス移相器から出力される
広幅パルス制御信号および現に電力変換器に供給されて
いるパルス制御信号を取り込み両信号の位相の偏差を検
出しその偏差に基づいて偏差修正信号を形成し前記加算
器に印加する偏差検出手段とを備え、パルス制御信号が
現に電力変換器に供給されている制御回路が故障しても
大きな外乱を与えることなく、他の正常な制御回路に自
動的に切換えるようにすることも可能である。
の検出信号と指令値との偏差を演算する加算器と、加算
器からの信号を取り込み所定の演算処理を行なう演算器
と、演算器からの信号に基づいて広幅パルス制御信号を
形成するパルス移相器と、パルス移相器から出力される
広幅パルス制御信号および現に電力変換器に供給されて
いるパルス制御信号を取り込み両信号の位相の偏差を検
出しその偏差に基づいて偏差修正信号を形成し前記加算
器に印加する偏差検出手段とを備え、パルス制御信号が
現に電力変換器に供給されている制御回路が故障しても
大きな外乱を与えることなく、他の正常な制御回路に自
動的に切換えるようにすることも可能である。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正内容】
【００４０】また、各制御回路が、自らのパルス移相器
から出力される広幅パルス制御信号と現に電力変換器に
供給されている多数側のパルス制御信号とを取り込み、
両信号の位相の偏差を検出し、この偏差に基づいて偏差
修正信号を形成し、自らの加算器にフィードバックして
印加する偏差検出手段を備えた場合、常に制御回路の健
全性を確認できるとともに、自らのパルス移相器から出
力される広幅パルス制御信号が現に電力変換器に供給さ
れているパルス制御信号を追随することになるから、一
部の制御回路に故障があり、他の制御回路の出力の多数
決による制御に切り換えても、負荷またはサイリスタ変
換器に与える影響がなく、切り換え時の変動をなくすこ
とができる。
から出力される広幅パルス制御信号と現に電力変換器に
供給されている多数側のパルス制御信号とを取り込み、
両信号の位相の偏差を検出し、この偏差に基づいて偏差
修正信号を形成し、自らの加算器にフィードバックして
印加する偏差検出手段を備えた場合、常に制御回路の健
全性を確認できるとともに、自らのパルス移相器から出
力される広幅パルス制御信号が現に電力変換器に供給さ
れているパルス制御信号を追随することになるから、一
部の制御回路に故障があり、他の制御回路の出力の多数
決による制御に切り換えても、負荷またはサイリスタ変
換器に与える影響がなく、切り換え時の変動をなくすこ
とができる。
Claims (3)
- 【請求項１】 電力変換器から所定の電力が供給される
負荷の状態を検出する負荷状態検出手段からの検出信号
を取り込むとともに前記負荷を所定の状態とするための
指令信号を取り込み前記検出信号および指令信号に基づ
いて前記電力変換器を制御する広幅パルス制御信号を形
成する少なくとも３個の対等な制御回路と、 当該複数の対等な制御回路からの広幅パルス制御信号の
多数決を採り一致した期間の多数側パルス制御信号を前
記電力変換器に供給する切換え回路とを含む多重系電力
変換制御装置。 - 【請求項２】 請求項１に記載の多重系電力変換制御装
置において、 前記各制御回路が、当該制御回路から出力される広幅パ
ルス制御信号および現に電力変換器に供給されているパ
ルス制御信号を取り込み、両信号の位相の偏差を検出す
る偏差検出手段を備えたことを特徴とする多重系電力変
換制御装置。 - 【請求項３】 請求項１に記載の多重系電力変換制御装
置において、 前記各制御回路が、 前記負荷状態検出手段からの検出信号と指令値との偏差
を演算する加算器と、 当該加算器からの信号を取り込み所定の演算処理を行な
う演算器と、 当該演算器からの信号に基づいて前記広幅パルス制御信
号を形成するパルス移相器と、 当該パルス移相器から出力される広幅パルス制御信号お
よび現に電力変換器に供給されているパルス制御信号を
取り込み、両信号の位相の偏差を検出し、当該偏差に基
づいて偏差修正信号を形成し、前記加算器に印加する偏
差検出手段とを備えたことを特徴とする多重系電力変換
制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3243427A JPH07111658B2 (ja) | 1982-06-18 | 1991-09-24 | 多重系電力変換制御装置 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57103880A JPS58221420A (ja) | 1982-06-18 | 1982-06-18 | 多重系電力変換制御装置 |
| JP3243427A JPH07111658B2 (ja) | 1982-06-18 | 1991-09-24 | 多重系電力変換制御装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57103880A Division JPS58221420A (ja) | 1982-06-18 | 1982-06-18 | 多重系電力変換制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0511865A true JPH0511865A (ja) | 1993-01-22 |
| JPH07111658B2 JPH07111658B2 (ja) | 1995-11-29 |
Family
ID=14365743
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57103880A Granted JPS58221420A (ja) | 1982-06-18 | 1982-06-18 | 多重系電力変換制御装置 |
| JP3243427A Expired - Lifetime JPH07111658B2 (ja) | 1982-06-18 | 1991-09-24 | 多重系電力変換制御装置 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57103880A Granted JPS58221420A (ja) | 1982-06-18 | 1982-06-18 | 多重系電力変換制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (2) | JPS58221420A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021083192A (ja) * | 2019-11-15 | 2021-05-27 | 株式会社デンソー | インバータの運転停止装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58221420A (ja) * | 1982-06-18 | 1983-12-23 | Hitachi Ltd | 多重系電力変換制御装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4979158A (ja) * | 1972-12-01 | 1974-07-31 | ||
| JPS58221420A (ja) * | 1982-06-18 | 1983-12-23 | Hitachi Ltd | 多重系電力変換制御装置 |
| JPS60105005A (ja) * | 1983-11-14 | 1985-06-10 | Hitachi Ltd | 冗長系出力信号の異常監視装置 |
-
1982
- 1982-06-18 JP JP57103880A patent/JPS58221420A/ja active Granted
-
1991
- 1991-09-24 JP JP3243427A patent/JPH07111658B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4979158A (ja) * | 1972-12-01 | 1974-07-31 | ||
| JPS58221420A (ja) * | 1982-06-18 | 1983-12-23 | Hitachi Ltd | 多重系電力変換制御装置 |
| JPS60105005A (ja) * | 1983-11-14 | 1985-06-10 | Hitachi Ltd | 冗長系出力信号の異常監視装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021083192A (ja) * | 2019-11-15 | 2021-05-27 | 株式会社デンソー | インバータの運転停止装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07111658B2 (ja) | 1995-11-29 |
| JPS58221420A (ja) | 1983-12-23 |
| JPH0377524B2 (ja) | 1991-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0511865A (ja) | 多重系電力変換制御装置 | |
| KR100412301B1 (ko) | 계층적 제어 시스템에서의 이중화 제어방법 및 그 장치 | |
| JP3268181B2 (ja) | インバータの並列運転装置 | |
| JP2020102951A (ja) | 制御装置 | |
| JP2801758B2 (ja) | 監視装置 | |
| JP4098198B2 (ja) | 電力系統の同期並列方法及び同期投入装置 | |
| JP2005006407A (ja) | ディジタル保護リレー装置 | |
| JP2744107B2 (ja) | 監視装置 | |
| JPH09261871A (ja) | 系統制御における導入母線電圧選択方式 | |
| JPS60112103A (ja) | ハイブリッド制御装置 | |
| JPH1169773A (ja) | 電力変換器の素子異常検出回路 | |
| JP2722579B2 (ja) | 無停電電源装置並列冗長システムの保護装置 | |
| JP3162546B2 (ja) | 交直変換装置の制御装置 | |
| JPS61157235A (ja) | インバ−タの並列運転装置 | |
| JPH10164757A (ja) | 電力変換装置 | |
| JPH01315300A (ja) | 励磁制御装置 | |
| JPS61161550A (ja) | 計算機制御装置 | |
| JPH01264525A (ja) | デジタル保護リレー装置 | |
| JPH0815371B2 (ja) | 同期投入装置 | |
| JPS61125602A (ja) | デイジタル型調節装置 | |
| JPS6373411A (ja) | クロツク供給装置 | |
| JPS63317801A (ja) | 制御設定値の切替方式 | |
| JPS63117629A (ja) | 無停電電源装置 | |
| JPH053017B2 (ja) | ||
| JPH01206819A (ja) | ディジタルリレーの動作判定方法 |