JPH0511865A - 多重系電力変換制御装置 - Google Patents
多重系電力変換制御装置Info
- Publication number
- JPH0511865A JPH0511865A JP3243427A JP24342791A JPH0511865A JP H0511865 A JPH0511865 A JP H0511865A JP 3243427 A JP3243427 A JP 3243427A JP 24342791 A JP24342791 A JP 24342791A JP H0511865 A JPH0511865 A JP H0511865A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- deviation
- control
- pulse
- power converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Voltage And Current In General (AREA)
- Control Of Electrical Variables (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【目的】 制御信号の切り換え時に偏差を生ずることが
なく、一部の制御回路が不調になっても負荷やサイリス
タ変換器等に変動等を与えることがない多重系電力変換
制御装置を提供する。 【構成】 電力変換器10から所定の電力が供給される
負荷12の状態を検出する負荷状態検出手段14からの
検出信号100を取り込むとともにその負荷12を所定
の状態とするための指令信号102を取り込み検出信号
100および指令信号102に基づいて電力変換器10
を制御する広幅パルス制御信号104を形成する少なく
とも3個の対等な制御回路26と、これらの対等な制御
回路26からの広幅パルス制御信号104の多数決を採
り一致した期間の多数側パルス制御信号120を電力変
換器10に供給する切換え回路22とを含む。
なく、一部の制御回路が不調になっても負荷やサイリス
タ変換器等に変動等を与えることがない多重系電力変換
制御装置を提供する。 【構成】 電力変換器10から所定の電力が供給される
負荷12の状態を検出する負荷状態検出手段14からの
検出信号100を取り込むとともにその負荷12を所定
の状態とするための指令信号102を取り込み検出信号
100および指令信号102に基づいて電力変換器10
を制御する広幅パルス制御信号104を形成する少なく
とも3個の対等な制御回路26と、これらの対等な制御
回路26からの広幅パルス制御信号104の多数決を採
り一致した期間の多数側パルス制御信号120を電力変
換器10に供給する切換え回路22とを含む。
Description
【0001】
【産業上の利用分野】本発明は、多重系電力変換制御装
置に係り、特に、電力変換器を制御する制御回路を複数
設けて多重系を構成し、複数の制御回路のうちのいずれ
かが故障した場合でも運転を正常に継続するに好適な多
重系電力変換制御装置に関する。
置に係り、特に、電力変換器を制御する制御回路を複数
設けて多重系を構成し、複数の制御回路のうちのいずれ
かが故障した場合でも運転を正常に継続するに好適な多
重系電力変換制御装置に関する。
【0002】
【従来の技術】図6は、従来の多重系電力変換制御装置
の系統構成の一例を示すブロック図である。例えばサイ
リスタ変換器を用いた電力変換器10は、負荷12に所
定の電力を供給する。負荷状態検出手段すなわち電流検
出器14は、負荷12への電力供給状態を検出し、検出
信号100を出力する。多重系電力変換制御装置は、制
御回路16A,16B,…を含んでいる。各制御回路1
6A,16B,…は、負荷12を所定状態にするための
指令信号102を取り込み、検出信号100と指令信号
102とに基づいてサイリスタ変換器10を制御する制
御信号104を形成する。多重系電力変換制御装置は、
制御回路16A,16B,…からの制御信号104A,
104B,…を切り換え、パルストランス18を介し
て、いずれかの制御信号をサイリスタ変換器10に供給
する。
の系統構成の一例を示すブロック図である。例えばサイ
リスタ変換器を用いた電力変換器10は、負荷12に所
定の電力を供給する。負荷状態検出手段すなわち電流検
出器14は、負荷12への電力供給状態を検出し、検出
信号100を出力する。多重系電力変換制御装置は、制
御回路16A,16B,…を含んでいる。各制御回路1
6A,16B,…は、負荷12を所定状態にするための
指令信号102を取り込み、検出信号100と指令信号
102とに基づいてサイリスタ変換器10を制御する制
御信号104を形成する。多重系電力変換制御装置は、
制御回路16A,16B,…からの制御信号104A,
104B,…を切り換え、パルストランス18を介し
て、いずれかの制御信号をサイリスタ変換器10に供給
する。
【0003】制御回路16Aは、電流検出器14からの
検出信号100と指令器160Aからの指令信号102
Aとの偏差を演算し信号106Aを得る加算器161A
と、加算器161Aからの信号106Aを取り込み所定
の演算処理を実行し演算信号108Aを形成する演算器
162Aと、演算器162Aからの演算信号108Aと
制御回路16Bからの演算信号108Bとを取り込み偏
差110Aを検出する偏差検出器163Aと、スイッチ
164Aを介して偏差検出器163Aからの偏差110
Aを取り込むとともに演算信号108Aを取り込み加算
信号112Aを得る加算器165Aと、加算器165A
からの加算信号112Aに基づき制御信号104Aを形
成するパルス移相器166Aと、制御信号104Aをパ
ルストランス18に供給するスイッチ167Aとを備え
ている。
検出信号100と指令器160Aからの指令信号102
Aとの偏差を演算し信号106Aを得る加算器161A
と、加算器161Aからの信号106Aを取り込み所定
の演算処理を実行し演算信号108Aを形成する演算器
162Aと、演算器162Aからの演算信号108Aと
制御回路16Bからの演算信号108Bとを取り込み偏
差110Aを検出する偏差検出器163Aと、スイッチ
164Aを介して偏差検出器163Aからの偏差110
Aを取り込むとともに演算信号108Aを取り込み加算
信号112Aを得る加算器165Aと、加算器165A
からの加算信号112Aに基づき制御信号104Aを形
成するパルス移相器166Aと、制御信号104Aをパ
ルストランス18に供給するスイッチ167Aとを備え
ている。
【0004】他の制御回路16B,…も制御回路16A
と同様に構成されている。
と同様に構成されている。
【0005】スイッチ164と167とは、各制御回路
16A,16B,…の内部で連動する。スイッチ164
は、自らの系を使用中は回路を遮断する一方で不使用時
は回路を接続する状態になり、スイッチ167は、自ら
の系を使用中は回路を接続する一方で不使用時は回路を
遮断する状態になる。スイッチ164A,164B,…
とスイッチ167A,167B,…とは、診断装置20
により制御される。診断装置20は、演算器162A,
162B,…およびパルス移相器166A,166B,
…からの信号を取り込み、制御回路16A,16B,…
が故障しているか否かを診断する。
16A,16B,…の内部で連動する。スイッチ164
は、自らの系を使用中は回路を遮断する一方で不使用時
は回路を接続する状態になり、スイッチ167は、自ら
の系を使用中は回路を接続する一方で不使用時は回路を
遮断する状態になる。スイッチ164A,164B,…
とスイッチ167A,167B,…とは、診断装置20
により制御される。診断装置20は、演算器162A,
162B,…およびパルス移相器166A,166B,
…からの信号を取り込み、制御回路16A,16B,…
が故障しているか否かを診断する。
【0006】
【発明が解決しようとする課題】図6に示す多重系電力
変換制御装置は、制御回路16Aを使用中は制御回路1
6B,…を待期状態とし、制御回路16Bを使用中は制
御回路16A,…を待期状態として用いる。
変換制御装置は、制御回路16Aを使用中は制御回路1
6B,…を待期状態とし、制御回路16Bを使用中は制
御回路16A,…を待期状態として用いる。
【0007】例えば、制御回路16Aを使用状態とし制
御回路16Bを待期状態として使用する場合、制御回路
16Aにおいては、スイッチ167Aを接続状態としス
イッチ164Aを遮断状態とし、制御回路16Bにおい
ては、スイッチ167Bを遮断状態とし、スイッチ16
4Bを接続状態とする。
御回路16Bを待期状態として使用する場合、制御回路
16Aにおいては、スイッチ167Aを接続状態としス
イッチ164Aを遮断状態とし、制御回路16Bにおい
ては、スイッチ167Bを遮断状態とし、スイッチ16
4Bを接続状態とする。
【0008】制御回路16Aの加算器161Aは、指令
器160Aからの指令信号102Aと電流検出器14か
らの検出信号100との偏差を演算し、信号106Aを
演算器162Aに出力する。演算器162Aは、所定の
演算処理を実行し、演算信号108Aを出力する。この
場合、スイッチ164Aが遮断状態にあるので、加算器
165Aは、演算信号108Aをそのまま加算信号11
2Aとして、パルス移相器166Aに出力する。パルス
移相器166Aは、加算信号112Aを取り込み、所定
の移相処理を実行して制御信号104Aを出力し、パル
ストランス18を介して、サイリスタ変換器10のゲー
トに印加する。
器160Aからの指令信号102Aと電流検出器14か
らの検出信号100との偏差を演算し、信号106Aを
演算器162Aに出力する。演算器162Aは、所定の
演算処理を実行し、演算信号108Aを出力する。この
場合、スイッチ164Aが遮断状態にあるので、加算器
165Aは、演算信号108Aをそのまま加算信号11
2Aとして、パルス移相器166Aに出力する。パルス
移相器166Aは、加算信号112Aを取り込み、所定
の移相処理を実行して制御信号104Aを出力し、パル
ストランス18を介して、サイリスタ変換器10のゲー
トに印加する。
【0009】一方、制御回路16Bにおいては、偏差検
出器163Bが、制御回路16Aの演算器162Aの演
算信号108Aと自らの系の演算器162Bの演算信号
108Bとを取り込み、偏差110Bを検出し、スイッ
チ164Bを介して、加算器165Bに印加する。加算
器165Bは、演算器162Bからの演算信号108B
と偏差110Bとを加算し、加算信号112Bを得る。
パルス移相器166Bは、加算信号112Bに基づい
て、制御信号104Bを出力する。したがって、パルス
移相器166Bから出力される制御信号104Bは、制
御回路16Aから出力されている制御信号104Aと一
応同じものとして、制御回路16Aが故障した時にその
制御信号104Aに代えて、パルストランス18に加え
られる。
出器163Bが、制御回路16Aの演算器162Aの演
算信号108Aと自らの系の演算器162Bの演算信号
108Bとを取り込み、偏差110Bを検出し、スイッ
チ164Bを介して、加算器165Bに印加する。加算
器165Bは、演算器162Bからの演算信号108B
と偏差110Bとを加算し、加算信号112Bを得る。
パルス移相器166Bは、加算信号112Bに基づい
て、制御信号104Bを出力する。したがって、パルス
移相器166Bから出力される制御信号104Bは、制
御回路16Aから出力されている制御信号104Aと一
応同じものとして、制御回路16Aが故障した時にその
制御信号104Aに代えて、パルストランス18に加え
られる。
【0010】しかし、この種の多重系電力変換制御装置
においては、パルス移相器166Aや166B等におけ
る移相遅れ等は同じであるという仮定に基づいているた
め、パルス移相器166Aまたは166B等の内部故障
や内部ドリフト等により、パルス移相器166Aからの
制御信号104Aとパルス移相器166Bからの制御信
号104B等との間に位相差が生じることがあった。
においては、パルス移相器166Aや166B等におけ
る移相遅れ等は同じであるという仮定に基づいているた
め、パルス移相器166Aまたは166B等の内部故障
や内部ドリフト等により、パルス移相器166Aからの
制御信号104Aとパルス移相器166Bからの制御信
号104B等との間に位相差が生じることがあった。
【0011】このように、制御信号104Aと104B
等との間に位相差があると、制御信号切り換えの前後に
おいて、大きな偏差が生じることがあり、この偏差が負
荷やサイリスタ変換器等に変動を与え、その変動の大き
さによってはトリップに移行するという欠点があった。
等との間に位相差があると、制御信号切り換えの前後に
おいて、大きな偏差が生じることがあり、この偏差が負
荷やサイリスタ変換器等に変動を与え、その変動の大き
さによってはトリップに移行するという欠点があった。
【0012】また、偏差検出器163Bが、制御回路1
6Aの演算器162Aの演算信号108Aと自らの系の
演算器162Bの演算信号108Bとを取り込み、偏差
110Bを検出し、スイッチ164Bを介して、加算器
165Bに印加する系統構成となっているために、制御
回路16Aの演算器162Aが正常動作から多少外れて
しまい、望ましくない制御信号104Aが出るような状
態になっても、制御信号104Bはそれに追随しようと
するので、負荷やサイリスタ変換器に異常な動作を強い
るおそれがあった。
6Aの演算器162Aの演算信号108Aと自らの系の
演算器162Bの演算信号108Bとを取り込み、偏差
110Bを検出し、スイッチ164Bを介して、加算器
165Bに印加する系統構成となっているために、制御
回路16Aの演算器162Aが正常動作から多少外れて
しまい、望ましくない制御信号104Aが出るような状
態になっても、制御信号104Bはそれに追随しようと
するので、負荷やサイリスタ変換器に異常な動作を強い
るおそれがあった。
【0013】本発明の目的は、制御信号の切り換え時に
偏差を生ずることがなく、一部の制御回路が不調になっ
ても負荷やサイリスタ変換器等に変動等を与えることが
ない多重系電力変換制御装置を提供することである。
偏差を生ずることがなく、一部の制御回路が不調になっ
ても負荷やサイリスタ変換器等に変動等を与えることが
ない多重系電力変換制御装置を提供することである。
【0014】
【課題を解決するための手段】本発明は、上記目的を達
成するために、電力変換器から所定の電力が供給される
負荷の状態を検出する負荷状態検出手段からの検出信号
を取り込むとともにその負荷を所定の状態とするための
指令信号を取り込み検出信号および指令信号に基づいて
電力変換器を制御する広幅パルス制御信号を形成する少
なくとも3個の対等な制御回路と、これらの対等な制御
回路からの広幅パルス制御信号の多数決を採り一致した
期間の多数側パルス制御信号を電力変換器に供給する切
換え回路とを含む多重系電力変換制御装置を提案するも
のである。
成するために、電力変換器から所定の電力が供給される
負荷の状態を検出する負荷状態検出手段からの検出信号
を取り込むとともにその負荷を所定の状態とするための
指令信号を取り込み検出信号および指令信号に基づいて
電力変換器を制御する広幅パルス制御信号を形成する少
なくとも3個の対等な制御回路と、これらの対等な制御
回路からの広幅パルス制御信号の多数決を採り一致した
期間の多数側パルス制御信号を電力変換器に供給する切
換え回路とを含む多重系電力変換制御装置を提案するも
のである。
【0015】前記各制御回路は、その制御回路から出力
される広幅パルス制御信号および現に電力変換器に供給
されているパルス制御信号を取り込み、両信号の位相の
偏差を検出する偏差検出手段を備えることができる。
される広幅パルス制御信号および現に電力変換器に供給
されているパルス制御信号を取り込み、両信号の位相の
偏差を検出する偏差検出手段を備えることができる。
【0016】前記各制御回路は、負荷状態検出手段から
の検出信号と指令値との偏差を演算する加算器と、加算
器からの信号を取り込み所定の演算処理を行なう演算器
と、演算器からの信号に基づいて広幅パルス制御信号を
形成するパルス移相器と、パルス移相器から出力される
広幅パルス制御信号および現に電力変換器に供給されて
いるパルス制御信号を取り込み両信号の位相の偏差を検
出しその偏差に基づいて偏差修正信号を形成し前記加算
器に印加する偏差検出手段とを備えるようにすることも
可能である。
の検出信号と指令値との偏差を演算する加算器と、加算
器からの信号を取り込み所定の演算処理を行なう演算器
と、演算器からの信号に基づいて広幅パルス制御信号を
形成するパルス移相器と、パルス移相器から出力される
広幅パルス制御信号および現に電力変換器に供給されて
いるパルス制御信号を取り込み両信号の位相の偏差を検
出しその偏差に基づいて偏差修正信号を形成し前記加算
器に印加する偏差検出手段とを備えるようにすることも
可能である。
【0017】
【作用】本発明においては、検出信号および指令信号に
基づいて電力変換器を制御する広幅パルス制御信号を形
成する少なくとも3個の対等な制御回路と、これらの対
等な制御回路からの広幅パルス制御信号の多数決を採り
一致した期間の多数側パルス制御信号を電力変換器に供
給する切換え回路とを含んでいるので、一部の制御回路
が不調になっても、複数の他の健全な回路からの広幅パ
ルス制御信号により電力変換器を制御でき、負荷やサイ
リスタ変換器等に変動等を与えることがない。
基づいて電力変換器を制御する広幅パルス制御信号を形
成する少なくとも3個の対等な制御回路と、これらの対
等な制御回路からの広幅パルス制御信号の多数決を採り
一致した期間の多数側パルス制御信号を電力変換器に供
給する切換え回路とを含んでいるので、一部の制御回路
が不調になっても、複数の他の健全な回路からの広幅パ
ルス制御信号により電力変換器を制御でき、負荷やサイ
リスタ変換器等に変動等を与えることがない。
【0018】従来、サイリスタ変換器に供給する幅の狭
いゲートパルス同士の位相を比較するためには、一方の
パルスが出ている間に他方のパルスが発生する場合を除
き、特別の工夫と複雑な論理回路とを必要とすると考え
られていた。したがって、アナログ的にゲートパルス同
士の位相を比較する方式が主流を占めていた。
いゲートパルス同士の位相を比較するためには、一方の
パルスが出ている間に他方のパルスが発生する場合を除
き、特別の工夫と複雑な論理回路とを必要とすると考え
られていた。したがって、アナログ的にゲートパルス同
士の位相を比較する方式が主流を占めていた。
【0019】発明者等は、サイリスタ変換器のゲートに
供給する前の広幅パルス制御信号を用いれば、単純な回
路構成の論理回路を含む切り換え回路により、多数決を
正確かつ確実に採ることができることを見出した。
供給する前の広幅パルス制御信号を用いれば、単純な回
路構成の論理回路を含む切り換え回路により、多数決を
正確かつ確実に採ることができることを見出した。
【0020】一方、各制御回路は、その制御回路から出
力される広幅パルス制御信号および現に電力変換器に供
給されているパルス制御信号を取り込み、両信号の位相
の偏差を検出する偏差検出手段を備えることができる。
偏差が所定値を超えたときには、その偏差信号に基づい
てアラーム等を発する系統構成を付加してもよい。
力される広幅パルス制御信号および現に電力変換器に供
給されているパルス制御信号を取り込み、両信号の位相
の偏差を検出する偏差検出手段を備えることができる。
偏差が所定値を超えたときには、その偏差信号に基づい
てアラーム等を発する系統構成を付加してもよい。
【0021】各制御回路は、また、自らのパルス移相器
から出力される広幅パルス制御信号と現に電力変換器に
供給されている多数側のパルス制御信号とを取り込み、
両信号の位相の偏差を検出し、この偏差に基づいて偏差
修正信号を形成し、自らの加算器にフィードバックして
印加する偏差検出手段を備えることも可能であり、自ら
のパルス移相器から出力される広幅パルス制御信号が現
に電力変換器に供給されているパルス制御信号に常に一
致することになる。
から出力される広幅パルス制御信号と現に電力変換器に
供給されている多数側のパルス制御信号とを取り込み、
両信号の位相の偏差を検出し、この偏差に基づいて偏差
修正信号を形成し、自らの加算器にフィードバックして
印加する偏差検出手段を備えることも可能であり、自ら
のパルス移相器から出力される広幅パルス制御信号が現
に電力変換器に供給されているパルス制御信号に常に一
致することになる。
【0022】
【実施例】図1は、本発明による多重系電力変換制御装
置の一実施例の系統構成を示すブロック図である。図1
において、図6の従来例と同じ機能を果たす部分には、
同一の符号を付け、その説明を省略する。本実施例は、
三重系電力変換制御装置である。
置の一実施例の系統構成を示すブロック図である。図1
において、図6の従来例と同じ機能を果たす部分には、
同一の符号を付け、その説明を省略する。本実施例は、
三重系電力変換制御装置である。
【0023】本実施例の制御回路26Aは、図6の従来
例の制御回路16Aに設けてあった偏差検出器163A
と、スイッチ164Aと、加算器165Aと、スイッチ
167Aとを削除してあり、多重系電力変換制御装置全
体としては、各制御回路の健全性を診断していた診断装
置20を廃止してある。
例の制御回路16Aに設けてあった偏差検出器163A
と、スイッチ164Aと、加算器165Aと、スイッチ
167Aとを削除してあり、多重系電力変換制御装置全
体としては、各制御回路の健全性を診断していた診断装
置20を廃止してある。
【0024】本実施例は、制御回路26Aと同様の構成
の制御回路26Bと制御回路26Cとを並列に配置し、
パルス移相器166Aからの広幅パルス制御信号104
Aとパルス移相器166Bからの広幅パルス制御信号1
04Bとパルス移相器166Cからの広幅パルス制御信
号104Cとを切換え回路22に入力するようになって
いる。本明細書では、制御信号104A,104B,1
04Cのうちで3つ以上の広幅パルス制御信号の多数決
を採り、一致した期間だけ多数側の信号を現に供給する
制御信号120として、パルストランス18を介して、
サイリスタ変換器10に供給する多数決手段を切換え回
路とよぶことにする。この切換え回路22は、いわゆる
Two out of Three回路である。
の制御回路26Bと制御回路26Cとを並列に配置し、
パルス移相器166Aからの広幅パルス制御信号104
Aとパルス移相器166Bからの広幅パルス制御信号1
04Bとパルス移相器166Cからの広幅パルス制御信
号104Cとを切換え回路22に入力するようになって
いる。本明細書では、制御信号104A,104B,1
04Cのうちで3つ以上の広幅パルス制御信号の多数決
を採り、一致した期間だけ多数側の信号を現に供給する
制御信号120として、パルストランス18を介して、
サイリスタ変換器10に供給する多数決手段を切換え回
路とよぶことにする。この切換え回路22は、いわゆる
Two out of Three回路である。
【0025】図1において、制御回路26A,26B,
26Cは、指令器160A,160B,160Cからの
指令信号102A,102B,102Cと電流検出器1
4からの検出信号100とをそれぞれ加算器161A,
161B,161Cに取り込み、それぞれ両信号の偏差
を演算し、信号106A,106B,106Cとして演
算器162A,162B,162Cに供給する。演算器
162A,162B,162Cは、信号106A,10
6B,106Cに基づいてそれぞれ所定の演算処理を行
ない、演算信号108A,108B,108Cを形成
し、パルス移相器166A,166B,166Cに供給
する。パルス移相器166A,166B,166Cは、
各演算信号108A,108Bおよび108Cに基づい
て制御信号104A,104Bおよび104Cを形成
し、それぞれ切換え回路22に供給するとともに、偏差
検出手段30A,30B,30Cに自分の系の制御信号
104A,104B,104Cをそれぞれ供給する。偏
差検出手段30A,30B,30Cは、切換え回路22
からサイリスタ変換器10に現に供給されている制御信
号120をそれぞれ取り込み、制御信号120と制御信
号104A,104B,104Cとを比較してそれぞれ
の偏差を検出し、これらの偏差に基づいて修正信号13
0A,130B,130Cを形成する。これらの修正信
号130A,130B,130Cは、偏差が所定値を超
えたときに、図示していないが、アラーム等を発する系
統に供給する単純な系統構成としてもよい。ここでは、
さらに、修正信号130A,130B,130Cを前記
各加算器161A,161B,161Cにそれぞれ印加
するようにしてある。したがって、各制御回路26A,
26B,26Cから出力される制御信号104A,10
4B,104Cは、修正信号130A,130B,13
0Cによる修正も受けることになる。
26Cは、指令器160A,160B,160Cからの
指令信号102A,102B,102Cと電流検出器1
4からの検出信号100とをそれぞれ加算器161A,
161B,161Cに取り込み、それぞれ両信号の偏差
を演算し、信号106A,106B,106Cとして演
算器162A,162B,162Cに供給する。演算器
162A,162B,162Cは、信号106A,10
6B,106Cに基づいてそれぞれ所定の演算処理を行
ない、演算信号108A,108B,108Cを形成
し、パルス移相器166A,166B,166Cに供給
する。パルス移相器166A,166B,166Cは、
各演算信号108A,108Bおよび108Cに基づい
て制御信号104A,104Bおよび104Cを形成
し、それぞれ切換え回路22に供給するとともに、偏差
検出手段30A,30B,30Cに自分の系の制御信号
104A,104B,104Cをそれぞれ供給する。偏
差検出手段30A,30B,30Cは、切換え回路22
からサイリスタ変換器10に現に供給されている制御信
号120をそれぞれ取り込み、制御信号120と制御信
号104A,104B,104Cとを比較してそれぞれ
の偏差を検出し、これらの偏差に基づいて修正信号13
0A,130B,130Cを形成する。これらの修正信
号130A,130B,130Cは、偏差が所定値を超
えたときに、図示していないが、アラーム等を発する系
統に供給する単純な系統構成としてもよい。ここでは、
さらに、修正信号130A,130B,130Cを前記
各加算器161A,161B,161Cにそれぞれ印加
するようにしてある。したがって、各制御回路26A,
26B,26Cから出力される制御信号104A,10
4B,104Cは、修正信号130A,130B,13
0Cによる修正も受けることになる。
【0026】本実施例においては、検出信号100およ
び指令信号102に基づいて電力変換器10を制御する
広幅パルス制御信号104を形成する少なくとも3個の
対等な制御回路26A,26B,26Cと、これらの対
等な制御回路からの広幅パルス制御信号104A,10
4B,104Cの多数決を採り一致した期間の多数側パ
ルス制御信号120を電力変換器10に供給する切換え
回路22とを含んでいるので、一部の制御回路例えば2
6Aが不調になっても、複数の他の健全な制御回路26
B,26Cからの広幅パルス制御信号104B,104
Cにより電力変換器10を制御でき、負荷12やサイリ
スタ変換器すなわち電力変換器10等に変動等を与える
ことがない。
び指令信号102に基づいて電力変換器10を制御する
広幅パルス制御信号104を形成する少なくとも3個の
対等な制御回路26A,26B,26Cと、これらの対
等な制御回路からの広幅パルス制御信号104A,10
4B,104Cの多数決を採り一致した期間の多数側パ
ルス制御信号120を電力変換器10に供給する切換え
回路22とを含んでいるので、一部の制御回路例えば2
6Aが不調になっても、複数の他の健全な制御回路26
B,26Cからの広幅パルス制御信号104B,104
Cにより電力変換器10を制御でき、負荷12やサイリ
スタ変換器すなわち電力変換器10等に変動等を与える
ことがない。
【0027】各制御回路例えば26Aは、自らのパルス
移相器166Aから出力される広幅パルス制御信号10
4Aと現に電力変換器に供給されている多数側のパルス
制御信号120とを取り込み、両信号の位相の偏差を検
出し、この偏差に基づいて偏差修正信号130Aを形成
し、自らの加算器161Aにフィードバックして印加す
る偏差検出手段30Aを備えることも可能であり、自ら
のパルス移相器166Aから出力される広幅パルス制御
信号104Aが現に電力変換器に供給されているパルス
制御信号120を追随することになる。したがって、制
御回路26の1個に故障があった場合に、他の2個の制
御回路の出力の多数決による制御に切り換えても、負荷
12またはサイリスタ変換器10に与える影響がなく、
切り換え時の変動をなくすことができる。
移相器166Aから出力される広幅パルス制御信号10
4Aと現に電力変換器に供給されている多数側のパルス
制御信号120とを取り込み、両信号の位相の偏差を検
出し、この偏差に基づいて偏差修正信号130Aを形成
し、自らの加算器161Aにフィードバックして印加す
る偏差検出手段30Aを備えることも可能であり、自ら
のパルス移相器166Aから出力される広幅パルス制御
信号104Aが現に電力変換器に供給されているパルス
制御信号120を追随することになる。したがって、制
御回路26の1個に故障があった場合に、他の2個の制
御回路の出力の多数決による制御に切り換えても、負荷
12またはサイリスタ変換器10に与える影響がなく、
切り換え時の変動をなくすことができる。
【0028】図2は、図1の実施例に用いる偏差検出手
段30の一具体例の構成を示すブロック図である。ここ
では、三相交流のサイリスタ変換器10を制御する場合
の一相のみを表してある。偏差検出手段30は、少なく
とも三つの広幅入力パルスUPA,WPB,VPBを取り込み
位相遅れまたは進みを検出する検出部32と、前記位相
遅れまたは進みの検出信号e,e´とクロックパルスと
に基づいて進みまたは遅れの位相角度を計数するカウン
タ部34と、カウンタ部34からの計数値を所定の周期
で保持するレジスタ部36とからなる。偏差検出手段3
0は、検出部32から位相進み出力がある間は、カウン
タ部34をカウントダウンさせ、検出部32から位相遅
れ出力がある間は、カウンタ部34をカウントアップさ
せる。
段30の一具体例の構成を示すブロック図である。ここ
では、三相交流のサイリスタ変換器10を制御する場合
の一相のみを表してある。偏差検出手段30は、少なく
とも三つの広幅入力パルスUPA,WPB,VPBを取り込み
位相遅れまたは進みを検出する検出部32と、前記位相
遅れまたは進みの検出信号e,e´とクロックパルスと
に基づいて進みまたは遅れの位相角度を計数するカウン
タ部34と、カウンタ部34からの計数値を所定の周期
で保持するレジスタ部36とからなる。偏差検出手段3
0は、検出部32から位相進み出力がある間は、カウン
タ部34をカウントダウンさせ、検出部32から位相遅
れ出力がある間は、カウンタ部34をカウントアップさ
せる。
【0029】検出部32は、広幅入力パルスUPA,WPB
を取り込み位相遅れを検出する論理積回路321と、広
幅入力パルスUPA,VPBを取り込み位相進みを検出する
論理積回路322とからなる。カウンタ部34は、アッ
プダウンカウンタ341と、UPA,UPB等の広幅入力パ
ルスの整数倍の周波数のパルスを発生するクロックパル
ス発生器342と、検出部32からの位相遅れまたは位
相進み信号によりクロックパルス発生器342からのク
ロックパルスをゲートする論理積回路343および34
4とからなる。アップダウンカウンタ341は、位相遅
れ検出部321の出力がある間すなわち論理積回路34
3が動作する間はカウントアップし、位相遅れ検出部3
22の出力がある間すなわち論理積回路344が動作す
る間はカウントダウンする。レジスタ36は、カウンタ
341からの出力信号hを所定の周期毎に保持する。サ
ンプリング制御部38は、入力パルスの立ち上がり部分
で動作し、サンプリング信号fおよびリセット信号gを
レジスタ36およびアップダウンカウンタ341にそれ
ぞれ供給する。D/A変換器40は、レジスタ36から
の出力信号iをアナログ電圧に変換する。
を取り込み位相遅れを検出する論理積回路321と、広
幅入力パルスUPA,VPBを取り込み位相進みを検出する
論理積回路322とからなる。カウンタ部34は、アッ
プダウンカウンタ341と、UPA,UPB等の広幅入力パ
ルスの整数倍の周波数のパルスを発生するクロックパル
ス発生器342と、検出部32からの位相遅れまたは位
相進み信号によりクロックパルス発生器342からのク
ロックパルスをゲートする論理積回路343および34
4とからなる。アップダウンカウンタ341は、位相遅
れ検出部321の出力がある間すなわち論理積回路34
3が動作する間はカウントアップし、位相遅れ検出部3
22の出力がある間すなわち論理積回路344が動作す
る間はカウントダウンする。レジスタ36は、カウンタ
341からの出力信号hを所定の周期毎に保持する。サ
ンプリング制御部38は、入力パルスの立ち上がり部分
で動作し、サンプリング信号fおよびリセット信号gを
レジスタ36およびアップダウンカウンタ341にそれ
ぞれ供給する。D/A変換器40は、レジスタ36から
の出力信号iをアナログ電圧に変換する。
【0030】図3および図4は、このように構成された
偏差検出手段30の動作を説明するタイムチャートであ
る。広幅入力パルスUPAおよびUPBは、それぞれ26A
系のパルスおよび26B系のパルスを示している。
偏差検出手段30の動作を説明するタイムチャートであ
る。広幅入力パルスUPAおよびUPBは、それぞれ26A
系のパルスおよび26B系のパルスを示している。
【0031】図3は、26A系の広幅入力パルスUPAに
対し26B系の広幅入力パルスUPBが遅れている場合の
タイムチャートである。論理積回路321で、26A系
の広幅入力パルスUPAと26B系の広幅入力パルスWPB
との論理積を求めると、eのようなパルス位相遅れ信号
が得られる。アップダウンカウンタ341は、信号eが
得られている間、fに示すようにカウントアップしてい
く。アップダウンカウンタ341は、信号eがなくなる
と、信号eがなくなった時のカウントを保持する。
対し26B系の広幅入力パルスUPBが遅れている場合の
タイムチャートである。論理積回路321で、26A系
の広幅入力パルスUPAと26B系の広幅入力パルスWPB
との論理積を求めると、eのようなパルス位相遅れ信号
が得られる。アップダウンカウンタ341は、信号eが
得られている間、fに示すようにカウントアップしてい
く。アップダウンカウンタ341は、信号eがなくなる
と、信号eがなくなった時のカウントを保持する。
【0032】サンプリング制御部38は、26A系の広
幅入力パルスUPAが立ち上がる時、信号fおよびgを出
力する。信号fによりその時のカウントがレジスタ部3
6にセットされ、その後リセット信号gによりアップダ
ウンカウンタ341はゼロにリセットされ、以後、同様
の動作を繰り返す。
幅入力パルスUPAが立ち上がる時、信号fおよびgを出
力する。信号fによりその時のカウントがレジスタ部3
6にセットされ、その後リセット信号gによりアップダ
ウンカウンタ341はゼロにリセットされ、以後、同様
の動作を繰り返す。
【0033】図4は、26A系の広幅入力パルスUPAに
対し26B系の広幅入力パルスUPBが進んでいる場合の
タイムチャートである。この場合は、論理積回路322
において、26A系の広幅入力パルスUPAと26B系の
広幅入力パルスVPBとの論理積を求めると、eのような
位相進み信号が得られる。アップダウンカウンタ341
は、信号eが得られている間、fに示すようにカウント
ダウンしていく。アップダウンカウンタ341は、信号
eがなくなると、信号eがなくなった時のカウントを保
持する。このカウントは負の値となる。アップダウンカ
ウンタ341のカウントfは、サンプリング制御部38
からの信号により、レジスタ部36に保持される。D/
A変換器40は、レジスタ部36の出力をアナログ電圧
として出力する。レジスタ部36の出力を直接位相検出
信号として使用しても良い。
対し26B系の広幅入力パルスUPBが進んでいる場合の
タイムチャートである。この場合は、論理積回路322
において、26A系の広幅入力パルスUPAと26B系の
広幅入力パルスVPBとの論理積を求めると、eのような
位相進み信号が得られる。アップダウンカウンタ341
は、信号eが得られている間、fに示すようにカウント
ダウンしていく。アップダウンカウンタ341は、信号
eがなくなると、信号eがなくなった時のカウントを保
持する。このカウントは負の値となる。アップダウンカ
ウンタ341のカウントfは、サンプリング制御部38
からの信号により、レジスタ部36に保持される。D/
A変換器40は、レジスタ部36の出力をアナログ電圧
として出力する。レジスタ部36の出力を直接位相検出
信号として使用しても良い。
【0034】このようにすると、遅れの時は例えば正の
電圧として、進みの時は負の電圧として、パルスの位相
ずれを検出できる。また、本発明においては、デジタル
演算を採用しているために、精度が良い。すなわち、出
力データの極性により位相の進み遅れがわかり、しかも
クロックパルスの周波数を上げればそれに伴って精度が
上がる。さらに、レジスタ部36にカウントを保持する
ので、出力電圧のリップルが少ない。
電圧として、進みの時は負の電圧として、パルスの位相
ずれを検出できる。また、本発明においては、デジタル
演算を採用しているために、精度が良い。すなわち、出
力データの極性により位相の進み遅れがわかり、しかも
クロックパルスの周波数を上げればそれに伴って精度が
上がる。さらに、レジスタ部36にカウントを保持する
ので、出力電圧のリップルが少ない。
【0035】従来、サイリスタ変換器に供給する幅の狭
いゲートパルス同士の位相を比較するためには、一方の
狭いパルスが出ている間に他方の狭いパルスが発生する
場合を除き、特別の工夫と複雑な論理回路とを必要とす
ると考えられており、アナログ的にゲートパルス同士の
位相を比較する方式が主流となっていた。
いゲートパルス同士の位相を比較するためには、一方の
狭いパルスが出ている間に他方の狭いパルスが発生する
場合を除き、特別の工夫と複雑な論理回路とを必要とす
ると考えられており、アナログ的にゲートパルス同士の
位相を比較する方式が主流となっていた。
【0036】発明者等は、サイリスタ変換器のゲートに
供給する前の広幅パルス制御信号を用いれば、単純な回
路構成の論理回路を含む切り換え回路により、多数決を
正確かつ確実に採ることができることを見出した。
供給する前の広幅パルス制御信号を用いれば、単純な回
路構成の論理回路を含む切り換え回路により、多数決を
正確かつ確実に採ることができることを見出した。
【0037】図5は、本実施例に用いる切換え回路22
の一具体例を示す回路図である。切換え回路22は、論
理積回路221,222,223と、論理和回路224
とを備えている。論理積回路221は、制御信号104
Aと104Bとの論理積を求め、論理積回路222は制
御信号104Bと104Cとの論理積を求め、論理回路
223は制御信号104Cと104Aとの論理積を求め
る。論理和回路224は、各論理積回路221,22
2,223からの出力信号の論理和を求め、制御信号1
20として出力する。
の一具体例を示す回路図である。切換え回路22は、論
理積回路221,222,223と、論理和回路224
とを備えている。論理積回路221は、制御信号104
Aと104Bとの論理積を求め、論理積回路222は制
御信号104Bと104Cとの論理積を求め、論理回路
223は制御信号104Cと104Aとの論理積を求め
る。論理和回路224は、各論理積回路221,22
2,223からの出力信号の論理和を求め、制御信号1
20として出力する。
【0038】このように構成した切換え回路22によれ
ば、制御信号104A,104B,104Cのうち少な
くとも二つが一致している期間の信号が、制御信号12
0として出力される。この回路は、一般に、Two o
ut of Three回路と呼ばれている。
ば、制御信号104A,104B,104Cのうち少な
くとも二つが一致している期間の信号が、制御信号12
0として出力される。この回路は、一般に、Two o
ut of Three回路と呼ばれている。
【0039】
【発明の効果】本発明によれば、検出信号および指令信
号に基づいて電力変換器を制御する広幅パルス制御信号
を形成する少なくとも3個の対等な制御回路と、これら
の対等な制御回路からの広幅パルス制御信号の多数決を
採り一致した期間の多数側パルス制御信号を電力変換器
に供給する切換え回路とを含んでいるので、一部の制御
回路が不調になっても、複数の他の健全な制御回路から
の広幅パルス制御信号により電力変換器を制御でき、負
荷やサイリスタ変換器等に変動等を与えることがない多
重系電力変換制御装置が得られる。
号に基づいて電力変換器を制御する広幅パルス制御信号
を形成する少なくとも3個の対等な制御回路と、これら
の対等な制御回路からの広幅パルス制御信号の多数決を
採り一致した期間の多数側パルス制御信号を電力変換器
に供給する切換え回路とを含んでいるので、一部の制御
回路が不調になっても、複数の他の健全な制御回路から
の広幅パルス制御信号により電力変換器を制御でき、負
荷やサイリスタ変換器等に変動等を与えることがない多
重系電力変換制御装置が得られる。
【0040】また、各制御回路が、自らのパルス移相器
から出力される広幅パルス制御信号と現に電力変換器に
供給されている多数側のパルス制御信号とを取り込み、
両信号の位相の偏差を検出し、この偏差に基づいて偏差
修正信号を形成し、自らの加算器にフィードバックして
印加する偏差検出手段を備えた場合、自らのパルス移相
器から出力される広幅パルス制御信号が現に電力変換器
に供給されているパルス制御信号を追随することになる
から、一部の制御回路に故障があり、他の制御回路の出
力の多数決による制御に切り換えても、負荷またはサイ
リスタ変換器に与える影響がなく、切り換え時の変動を
なくすことができる。
から出力される広幅パルス制御信号と現に電力変換器に
供給されている多数側のパルス制御信号とを取り込み、
両信号の位相の偏差を検出し、この偏差に基づいて偏差
修正信号を形成し、自らの加算器にフィードバックして
印加する偏差検出手段を備えた場合、自らのパルス移相
器から出力される広幅パルス制御信号が現に電力変換器
に供給されているパルス制御信号を追随することになる
から、一部の制御回路に故障があり、他の制御回路の出
力の多数決による制御に切り換えても、負荷またはサイ
リスタ変換器に与える影響がなく、切り換え時の変動を
なくすことができる。
【図1】本発明による多重系電力変換制御装置の一実施
例の系統構成を示すブロック図である。
例の系統構成を示すブロック図である。
【図2】図1の実施例に用いる偏差検出手段30の一具
体例の構成を示すブロック図である。
体例の構成を示すブロック図である。
【図3】26A系の広幅パルス制御信号UPAに対し26
B系の広幅パルス制御信号UPBが遅れている場合の偏差
検出手段30の動作を説明するタイムチャートである。
B系の広幅パルス制御信号UPBが遅れている場合の偏差
検出手段30の動作を説明するタイムチャートである。
【図4】26A系の広幅パルス制御信号UPAに対し26
B系の広幅パルス制御信号UPBが進んでいる場合の偏差
検出手段30の動作を説明するタイムチャートである。
B系の広幅パルス制御信号UPBが進んでいる場合の偏差
検出手段30の動作を説明するタイムチャートである。
【図5】図1の実施例に用いる切換え回路22の一具体
例を示す回路図である。
例を示す回路図である。
【図6】従来の多重系電力変換制御装置の系統構成の一
例を示すブロック図である。
例を示すブロック図である。
10 電力変換器(サイリスタ変換器) 12 負荷
14 電流検出器 16 制御
回路 18 パルストランス 20 診断
装置 22 切換え回路 26 制御
回路 30 偏差検出手段 32 検出
部 34 カウンタ部 36 レジ
スタ 38 サンプリング制御部 40 D/
A変換器 100 検出信号 102 指
令信号 104 制御信号 106 信
号 108 演算信号 110 偏
差 112 加算信号 120 現に電力変換器に供給されている制御信号 160 指令器 161 加
算器 162 演算器 163 偏
差検出器 164 スイッチ 165 加
算器 166 パルス移相器 167 ス
イッチ 321,322 論理積回路 341 ア
ップダウンカウンタ 342 クロックパルス発生器 343,3
44 論理積回路
回路 18 パルストランス 20 診断
装置 22 切換え回路 26 制御
回路 30 偏差検出手段 32 検出
部 34 カウンタ部 36 レジ
スタ 38 サンプリング制御部 40 D/
A変換器 100 検出信号 102 指
令信号 104 制御信号 106 信
号 108 演算信号 110 偏
差 112 加算信号 120 現に電力変換器に供給されている制御信号 160 指令器 161 加
算器 162 演算器 163 偏
差検出器 164 スイッチ 165 加
算器 166 パルス移相器 167 ス
イッチ 321,322 論理積回路 341 ア
ップダウンカウンタ 342 クロックパルス発生器 343,3
44 論理積回路
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成3年10月22日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0014
【補正方法】変更
【補正内容】
【0014】
【課題を解決するための手段】本発明は、上記目的を達
成するために、電力変換器から所定の電力が供給される
負荷の状態を検出する負荷状態検出手段からの検出信号
を取り込むとともにその負荷を所定の状態とするための
指令信号を取り込み検出信号および指令信号に基づいて
電力変換器を制御するサイリスタの通流期間(3相全波
電力変換器の場合は電気角で120°)以下の幅を持つ
広幅パルス制御信号を形成する少なくとも3個の対等な
制御回路と、これらの対等な制御回路からの広幅パルス
制御信号の多数決を採り一致した期間の多数側パルス制
御信号を電力変換器に供給する切換え回路とを含む多重
系電力変換制御装置を提案するものである。
成するために、電力変換器から所定の電力が供給される
負荷の状態を検出する負荷状態検出手段からの検出信号
を取り込むとともにその負荷を所定の状態とするための
指令信号を取り込み検出信号および指令信号に基づいて
電力変換器を制御するサイリスタの通流期間(3相全波
電力変換器の場合は電気角で120°)以下の幅を持つ
広幅パルス制御信号を形成する少なくとも3個の対等な
制御回路と、これらの対等な制御回路からの広幅パルス
制御信号の多数決を採り一致した期間の多数側パルス制
御信号を電力変換器に供給する切換え回路とを含む多重
系電力変換制御装置を提案するものである。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0015
【補正方法】変更
【補正内容】
【0015】前記各制御回路は、その制御回路から出力
される広幅パルス制御信号および現に電力変換器に供給
されているパルス制御信号を取り込み、両信号の位相の
偏差を検出する偏差検出手段を備え、その偏差が所定値
を超えたときに前記制御回路の異常と判定し、例えばア
ラームを出すことができる。
される広幅パルス制御信号および現に電力変換器に供給
されているパルス制御信号を取り込み、両信号の位相の
偏差を検出する偏差検出手段を備え、その偏差が所定値
を超えたときに前記制御回路の異常と判定し、例えばア
ラームを出すことができる。
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】0016
【補正方法】変更
【補正内容】
【0016】前記各制御回路は、負荷状態検出手段から
の検出信号と指令値との偏差を演算する加算器と、加算
器からの信号を取り込み所定の演算処理を行なう演算器
と、演算器からの信号に基づいて広幅パルス制御信号を
形成するパルス移相器と、パルス移相器から出力される
広幅パルス制御信号および現に電力変換器に供給されて
いるパルス制御信号を取り込み両信号の位相の偏差を検
出しその偏差に基づいて偏差修正信号を形成し前記加算
器に印加する偏差検出手段とを備え、パルス制御信号が
現に電力変換器に供給されている制御回路が故障しても
大きな外乱を与えることなく、他の正常な制御回路に自
動的に切換えるようにすることも可能である。
の検出信号と指令値との偏差を演算する加算器と、加算
器からの信号を取り込み所定の演算処理を行なう演算器
と、演算器からの信号に基づいて広幅パルス制御信号を
形成するパルス移相器と、パルス移相器から出力される
広幅パルス制御信号および現に電力変換器に供給されて
いるパルス制御信号を取り込み両信号の位相の偏差を検
出しその偏差に基づいて偏差修正信号を形成し前記加算
器に印加する偏差検出手段とを備え、パルス制御信号が
現に電力変換器に供給されている制御回路が故障しても
大きな外乱を与えることなく、他の正常な制御回路に自
動的に切換えるようにすることも可能である。
【手続補正5】
【補正対象書類名】明細書
【補正対象項目名】0040
【補正方法】変更
【補正内容】
【0040】また、各制御回路が、自らのパルス移相器
から出力される広幅パルス制御信号と現に電力変換器に
供給されている多数側のパルス制御信号とを取り込み、
両信号の位相の偏差を検出し、この偏差に基づいて偏差
修正信号を形成し、自らの加算器にフィードバックして
印加する偏差検出手段を備えた場合、常に制御回路の健
全性を確認できるとともに、自らのパルス移相器から出
力される広幅パルス制御信号が現に電力変換器に供給さ
れているパルス制御信号を追随することになるから、一
部の制御回路に故障があり、他の制御回路の出力の多数
決による制御に切り換えても、負荷またはサイリスタ変
換器に与える影響がなく、切り換え時の変動をなくすこ
とができる。
から出力される広幅パルス制御信号と現に電力変換器に
供給されている多数側のパルス制御信号とを取り込み、
両信号の位相の偏差を検出し、この偏差に基づいて偏差
修正信号を形成し、自らの加算器にフィードバックして
印加する偏差検出手段を備えた場合、常に制御回路の健
全性を確認できるとともに、自らのパルス移相器から出
力される広幅パルス制御信号が現に電力変換器に供給さ
れているパルス制御信号を追随することになるから、一
部の制御回路に故障があり、他の制御回路の出力の多数
決による制御に切り換えても、負荷またはサイリスタ変
換器に与える影響がなく、切り換え時の変動をなくすこ
とができる。
Claims (3)
- 【請求項1】 電力変換器から所定の電力が供給される
負荷の状態を検出する負荷状態検出手段からの検出信号
を取り込むとともに前記負荷を所定の状態とするための
指令信号を取り込み前記検出信号および指令信号に基づ
いて前記電力変換器を制御する広幅パルス制御信号を形
成する少なくとも3個の対等な制御回路と、 当該複数の対等な制御回路からの広幅パルス制御信号の
多数決を採り一致した期間の多数側パルス制御信号を前
記電力変換器に供給する切換え回路とを含む多重系電力
変換制御装置。 - 【請求項2】 請求項1に記載の多重系電力変換制御装
置において、 前記各制御回路が、当該制御回路から出力される広幅パ
ルス制御信号および現に電力変換器に供給されているパ
ルス制御信号を取り込み、両信号の位相の偏差を検出す
る偏差検出手段を備えたことを特徴とする多重系電力変
換制御装置。 - 【請求項3】 請求項1に記載の多重系電力変換制御装
置において、 前記各制御回路が、 前記負荷状態検出手段からの検出信号と指令値との偏差
を演算する加算器と、 当該加算器からの信号を取り込み所定の演算処理を行な
う演算器と、 当該演算器からの信号に基づいて前記広幅パルス制御信
号を形成するパルス移相器と、 当該パルス移相器から出力される広幅パルス制御信号お
よび現に電力変換器に供給されているパルス制御信号を
取り込み、両信号の位相の偏差を検出し、当該偏差に基
づいて偏差修正信号を形成し、前記加算器に印加する偏
差検出手段とを備えたことを特徴とする多重系電力変換
制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3243427A JPH07111658B2 (ja) | 1982-06-18 | 1991-09-24 | 多重系電力変換制御装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57103880A JPS58221420A (ja) | 1982-06-18 | 1982-06-18 | 多重系電力変換制御装置 |
JP3243427A JPH07111658B2 (ja) | 1982-06-18 | 1991-09-24 | 多重系電力変換制御装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57103880A Division JPS58221420A (ja) | 1982-06-18 | 1982-06-18 | 多重系電力変換制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0511865A true JPH0511865A (ja) | 1993-01-22 |
JPH07111658B2 JPH07111658B2 (ja) | 1995-11-29 |
Family
ID=14365743
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57103880A Granted JPS58221420A (ja) | 1982-06-18 | 1982-06-18 | 多重系電力変換制御装置 |
JP3243427A Expired - Lifetime JPH07111658B2 (ja) | 1982-06-18 | 1991-09-24 | 多重系電力変換制御装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57103880A Granted JPS58221420A (ja) | 1982-06-18 | 1982-06-18 | 多重系電力変換制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (2) | JPS58221420A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021083192A (ja) * | 2019-11-15 | 2021-05-27 | 株式会社デンソー | インバータの運転停止装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58221420A (ja) * | 1982-06-18 | 1983-12-23 | Hitachi Ltd | 多重系電力変換制御装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4979158A (ja) * | 1972-12-01 | 1974-07-31 | ||
JPS58221420A (ja) * | 1982-06-18 | 1983-12-23 | Hitachi Ltd | 多重系電力変換制御装置 |
JPS60105005A (ja) * | 1983-11-14 | 1985-06-10 | Hitachi Ltd | 冗長系出力信号の異常監視装置 |
-
1982
- 1982-06-18 JP JP57103880A patent/JPS58221420A/ja active Granted
-
1991
- 1991-09-24 JP JP3243427A patent/JPH07111658B2/ja not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4979158A (ja) * | 1972-12-01 | 1974-07-31 | ||
JPS58221420A (ja) * | 1982-06-18 | 1983-12-23 | Hitachi Ltd | 多重系電力変換制御装置 |
JPS60105005A (ja) * | 1983-11-14 | 1985-06-10 | Hitachi Ltd | 冗長系出力信号の異常監視装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021083192A (ja) * | 2019-11-15 | 2021-05-27 | 株式会社デンソー | インバータの運転停止装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH07111658B2 (ja) | 1995-11-29 |
JPS58221420A (ja) | 1983-12-23 |
JPH0377524B2 (ja) | 1991-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0511865A (ja) | 多重系電力変換制御装置 | |
KR100412301B1 (ko) | 계층적 제어 시스템에서의 이중화 제어방법 및 그 장치 | |
JP3268181B2 (ja) | インバータの並列運転装置 | |
JP2020102951A (ja) | 制御装置 | |
JP2801758B2 (ja) | 監視装置 | |
JP4098198B2 (ja) | 電力系統の同期並列方法及び同期投入装置 | |
JP2005006407A (ja) | ディジタル保護リレー装置 | |
JP2744107B2 (ja) | 監視装置 | |
JPH09261871A (ja) | 系統制御における導入母線電圧選択方式 | |
JPS60112103A (ja) | ハイブリッド制御装置 | |
JPH1169773A (ja) | 電力変換器の素子異常検出回路 | |
JP2722579B2 (ja) | 無停電電源装置並列冗長システムの保護装置 | |
JP3162546B2 (ja) | 交直変換装置の制御装置 | |
JPS61157235A (ja) | インバ−タの並列運転装置 | |
JPH10164757A (ja) | 電力変換装置 | |
JPH01315300A (ja) | 励磁制御装置 | |
JPS61161550A (ja) | 計算機制御装置 | |
JPH01264525A (ja) | デジタル保護リレー装置 | |
JPH0815371B2 (ja) | 同期投入装置 | |
JPS61125602A (ja) | デイジタル型調節装置 | |
JPS6373411A (ja) | クロツク供給装置 | |
JPS63317801A (ja) | 制御設定値の切替方式 | |
JPS63117629A (ja) | 無停電電源装置 | |
JPH053017B2 (ja) | ||
JPH01206819A (ja) | ディジタルリレーの動作判定方法 |