JPH0511681B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、レーダ等電波応用機器の技術分野
で使用される広帯域特性で高速ビデオ特性を有す
る対数増幅器に関するものである。

〔従来の技術〕

第４図に例えば米国特許3668535（June，６，
1972）に記載された従来の逐次検波形
（Succesive Detection Type）対数増幅器の概略
機能を示すブロツク図であり、図において、１は
高周波（以下RFという）信号の入力端、２は広
帯域RF特性を有するRF増幅回路、３は検波回
路、４は所定の検波出力で振幅制限するビデオ制
限回路、５は伝送線路、６は整合用終端抵抗、７
は負荷抵抗（Rl）である。

次に動作について説明する。

入力端１に印加されたRF信号はカスケードに
Ｎ段接続されたRF増幅回路２で順次増幅が行わ
れる。各々の増幅段と並列に検波回路３が接続さ
れているので、入力RF信号のレベルに応じた検
波出力が各段毎に得られる。これらの検波出力は
ビデオ制限回路４で振幅制限が行なわれ、伝送線
路５において信号出力の合成が行なわれる。伝送
線路５は一種の遅延線路として表現できるので、
縦続インダクタンス８及び並列キヤパシタンス９
のπ形等価回路で示している。これはRF増幅回
路２で生じるRF信号の伝搬遅延を、この伝送線
路上で等位相で遅延合成することによつて波形歪
みを低減するのが目的である。伝送線路５を伝搬
しながら合成された検波信号は負荷抵抗７に供給
される。入力側にある終端抵抗６は伝送線路５の
整合用である。

入出力の関係を第５図において更に具体的に示
す。図はＮ＝８段のRF増幅回路を用いた場合で
あつて、１段当り10dBのダイナミツクレンジを
持つている。まず、８段目のRF増幅器２の出力
は80dB増幅されており、検波回路３を導通させ
て検波出力を得、入力RF信号レベルの増加と共
にほぼ直線的に検波出力も増加して最終的にビデ
オ制限出力の頂点へ到達する。伝送線路５ではビ
デオ振幅制限が行われる約10dBのダイナミツク
レンジの間、入力RF信号のレベルとほぼ対数特
性に近い検波出力が得られる。このように、入力
RF信号レベルの増加に伴つて８段目から１段目
の検波出力が順次得られるので、伝送線路５では
最終的に８つの出力に対して合成が行われ、第５
図に示す出力特性１０が得られる。

以上の内容を具体的回路として実現したのが第
６図及び第８図である。まず第６図の回路につい
て説明すると、この例ではRF増幅回路２はエミ
ツタ接地形トランジスタ１１を用いている。トラ
ンジスタ１１のベースバイアスは電源１２からイ
ンダクタンス１３及びコンデンサ１４より成るフ
イルタ回路を含む電源ライン１５を経由して供給
される。縦続的に接続されている抵抗１６及び１
７はトランジスタ１１のベース電位を与えるため
の分圧用のものである。トランジスタ１１のベー
ス側に接続されるコンデンサ１８はRF信号入力
端１との結合用である。抵抗１９はトランジスタ
１１のエミツタ端子と電源ライン１５間に接続さ
れ、トランジスタ１１に適当なバイアス電流を与
える。トランジスタ１１のエミツタ端子に接続さ
れるコンデンサ２０はRF信号のバイパス用であ
る。トランジスタ１１のコレクタ端子に接続され
る可変インダクタンス２１は、回路内の寄生容量
とともに増幅回路の共振周波数を決定し、増幅回
路２の中心周波数を同調するためのものである。
RF入力端１とトランジスタ１１のコレクタ端子
間に接続されるインダクタンス２２及び抵抗２３
は、増幅回路の利得を下げることによつて帯域を
拡大する効果を持たせる負帰還素子である。イン
ダクタンス２１と並列に接続される抵抗２４は、
約100オーム程度の段間整合用のものである。

また、検波回路３はトランジスタ１１のコレク
タ端子へ接続されており、該検波回路内には例え
ばシヨツトキ形の検波用ダイオード２５と負荷抵
抗２６とが縦続して接続され、RF信号はコンデ
ンサ２７でバイパスされる。そしてこの検波回路
３の出力はコンデンサ２８でビデオ制限回路４へ
結合されている。

ビデオ制限回路４では順方向にバイアスされた
ダイオード２９へ接続される。リミツタ用ダイオ
ード２９は電源ライン１５から高周波用チヨーク
３０及び抵抗３１を介してバイアス電流を流して
おり、この抵抗値が例えば100kオームと非常に
高いのでダイオード２９に流れる電流はインピー
ダンスが無限大である定電流源からバイアス電流
を受けているように見える。従つて、リミツタ用
ダイオード２９の温度変化に起因する電圧降下の
変動は無視することができ、バイアス電流は殆ど
変化しないのでダイオードのビデオ制限特性も安
定である。このリミツタ用ダイオード２９は検波
回路３と伝送線路５との間に縦続的に接続され、
負荷抵抗７（Rl）へ信号電流が供給される。抵
抗３２は各ビデオ制限回路４間のアイソレーシヨ
ンを得るためのものであり、負荷抵抗７の約10倍
の抵抗値を有するものである。ビデオ制限回路４
の簡略化したブロツク図を第７図に示す。順バイ
アス電流（Ib）は図の如く負荷抵抗Rl、アイソ
レーシヨン抵抗３２（図では省略）、リミツタ用
ダイオード２９、及びバイアス用抵抗３１を介し
て流れている。一方、信号電流（Isig）は検波回
路３の出力から出力インピーダンスである等価抵
抗３３、リミツタ用ダイオード２９、（アイソレ
ーシヨン抵抗３２）、及び負荷抵抗（Rl）を介し
て流れている。Ib＝Isigになるとダイオードが逆
バイアスされるので電流が制限され、それ以上の
信号電流は負荷へ供給されないようになつてい
る。

次に第８図に示す例を説明すると、この第８図
は前記第６図の回路と比較し、ビデオ制限回路３
４内のリミツタ用ダイオード２９が負荷抵抗７と
並列に接続される点を除いてほぼ同じである。詳
細には、検波回路３において検波出力をビデオ制
限回路３４に縦続接続するための整合用抵抗３５
が設けられている点も異なつている。ビデオ制限
の動作は２個のリミツタ用ダイオード２９が順方
向にバイアスされることによつて行われ、この制
限された電圧が負荷抵抗７へ供給される。この簡
略図を第９図に示す。検波回路３に発生した電圧
は、検波器の内部インピーダンスと整合用抵抗３
５を加えた抵抗３６を介してリミツタ用ダイオー
ド２９に印加される。このダイオード２９が順バ
イアスされる電圧でビデオ制限され、同時に負荷
抵抗７へも供給されるようになつている。図中第
２，第３のビデオ制限回路に示す電圧可変電源３
７は上記のビデオ制限をダイオードによる電圧降
下に依存せず、任意に設定できるようにした場合
の例である。

〔発明が解決しようとする問題点〕

従来の対数増幅器の場合、第６図の回路ではコ
ンデンサ２８が不可欠であるために検波出力とし
て直流（DC）まで取扱うことができず、パルス
圧縮レーダ等に特有の長いパルス幅を持つ信号の
場合はサグが発生して忠実に信号再生ができな
い。更に連続波（CW）の場合は、全く対処でき
ないという致命的な欠点があつた。そこでこの欠
点を補うべく第８図の回路が提供された訳である
が、この第８図の回路ではダイオード順方向電圧
の温度依存特性のためにビデオ制限電圧が温度で
変動し、前記米国特許に記載されているように、
最大30％の変化が観測されている。このように、
従来の方式はビデオ制限回路の実現に重大な問題
があつた。

さらに、従来の方式では検波出力の伝送線路５
に励起される電圧が、即、出力電圧であつたた
め、入力信号レベルに応じてこの電圧が変動し、
本来一定であるはずのビデオ制限が変動するとい
う欠点があつた。つまり、第６図の例ではアイソ
レーシヨン用抵抗３２によつて可能な限り伝送線
路５に励起される電圧と検波出力電流（Isig）に
よつて励起される電圧とを分離しようとしている
が、この分離が不完全であり、入力端に近い検波
回路ほど伝送線路５に励起される電圧が高くな
る。このためビデオ制限電圧が高くなつてしま
い、結果的に第５図のような10dBの等間隔でビ
デオ出力を積み上げて対数特性を得ることは非常
に調整時間と労力を要するという問題があつた。

この発明は、かかる点に鑑みてなされたもの
で、検波出力を直結回路で構成することによつて
連続波の入力にも対処できると同時に、この場合
生じる温度依存性を回路的に相殺するよう構成す
ることで温度安定性が向上し、さらに調整時間も
少ない対数増幅器を得ることを目的とする。

ここで、従来伝送回路を用いて加算合成する方
式を採用していたのは次の理由によるものであ
る。即ち、従来、広帯域の高周波特性を得ること
は技術的に非常に困難であつたため、狭帯域特性
によつて回路的に群遅延特性が生じるとともに、
構成上も小型化することができず、回路伝搬によ
つて生じる遅延時間との関係で、単に合成しただ
けでは波形歪が発生し、このため伝送線路を省略
することはできなかつたものである。しかし、現
在では素子の高性能化や小型化が可能になつてお
り、波形歪はほとんど無視できるようになつてい
る。

〔問題点を解決するための手段〕

そこでこの発明に係る対数増幅器は、ビデオ出
力の加算と振幅制限するしきい値の決定とを演算
増幅器（Operational Amplifier）を用いて同時
に行うようにしたものである。

〔作用〕

この発明においては、ビデオ出力の加算合成及
び振幅制限するしきい値の決定は演算増幅器で全
て電流として行うから、動作が高速になるととも
に、検波出力として直流までも取り扱うことがで
き、更に対数特性の直線性も良好となる。

〔実施例〕

以下、この発明の一実施例を図について説明す
る。第１図は本発明の一実施例による対数増幅器
の概略機能を示す簡略ブロツク図であつて、３８
は検波出力電流を加算合成する機能を有する演算
増幅器、３９は所定のしきい値電圧を決定するた
めのビデオ制限用電圧源、４０は上記演算増幅器
３８の閉ループ利得を決める帰還抵抗（Rf）で
ある。図において従来の回路と大きく異なる点
は、従来、伝送線路において検波出力を合成して
いた方式を改め、演算増幅器３８を用いて電流合
成する方式に変更した点である。これは、前述の
如く素子の高性能化や小型化が現在では可能にな
つており、波形歪は殆ど無視できるということに
基づいて伝送線路を省略できるからである。

第１図の回路では、演算増幅器３８の出力が飽
和しない限り、その（＋）端子と（−）端子の電
圧が等しくなるように該演算増幅器３８が動作す
るので、ビデオ制限用電圧源３９の電圧（Vl）
は演算増幅器３８の（−）端子及びビデオ制限回
路４に供給される電圧と等しい。しかもこの演算
増幅器３８の入力インピーダンスは通常非常に高
い（数メグオーム）ので、ビデオ制限回路４から
の検波出力電流（i₁，i₂，……i_o）はそのまま帰
還抵抗４０（Rf）を通つて出力される。以上に
よつて電流合成された出力電圧 Vo＝RF・i_t（但し、i_t＝_o 〓^k=1 i_k） が得られるようになつている。

これを具体的に実現したのが第２図に示す回路
である。図において第６図との相違点は、ビデオ
制限回路の改良と、従来の伝送線路による検波出
力の合成を、新たに演算増幅器に置き変えた点で
ある。

ビデオ制限回路４１の従来との変更点は、従来
の結合用コンデンサ２８を省略し、アイソレーシ
ヨン用抵抗３２ではなく電流制限用抵抗４２
（Rt）を設けた点である。この動作を説明するた
め、第３図に簡略化したブロツク図を示す。図に
おいて、バイアス用抵抗３１は検波用ダイオード
２５のバイアス電流（Ib₁）、及びリミツタ用ダイ
オード２９のビデオ制限用電流（Ib₂）をそれぞ
れ流しているが、前述のごとく十分抵抗値が大き
いので定電流源から電流を流しているようにみえ
る。検波出力のない状態では、検波電圧（Vg）＝
０であつて検波用ダイオード２５のカソード側端
子が高周波チヨーク２１によつて接地されている
ので零（０）ボルトである。また、検波用ダイオ
ード２５とリミツタ用ダイオード２９に流れる電
流Ib₁とIb₂とはほぼ等しいので、それぞれのダイ
オードによる電圧降下vd₁とvd₂もほぼ同じであ
る。従つて、リミツタ用ダイオード２９のカソー
ド側電位も検波用ダイオード２５のそれと等電位
であり、ほぼ零（０）ボルトであると考えられる
のでビデオ制限電流Ib₂は Ib₁＝Vl／Rt である。検波電圧（Vg）が増加すると、定電流
源へ流れる電流（Ib₁＋Ib₂）は一定のため、Ib₁は
増加、Ib₂は減少し、最終的にVg＝VlでIb₂＝０
となり、これ以上はリミツタ用ダイオード２９が
逆バイアスされることによつて電流は制限され
る。

第２図における演算増幅器３８が以上のビデオ
制限電流（Ib₂）を各ｎ段毎に加算合成する役目
を果たす。即ち、 i_t＝_o 〓^k=1 （Ib₂）_k＝ｎ・Ib₂ 前述した如く、演算増幅器３８の（−）端子に
は（＋）端子に印加されている電圧（Vl）と同
じ電圧が印加されており、ここから上記ビデオ制
限電流（Ib₂）が各ｎ段に供給されるが、この
ｎ・Ib₂の電流は零電位（オフセツト）調整電圧
源４３からバイアス抵抗４４を介して流れている
ものである。このオフセツト調整電圧源４３は、
同時に演算増幅器３８の出力端子を零（０）電位
に調整する役目も果しており、（−）端子の電圧
がVlのとき出力端子が０ボルトになるよう調整
されている。従つて帰還抵抗４０（Rf）に流れ
るオフセツト電流Iofは、 Iof＝Vl／Rf であり、オフセツト調整電圧源４３から流れ出て
いる電流合計Iofは、 Iof＝ｎ・Ib₂＋Vl／Rf となるよう調整されている。

以上の記述から明らかなように、負荷抵抗７
（Rl）に出力される電圧（Vo）は、入力信号のな
いときは０ボルトであり、入力信号の増加と共に
負電圧が発生して、最大出力電圧時には、 Vo＝−（ｎ・Ib₂・Rf） が得られる。又、出力電圧（Vo）を正の電圧と
して得たい場合は、ダイオードの向きや電圧等を
正負逆にすれば容易に得られる。

図中のビデオ制限用電圧源３９とオフセツト調
整電圧源４３は、簡略化の為可変電圧源としてシ
ンボル化して示しているが、実際は電源回路１２
からの電圧を抵抗で分圧することによつて得られ
るものである。

本回路の特徴である高速ビデオ特性は殆ど演算
増幅器３８の性能に支配され、近年の半導体技術
の進歩によつて、現在得られるものとしては数10
ナノ数のパルス立ち上がり特性が可能であり、十
分満足できるものである。

〔発明の効果〕

以上のように、この発明によれば、現在の容易
に入手し得る演算増幅器を用いてビデオ出力の加
算と振幅制限するしきい値の決定とを同時に行な
うようにしたので、回路の高速性を損うことなく
対数特性の直線性を良好に得られ、かる調整時間
もほとんど不要である対数増幅器を得ることがで
きる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による対数増幅器
の概略機能を示すブロツク図、第２図は該機能ブ
ロツクを具体的に実現した回路例を示す図、第３
図はそのビデオ制限回路の機能を示す簡略図、第
４図は対数増幅器の従来の方式を示す機能ブロツ
ク図、第５図は対数増幅器の代表的入力特性を示
す図、第６図は従来の方式による回路の一例を示
す図、第７図はそのビデオ制限機能を示す図、第
８図は従来の方式による他の回路例を示す図、第
９図はそのビデオ制限機能を示す図である。 ２……RF増幅器、３……検波回路、４……ビ
デオ制限回路、２５……検波用ダイオード、２９
……リミツタ用ダイオード、３８……演算増幅
器、３９……ビデオ制限用電圧源、４０……帰還
抵抗。なお図中同一符号は同一又は相当部分を示
す。

Claims (1)

1. 【特許請求の範囲】 １ 高周波信号を所定の利得で順次増幅すると同
   時に、これと並行して逐次検波を行い、これらの
   検波出力の合成を行つて近似的に対数特性のビデ
   オ出力を得る逐次検波形対数増幅器において、 各段に設けられた検波用ダイオードと、 該検波用ダイオードにこれと相対する方向で直
   流的に接続して設けられ上記検波出力において所
   定の振幅制限を行うリミツタ用ダイオードと、 上記各検波出力の加算合成と上記振幅制限のた
   めのしきい値電圧の供給とを行なう演算増幅器と
   を備えたことを特徴とする対数増幅器。