JPH05114692A - Electron circuit module - Google Patents
Electron circuit moduleInfo
- Publication number
- JPH05114692A JPH05114692A JP27425191A JP27425191A JPH05114692A JP H05114692 A JPH05114692 A JP H05114692A JP 27425191 A JP27425191 A JP 27425191A JP 27425191 A JP27425191 A JP 27425191A JP H05114692 A JPH05114692 A JP H05114692A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- hole
- blind
- surface wiring
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本願発明は、回路基板上にＩＣな
らびにこれと協働して特定の電子回路を構成するべき複
数個の電子部品を搭載して構成されるいわゆるハイブリ
ッドＩＣ等の電子回路モジュールに関し、詳しくは、基
板上への実装密度をより高めることができるとともに、
上下高さを抑制することができるように構成したものに
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic circuit such as a so-called hybrid IC, which is formed by mounting an IC on a circuit board and a plurality of electronic components that cooperate with the IC to form a specific electronic circuit. Regarding the module, in detail, it is possible to further increase the mounting density on the board,
The present invention relates to a structure that can suppress the vertical height.
【０００２】[0002]
【従来の技術および発明が解決しようとする課題】従前
の一般的なハイブリッドＩＣは、図８に示すように、回
路基板１の表面および裏面に所定の配線パターン２，３
を形成しておくとともに、これら表面および裏面の各配
線パターン２，３を適当な部位において貫通スルーホー
ル４によって結線しておき、これらの配線パターン２，
３の所定部位に、ＩＣ４を直接ボンディングするととも
にその周辺のパターンに対してワイヤボンディングを施
す一方、回路基板上のその余の配線パターン上には上記
ＩＣと協働して特定の電子回路を構成するべく、チップ
型抵抗器、面実装型のコンデンサー、トランジスタ、等
の複数個の電子部品５…がハンダ付けによって搭載され
ている。2. Description of the Related Art As shown in FIG. 8, a conventional general hybrid IC has a predetermined wiring pattern 2, 3 on a front surface and a back surface of a circuit board 1.
And the wiring patterns 2 and 3 on the front surface and the back surface are connected by through through holes 4 at appropriate portions.
The IC 4 is directly bonded to a predetermined portion of 3 and wire bonding is performed to a pattern around the IC 4, while a specific electronic circuit is formed on the remaining wiring pattern on the circuit board in cooperation with the IC. In order to do so, a plurality of electronic components 5 such as chip resistors, surface mount capacitors, transistors, etc. are mounted by soldering.
【０００３】ところで、近年の半導体製造技術の進歩に
伴い、上記ＩＣ４のベアチップそれ自体の薄型化、ある
いはワイヤボンディング技術の改善により、樹脂封止後
のＩＣ高さを低くすることは、かなりの程度まで実現さ
れている。しかしながら、このようなＩＣ４を用いて、
他の電子部品と組合せながら図８のようなハイブリッド
ＩＣ等電子回路モジュールを形成する場合、この電子回
路モジュール全体としての上下高さを低めたり、電子回
路モジュールそれ自体としての高密度実装をするための
方策までは、いまだ考慮されていないのが現状である。By the way, with the recent progress in semiconductor manufacturing technology, it is quite possible to reduce the IC height after resin encapsulation by thinning the bare chip itself of the IC 4 or improving the wire bonding technology. Has been realized. However, using such an IC4,
When forming an electronic circuit module such as a hybrid IC as shown in FIG. 8 in combination with other electronic parts, in order to reduce the vertical height of the electronic circuit module as a whole or to perform high-density mounting of the electronic circuit module itself. It is the current situation that the measures above have not been considered yet.
【０００４】したがって、図８に表れているように、Ｉ
Ｃ４が搭載される面に、このＩＣ４の厚みよりも大きな
中型あるいは大型の電子部品が搭載されることもあり、
そうすると、せっかくＩＣ４の樹脂封止後の高さがかな
り低くなっているにもかかわらず、かかる点が電子回路
モジュール全体の上下高さを低めることに何ら利用され
ておらず、全体として電子回路モジュールの上下高さが
高くなってしまうというようなことも起こっていた。Therefore, as shown in FIG.
On the surface on which C4 is mounted, a medium-sized or large-sized electronic component larger than the thickness of this IC4 may be mounted,
Then, even though the height of the IC 4 after resin sealing is considerably low, such a point is not used for lowering the vertical height of the entire electronic circuit module, and the electronic circuit module as a whole is not used. It was happening that the vertical height of the car would be high.
【０００５】さらに、回路基板１に搭載するべき電子部
品５…としては、１ｍｍ角程度の小型部品から、数ｍｍ
角の大きさをもつ中型ないし大型の電子部品まで、様々
な大きさの電子部品があるが、かかる様々な大きさの電
子部品をどのようにして搭載すれば基板１上でのより高
密度な実装が達成されるかの考慮もあまりなされていな
かったのが現状である。Further, the electronic parts 5 to be mounted on the circuit board 1 ...
There are various sizes of electronic components, ranging from medium-sized to large-sized electronic components having angular sizes, and how to mount such various-sized electronic components can achieve higher density on the substrate 1. In the present situation, the consideration of whether the implementation will be achieved has not been done so much.
【０００６】本願発明は、上述のような知見のもとで考
えだされたものであって、従来のハイブリッドＩＣ等電
子回路モジュールにおける上記のような問題を解消し、
回路基板上に設けるべき各種の電子部品の配置の面から
電子回路モジュールの上下高さを抑制するとともに、モ
ジュール基板上でのより高密度な実装を可能とした電子
回路モジュールを提供することをその課題としている。The invention of the present application was conceived based on the above knowledge, and solves the above problems in the conventional electronic circuit module such as a hybrid IC,
It is an object of the present invention to provide an electronic circuit module that suppresses the vertical height of the electronic circuit module from the aspect of the arrangement of various electronic components to be provided on the circuit board and enables higher density mounting on the module board. It is an issue.
【０００７】[0007]
【課題を解決するための手段】上記の課題を解決するた
め、本願発明では、次の技術的手段を講じている。すな
わち、本願の請求項１に記載した電子回路モジュール
は、表面配線層、裏面配線層および１または複数の中間
配線層をもつ多層配線基板を形成する一方、上記表面配
線層にＩＣをチップボンディングおよびワイヤボンディ
ングにより搭載するとともに小型電子部品をハンダ付け
搭載し、かつ、上記裏面配線層に上記表面配線層にハン
ダ付け搭載された小型電子部品より大きい中型ないし大
型電子部品をハンダ付け搭載したことを特徴としてい
る。In order to solve the above problems, the present invention takes the following technical means. That is, the electronic circuit module according to claim 1 of the present application forms a multilayer wiring board having a front surface wiring layer, a back surface wiring layer, and one or more intermediate wiring layers, while chip bonding and IC bonding to the front surface wiring layer. Characterized by mounting by wire bonding and soldering small electronic components, and soldering medium-sized or large electronic components larger than the small electronic components soldered on the front surface wiring layer to the back wiring layer I am trying.
【０００８】そして、本願の請求項２に記載した電子回
路モジュールは、上記請求項１の電子回路モジュールに
おいて、上記表面配線層と上記中間配線層とをブライン
ドスルーホールでつなぐとともに、このブラインドスル
ーホールの表面配線層側を盲状パッドとし、上記小型電
子部品の一部または全部を、この盲状パッドを利用して
その上にハンダ付けすることにより搭載するようになし
たことを特徴としている。The electronic circuit module according to claim 2 of the present application is the electronic circuit module according to claim 1, wherein the surface wiring layer and the intermediate wiring layer are connected by a blind through hole, and the blind through hole is formed. The surface wiring layer side is used as a blind pad, and a part or all of the above-mentioned small electronic component is mounted by soldering on the blind pad using the blind pad.
【０００９】さらに、本願の請求項３の電子回路モジュ
ールは、上記請求項１の電子回路モジュールにおいて、
上記表面配線層と上記中間配線層とをブラインドスルー
ホールでつなぐとともに、このブラインドスルーホール
の表面配線層側を盲状パッドとし、この盲状パッドを利
用してその上にハンダ付けすることにより上記小型電子
部品の一部または全部を搭載するようになす一方、上記
表面配線層と上記裏面配線層を貫通スルーホールでつな
ぐとともに、裏面配線層における上記貫通スルーホール
が開口するパッドを利用してその上にハンダ付けするこ
とにより上記中型ないし大型電子部品の一部または全部
を搭載するようになしたことを特徴としている。Further, an electronic circuit module according to claim 3 of the present application is the electronic circuit module according to claim 1 above.
The surface wiring layer and the intermediate wiring layer are connected by a blind through hole, the surface wiring layer side of the blind through hole is used as a blind pad, and the blind pad is used to solder on the blind pad. While mounting a part or all of the small electronic component, while connecting the front surface wiring layer and the back surface wiring layer with a through through hole, using a pad in which the through through hole in the back surface wiring layer opens It is characterized in that a part or all of the above-mentioned middle-sized or large-sized electronic component is mounted by soldering on the above.
【００１０】[0010]
【発明の作用および効果】まず本願発明においては、表
面配線層と、裏面配線層と、１または複数の中間配線層
とを含む多層配線基板を用いることを前提とするととも
に、表面配線層にベアチップＩＣをチップボンディング
およびワイヤボンディングにより搭載するとともに、同
じくこの表面配線層に、ＩＣチップのＩ／Ｏ端子と関連
の深い部品である小型の電子部品をハンダ付け搭載する
ようにしている。したがって、同種あるいは近似した機
能をもつ小型の電子部品が同一配線層にハンダ付けされ
ていることから、この表面配線層の配線パターンを比較
的簡略化し、一定の面積の基板上により多くの小型部品
を搭載することができる。In the present invention, it is premised that a multilayer wiring board including a front surface wiring layer, a back surface wiring layer, and one or more intermediate wiring layers is used, and a bare chip is formed on the front surface wiring layer. The IC is mounted by chip bonding and wire bonding, and a small electronic component, which is a component closely related to the I / O terminal of the IC chip, is also soldered and mounted on this surface wiring layer. Therefore, since small electronic components of the same or similar function are soldered to the same wiring layer, the wiring pattern of this surface wiring layer is relatively simplified, and more small components can be mounted on a board of a certain area. Can be installed.
【００１１】また、この表面配線層にハンダ付け搭載さ
れる小型電子部品間を、ジャンパー配線によって結線す
る必要がある場合においても、中間配線層をもつ多層配
線基板が用いられていることから、表面配線層と中間配
線層とをつなぐブラインドスルーホールによって上記の
ようなジャンパー配線を達成することができ、基板の表
裏面を貫通する貫通スルーホールをそれほど多く設けな
くてもよいことになる。すなわち、基板の表裏面を貫通
する貫通スルーホールの数をそれだけ少なくすることが
できるのであり、このことも表面配線層上でのスペース
の節約に大きく寄与する。Further, even when it is necessary to connect the small electronic components soldered and mounted on the surface wiring layer by jumper wiring, since the multilayer wiring board having the intermediate wiring layer is used, The above-mentioned jumper wiring can be achieved by the blind through hole connecting the wiring layer and the intermediate wiring layer, and it is not necessary to provide so many through through holes penetrating the front and back surfaces of the substrate. That is, the number of through-holes penetrating the front and back surfaces of the substrate can be reduced by that much, which also greatly contributes to the saving of space on the surface wiring layer.
【００１２】さらにベアチップＩＣがボンディングされ
る表面配線層には、中型ないし大型の電子部品は搭載せ
ず、小型の電子部品のみを搭載するようにしているの
で、ベアチップＩＣの配置位置の制限がそれだけ少なく
なり、このことも、表面配線層でのスペースの利用効率
の向上につながるのである。Further, the surface wiring layer to which the bare chip IC is bonded does not have a medium-sized or large-sized electronic component but only the small-sized electronic component. Therefore, the arrangement position of the bare chip IC is limited accordingly. This also reduces the number of spaces, which also leads to an improvement in space utilization efficiency in the surface wiring layer.
【００１３】このように、請求項１の電子回路モジュー
ルにおいては、とりわけ表面配線層での実装密度を向上
させることができるがゆえに、全体としての高密度実装
を可能とすることができ、また、表面配線層には、ベア
チップＩＣ以外には、比較的厚みの小さい小型の電子部
品のみが搭載されているので、電子回路モジュール全体
としての上下高さも従来に比較してそれだけ低めること
ができるようになる。As described above, in the electronic circuit module according to the first aspect, since it is possible to improve the mounting density particularly in the surface wiring layer, it is possible to achieve high-density mounting as a whole, and In addition to the bare chip IC, only small electronic components having a relatively small thickness are mounted on the surface wiring layer, so that the vertical height of the entire electronic circuit module can be reduced by that much as compared with the conventional one. Become.
【００１４】請求項２の電子回路モジュールにおいて
は、多層配線基板における表面配線層と中間配線層とを
ブラインドスルーホールでつなぐとともに、このブライ
ンドスルーホールの表面配線層側を盲状パッドとし、こ
の盲状パッドの上に直接上記小型電子部品の端子部をハ
ンダ付け搭載するようにしたことを特徴としている。す
なわち、スルーホールの表面配線層側には、孔が開口し
ているのではなく、この孔が塞がれて、それが導体パッ
ドで塞がれている恰好となっている。According to another aspect of the electronic circuit module of the present invention, the surface wiring layer and the intermediate wiring layer of the multilayer wiring board are connected by a blind through hole, and the blind wiring through the surface wiring layer side is made a blind pad. The terminal portion of the small electronic component is directly soldered and mounted on the pad. In other words, the hole is not opened on the surface wiring layer side of the through hole, but this hole is closed, which is preferably closed by the conductor pad.
【００１５】スルーホールは、ブラインドスルーホール
あるいは貫通スルーホールに限らず、その孔径は、０．
５ｍｍ程度である。したがって、表面配線層上のパッド
にこのような大きさの孔があいていると、１ｍｍ角ある
いは縦１ｍｍ横０．５ｍｍといった小型の電子部品の端
子部を、確実性をもって上記スルーホール孔の上にハン
ダ付けすることが不可能である。しかしながら、本願発
明においては、上記のスルーホール孔が、その上を導体
層で覆われて盲状パッドを形成しているので、このスル
ーホール孔と対応する部位に、直接的に上記小型の電子
部品をハンダ付けすることが可能となる。すなわち、本
願発明のようにしてブランイドスルーホールの出口孔を
導体層で覆って盲状パッドとすることにより、スルーホ
ールの存在が、小型電子部品をハンダ付けするためのパ
ッド形成の邪魔になるということが全くなくなるのであ
る。したがって、このことによっても、表面配線層にハ
ンダ付け搭載される小型電子部品の実装密度を高めるこ
とができる。The through hole is not limited to a blind through hole or a through through hole, and the hole diameter is 0.
It is about 5 mm. Therefore, if the pad on the surface wiring layer has a hole of such a size, the terminal portion of a small electronic component with a size of 1 mm square or 1 mm in length and 0.5 mm in width can be reliably placed on the through hole. It is impossible to solder to. However, in the present invention, since the through hole is covered with a conductor layer to form a blind pad, the small electronic device is directly attached to a portion corresponding to the through hole. It becomes possible to solder parts. That is, as in the present invention, the exit hole of the brand through hole is covered with the conductor layer to form a blind pad, and the existence of the through hole interferes with the pad formation for soldering the small electronic component. That is completely eliminated. Therefore, also by this, the mounting density of the small electronic components soldered and mounted on the surface wiring layer can be increased.
【００１６】請求項３に記載された電子回路モジュール
は、請求項２の構成に加え、表面配線層と裏面配線層と
を貫通スルーホールでつなぐとともに、裏面配線層にお
ける上記貫通スルーホールが開口するパッドを利用して
その上に中型ないし大型電子部品をハンダ付け搭載する
ようにしたことに特徴づけられている。In the electronic circuit module according to a third aspect of the present invention, in addition to the structure of the second aspect, the front surface wiring layer and the back surface wiring layer are connected by through through holes, and the through through holes in the back surface wiring layer are opened. It is characterized in that a pad is used to mount a medium- or large-sized electronic component on it by soldering.
【００１７】上述したように、スルーホールの孔径は、
０．５ｍｍ程度であるが、かかる孔径のスルーホールが
開口するパッドを、中型ないし小型電子部品用のパッド
として形成する場合においては、このパッドの大きさに
比較して上記スルーホール孔の大きさは、十分に小さ
く、このようにスルーホール孔が開口するパッドに中型
ないし大型電子部品を確実性をもってハンダ付けをする
ことに、なんらの不都合が生じなくなる。As described above, the hole diameter of the through hole is
The size of the through hole is about 0.5 mm, but in the case of forming a pad in which a through hole having such a hole diameter is formed as a pad for a medium-sized or small electronic component, the size of the through hole is larger than that of the pad. Is sufficiently small, and there is no inconvenience in reliably soldering a medium-sized or large-sized electronic component to the pad having the through hole opened.
【００１８】したがって、裏面配線層については、貫通
スルーホールの存在が中型ないし大型電子部品のための
パッド形成の邪魔となることがなく、貫通スルーホール
の位置にかかわらず、自由にパッドを形成することがで
きる。したがって、裏面配線層においても、中型ないし
大型電子部品をハンダ付けするに際し、貫通スルーホー
ルがスペース的に重大な影響を及ぼすことがなく、その
結果、裏面配線層においても中型ないし大型電子部品の
実装密度が向上する。Therefore, in the back wiring layer, the presence of the through-holes does not hinder the formation of pads for medium-sized or large-sized electronic parts, and the pads can be freely formed regardless of the positions of the through-holes. be able to. Therefore, in the back wiring layer as well, when the middle- or large-sized electronic component is soldered, the through-holes do not have a significant space effect, and as a result, the back-side wiring layer also mounts the middle- or large-sized electronic component. The density is improved.
【００１９】なお、この場合、上述したように本願発明
は、中間配線層を含む多層配線基板を用いることを前提
としているので、そもそも、表面配線層と裏面配線層と
をつなぐ貫通スルーホールの数がそれだけ少なくなって
いるのであり、よって貫通スルーホールの存在が、裏面
配線層において電子部品の配置の自由度を阻害すること
がそもそも少ないのである。In this case, as described above, the present invention is premised on the use of the multilayer wiring board including the intermediate wiring layer. Therefore, in the first place, the number of through-holes connecting the front surface wiring layer and the back surface wiring layer is provided. Therefore, the presence of the through-holes does not impede the degree of freedom in arranging electronic components in the backside wiring layer in the first place.
【００２０】以上説明したように、本願発明の電子回路
モジュールにおいては、回路基板上での各電子部品の実
装密度をより高くして全体の平面的大きさを縮小するこ
とができる一方、表面側に比較的背の低い小型の電子部
品と本来的に薄型のベアチップＩＣを搭載するようにし
ていることから、全体の上下高さも小さくすることがで
きる。したがって、本願発明のような電子回路モジュー
ルを用いてさらにこれらをマザー基板に実装して電子回
路を構成する場合においても、その実装密度を上げるこ
とにもなるのである。As described above, in the electronic circuit module of the present invention, the mounting density of each electronic component on the circuit board can be increased to reduce the overall planar size, while the front surface side is reduced. In addition, since the relatively small and small electronic component and the inherently thin bare chip IC are mounted, the overall vertical height can be reduced. Therefore, even when the electronic circuit module as in the present invention is used to further mount these on a mother board to form an electronic circuit, the mounting density can be increased.
【００２１】[0021]
【実施例の説明】以下、本願発明の好ましい実施例を、
図面を参照しつつ具体的に説明する。図１に示すよう
に、本願発明の電子回路モジュール１１は、基板１２の
表面配線層１３にベアチップＩＣ１４をチップボンディ
ングするとともに所定のワイヤボンディングをすること
により搭載し、同じく表面配線層１３に、たとえば、１
ｍｍ角以下のチップ型抵抗器等の小型の電子部品１５…
をハンダ付けによって搭載する一方、裏面側配線層１６
には、表面側配線層１３に搭載された小型の電子部品１
５…より大きい数ｍｍ角以上の中型ないし大型の電子部
品１７…をハンダ付けにより搭載して大略構成されてい
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS The preferred embodiments of the present invention will be described below.
A specific description will be given with reference to the drawings. As shown in FIG. 1, an electronic circuit module 11 of the present invention is mounted by chip-bonding a bare chip IC 14 to a surface wiring layer 13 of a substrate 12 and performing predetermined wire bonding. 1
Small electronic parts 15 such as chip resistors of less than mm square…
While the solder is mounted by soldering, the back side wiring layer 16
Is a small electronic component 1 mounted on the front side wiring layer 13.
Generally, it is configured by mounting a medium-sized or large-sized electronic component 17, which is larger than 5 ...
【００２２】そして、本願発明の電子回路モジュール１
１における上記の基板１２は、図２に詳示するように、
表面配線層１３と裏面配線層１６以外に、１または複数
の中間配線層１８が形成された、いわゆる多層配線基板
を用いることが前提されている。図示例では、第一の中
間配線層１８と、第二の中間配線層１９とを含む、四層
配線基板となっている。Then, the electronic circuit module 1 of the present invention
The above-mentioned substrate 12 in No. 1 is, as shown in detail in FIG.
It is premised that a so-called multilayer wiring board in which one or more intermediate wiring layers 18 are formed in addition to the front surface wiring layer 13 and the back surface wiring layer 16 is used. In the illustrated example, the four-layer wiring board includes the first intermediate wiring layer 18 and the second intermediate wiring layer 19.
【００２３】そして、表面配線層１３と裏面配線層１６
とは、基板全体を貫通するいわゆる貫通スルーホール２
０によって電気的に接続されるとともに、表面配線層１
３または裏面配線層１６と中間配線層１８，１９との間
の電気的な接続は、いわゆるブラインドスルーホール２
１によって行われる。Then, the front surface wiring layer 13 and the back surface wiring layer 16
Is a so-called through-hole 2 that penetrates the entire substrate.
0 electrically connected to the surface wiring layer 1
3 or the backside wiring layer 16 and the intermediate wiring layers 18 and 19 are electrically connected by the so-called blind through hole 2
Done by 1.
【００２４】かかる貫通スルーホール２０あるいはブラ
インドスルーホール２１をもつ多層配線基板１２は、た
とえば次のようにして作製することができる。まず、図
３に示すように、ブラインドスルーホール２１を形成す
るべき貫通穴２２を形成した２枚の材料基板２３，２４
に無電解銅メッキを施すことによってその表裏両面なら
びに貫通孔２２の内周面に銅皮膜を施した後、中間配線
層１８，１９を構成するべき銅皮膜、すなわち上側材料
基板２３の下面の銅皮膜と下側材料基板２４の上面の銅
皮膜にエッチングによって配線パターンを形成する。The multilayer wiring board 12 having such through through holes 20 or blind through holes 21 can be manufactured, for example, as follows. First, as shown in FIG. 3, two material substrates 23, 24 having through holes 22 for forming blind through holes 21 are formed.
After the copper coating is applied to both the front and back surfaces and the inner peripheral surface of the through hole 22 by applying electroless copper plating, the copper coating to form the intermediate wiring layers 18 and 19, that is, the copper on the lower surface of the upper material substrate 23. A wiring pattern is formed on the film and the copper film on the upper surface of the lower material substrate 24 by etching.
【００２５】次に、上記の２枚の材料基板２３，２４
を、図４に示すように、プリプレグ２８を介して圧着す
る。このとき上記プリプレグは、２枚の材料基板２３，
２４に対する圧着力により、その一部が貫通孔２２を充
填することになる。すなわち、このとき、内周面に銅皮
膜が形成された上記貫通孔２２には、その入口までプリ
プレグが詰まっている恰好となる。Next, the above-mentioned two material substrates 23, 24
Is crimped via the prepreg 28 as shown in FIG. At this time, the prepreg includes two material substrates 23,
Due to the pressure force applied to 24, a part thereof fills the through hole 22. That is, at this time, the through hole 22 having the copper coating formed on the inner peripheral surface is preferably filled with the prepreg up to the entrance thereof.
【００２６】次に、上記２枚の材料基板２３，２４の積
層体に対し、図５に示すように所定の部位にドリリング
を施して貫通スルーホール２０を構成するべき貫通孔２
５を開ける。そして、次にこの基板積層体の表裏面に再
度無電解銅メッキを施す。そうすると、図６に示すよう
に、表裏面にあらかじめ形成されていた銅皮膜２９に重
なるようにして、さらに銅皮膜３０が形成されるととも
に、この銅皮膜が上記貫通スルーホールを形成するべき
貫通孔２５の内周面にも形成されることになる。ここで
注目するべきは、ブラインドスルーホール２１を形成す
るべき貫通孔２２の内部にプリプレグが充填される結
果、このブラインドスルーホール２１の開口には、これ
を塞ぐようにして、上記の２回目の無電解銅メッキによ
って形成される銅皮膜３０で覆われるということであ
る。したがって、上記ブラインドスルーホール２１の開
口は、基板の表面になんら表れないことなる。最後に、
上記基板１２の表面および裏面の銅皮膜２９，３０に対
し、図２に表れているように、配線パターンをエッチン
グによって形成するのである。Next, as shown in FIG. 5, the through-hole 2 for forming the through-hole 20 by drilling a predetermined portion of the laminated body of the two material substrates 23 and 24 is formed.
Open 5 Then, next, electroless copper plating is applied again to the front and back surfaces of this substrate laminate. Then, as shown in FIG. 6, a copper film 30 is further formed so as to overlap with the copper film 29 previously formed on the front and back surfaces, and this copper film is to form the through-holes. It is also formed on the inner peripheral surface of 25. It should be noted here that as a result of the prepreg being filled inside the through hole 22 for forming the blind through hole 21, the opening of this blind through hole 21 is closed so that the above-mentioned second through That is, it is covered with a copper film 30 formed by electroless copper plating. Therefore, the opening of the blind through hole 21 does not appear on the surface of the substrate. Finally,
As shown in FIG. 2, a wiring pattern is formed on the copper films 29 and 30 on the front and back surfaces of the substrate 12 by etching.
【００２７】上記のごとく形成された回路基板１２の表
面配線層１３には、上記したように、ベアチップＩＣ１
４がボンディングされるとともに、所定のワイヤボンデ
ィングが施される。そして、同じく、表面配線層１３に
は、１ｍｍ角あるいはそれ以下の大きさの小型の電子部
品１５がハンダ付けにより搭載される。このとき、かか
る小型の電子部品１５をハンダ付けするべきパッド２６
は、上記ブラインドスルーホール２１に重なる銅皮膜に
対して形成することができる。このことが表面配線層１
３への小型の電子部品１５…の高密度実装を促進するこ
とができるのであるが、その技術的意味は次のとおりで
ある。As described above, the bare chip IC 1 is formed on the surface wiring layer 13 of the circuit board 12 formed as described above.
4 is bonded and a predetermined wire bonding is performed. Similarly, a small electronic component 15 having a size of 1 mm square or less is mounted on the surface wiring layer 13 by soldering. At this time, the pad 26 to which the small electronic component 15 is to be soldered
Can be formed on the copper film overlapping the blind through hole 21. This is the surface wiring layer 1
It is possible to promote the high-density mounting of the small electronic components 15 ... on the No. 3, but the technical meaning thereof is as follows.
【００２８】仮に、上記ブラインドスルーホール２１の
開口が配線パターン上に表れている場合、このブライン
ドスルーホール２１の径は、通常０．５ｍｍ程度である
ため、その上にたとえば０．５ｍｍ×１ｍｍ程度の小型
の電子部品をハンダ付けしようとすれば、ハンダ付けす
るべき接触面積が上記開口によって大きく削減されるた
め、確実な電気的導通を図ることができないことにな
る。したがって、ブラインドスルーホールが配線パター
ン上に開口する場合、この開口を避けて別のパッド面を
形成し、こうして形成されたパッド面に対して上記小型
の電子部品をハンダ付けする必要がでてくる。要する
に、ブラインドスルーホールを避けながら表面配線層１
３にハンダ付け搭載するべきパッドをパターン形成する
必要がでてくるのであり、それだけ表面配線層１３のス
ペース効率が悪化することになる。If the opening of the blind through hole 21 appears on the wiring pattern, the diameter of the blind through hole 21 is usually about 0.5 mm, so that, for example, about 0.5 mm × 1 mm. If a small electronic component is to be soldered, the contact area to be soldered is greatly reduced by the opening, and reliable electrical conduction cannot be achieved. Therefore, when the blind through hole opens on the wiring pattern, it is necessary to avoid this opening and form another pad surface, and solder the small electronic component to the pad surface thus formed. .. In short, the surface wiring layer 1 while avoiding blind through holes
Since it becomes necessary to pattern the pads to be soldered and mounted on the surface 3, the space efficiency of the surface wiring layer 13 is deteriorated accordingly.
【００２９】一方、本願発明においては、ブラインドス
ルーホール２１が配線パターン上に開口することなく、
図７に示すようにこのブラインドスルーホールを背後に
隠した盲状パッド２６を形成することができるので、こ
のブラインドスルーホール２１を避けながら小型電子部
品を搭載するべきパッドを形成するといった必要が全く
なくなり、その分、小型電子部品を搭載するべきパッド
形成の自由度が高まるとともに、高密度な実装が可能と
なるのである。On the other hand, in the present invention, the blind through hole 21 does not open on the wiring pattern,
As shown in FIG. 7, it is possible to form the blind pad 26 in which the blind through hole is hidden behind, so that it is not necessary to form the pad on which the small electronic component is mounted while avoiding the blind through hole 21. As a result, the degree of freedom in forming pads for mounting small electronic components is increased, and high-density mounting is possible.
【００３０】一方、裏面配線層１６に搭載するのは、本
願発明では、上記表面側配線層１３に搭載される１ｍｍ
角以下の小型の電子部品より大きい、数ｍｍ角あるいは
それ以上の中・大型電子部品１７であるので、かかる中
・大型の電子部品１７をハンダ付け搭載するべく裏面配
線層１６に形成されるパッド２７は、図７に示すように
貫通スルーホール２０の大きさに対して十分大きいもの
となり、したがって、かかるパッド２７の上に貫通スル
ーホール２１が開口していても、このパッド２７に対し
て中・大型の電子部品１７をハンダ付け搭載する上で、
その電気的導通の確実性にほとんど悪影響を及ぼさない
ことになる。On the other hand, according to the present invention, the mounting on the backside wiring layer 16 is 1 mm mounted on the frontside wiring layer 13.
Since it is a medium / large electronic component 17 having a size of several mm square or more, which is larger than a small electronic component having a corner or less, a pad formed on the back wiring layer 16 for mounting the medium / large electronic component 17 by soldering. As shown in FIG. 7, the size of the through hole 27 is sufficiently larger than that of the through hole 20. Therefore, even if the through hole 21 is opened above the pad 27, the size of the through hole 20 is small.・ When mounting the large electronic component 17 by soldering,
The certainty of the electric conduction is hardly adversely affected.
【００３１】以上説明したように、本願発明の電子回路
モジュール１１においては、表面側配線層１３に、ベア
チップＩＣ１４を所定のようにして搭載するとともに、
このベアチップＩＣ１４が搭載される同じ面に、１ｍｍ
角以下の小型の電子部品１４…をハンダ付け搭載し、裏
面側配線層１６に、数ｍｍ角あるいはそれ以上の中・大
型の電子部品１７をハンダ付け搭載するように構成して
いるから、基本的に、電子回路モジュール１１に全体と
しての高密度実装を可能とする。また、ベアチップＩＣ
１４それ自体の半導体製造技術の向上により、その薄型
化が達成されていることとあいまって、かかるベアチッ
プＩＣが搭載される面に小型の電子部品１５が搭載され
ているので、ベアチップＩＣが薄型化されている点が最
大限に生かされ、電子回路モジュール１１の全体として
の上下高さを従来に比較して低めることができることに
なる。As described above, in the electronic circuit module 11 of the present invention, the bare chip IC 14 is mounted on the front surface side wiring layer 13 in a predetermined manner, and
1mm on the same surface where this bare chip IC 14 is mounted
Since the small electronic components 14 having a size of less than a corner are mounted by soldering, and the middle- and large-sized electronic components 17 having a size of several mm square or more are soldered and mounted on the back side wiring layer 16, Therefore, it is possible to mount the electronic circuit module 11 at a high density as a whole. Also, bare chip IC
14 With the improvement of the semiconductor manufacturing technology of the semiconductor device itself, the thin electronic component 15 is mounted on the surface on which the bare chip IC is mounted. By making the best use of this point, the vertical height of the electronic circuit module 11 as a whole can be reduced as compared with the conventional one.
【００３２】また、表面側配線層と中間配線層とをつな
ぐブラインドスルーホールの表面配線層側を盲状パッド
とし、この盲状パッドの上に上記の小型電子部品端子部
をハンダ付け搭載するようにすると、かかる小型電子部
品を搭載するべきパッドを、ブラインドスルーホールを
避けるようにして形成することなく、このブラインドス
ルーホールに重なるようにして形成することができる。
したがって、小型部品の配置の自由度がそれだけ増し、
このことによっても、基板への各部品の高密度実装が促
進される。The blind through hole connecting the surface side wiring layer and the intermediate wiring layer is formed with a blind pad on the surface wiring layer side, and the small electronic component terminal portion is soldered and mounted on the blind pad. Then, the pad on which the small electronic component is to be mounted can be formed so as to overlap the blind through hole without forming the pad so as to avoid the blind through hole.
Therefore, the degree of freedom in arranging small parts increases,
This also facilitates high-density mounting of each component on the board.
【００３３】もちろん、この発明の範囲は上述の実施例
に限定されることはない、実施例では、表面配線層、裏
面配線層、および２つの中間配線層からなる、四層多層
基板を用いて基板１２を形成する例を示しているが、中
間配線層をさらに増やして多層配線基板を形成する場合
も、もちろん本願発明の範囲に含まれる。また、小型電
子部品あるいはそれより大きい中型ないし大型電子部品
の実際の大きさは、上記の説明において例示した寸法に
限定されるものではないことはもちろんである。重要な
ことは、貫通スルーホールあるいはブラインドスルーホ
ールの孔径との相対的な大きさにおいて、仮にこのスル
ーホールが開口する場合にその開口の上にハンダ付けに
よって搭載するのが不適当な程度に小さい電子部品が、
本願発明にいう小型の電子部品ということなる。Of course, the scope of the present invention is not limited to the above-described embodiment. In the embodiment, a four-layer multi-layered substrate including a front surface wiring layer, a back surface wiring layer, and two intermediate wiring layers is used. Although the example of forming the substrate 12 is shown, the case of forming a multilayer wiring substrate by further increasing the number of intermediate wiring layers is naturally included in the scope of the present invention. Further, it is needless to say that the actual size of the small-sized electronic component or the medium-sized or large-sized electronic component larger than that is not limited to the dimensions exemplified in the above description. What is important is that the relative size of the through-hole or blind through-hole is so small that if this through-hole is opened, it is unsuitable to be mounted by soldering on the opening. Electronic parts
This means a small electronic component according to the present invention.
【００３４】さらに、裏面配線層には、必ずしも中・大
型部品のみが搭載されねばならないということはなく、
小型部品が混在していてもかまわない。また、基板面積
が広い場合、その一部において本願の構成が採用されて
いる場合、その領域において本願発明の効果を奏するこ
とができるので、この場合も本願発明の範囲に含まれ
る。Further, it is not always necessary that only the medium and large-sized parts are mounted on the back wiring layer.
It doesn't matter if small parts are mixed. Further, in the case where the substrate area is large and the configuration of the present application is adopted in a part thereof, the effect of the present invention can be exhibited in that region, and this case is also included in the scope of the present invention.
【図１】本願発明の一実施例の模式的断面図である。FIG. 1 is a schematic sectional view of an embodiment of the present invention.
【図２】要部拡大断面図である。FIG. 2 is an enlarged sectional view of a main part.
【図３】[Figure 3]
【図４】[Figure 4]
【図５】[Figure 5]
【図６】基板作製方法の説明図である。FIG. 6 is an explanatory diagram of a substrate manufacturing method.
【図７】表面配線層において小型部品をハンダ付け搭載
するときのパッドの例の拡大平面図である。FIG. 7 is an enlarged plan view of an example of a pad when a small component is mounted by soldering on a surface wiring layer.
【図８】従来例の説明図である。FIG. 8 is an explanatory diagram of a conventional example.
１１ 電子回路モジュール １２ 基板 １３ 表面配線層 １４ ＩＣ １５ 小型電子部品 １６ 裏面配線層 １７ 中・大型電子部品 １８，１９ 中間配線層 ２０ 貫通スルーホール ２１ ブラインドスルーホール ２６ 盲状パッド 11 Electronic Circuit Module 12 Substrate 13 Surface Wiring Layer 14 IC 15 Small Electronic Component 16 Backside Wiring Layer 17 Medium / Large Electronic Components 18, 19 Intermediate Wiring Layer 20 Through Through Hole 21 Blind Through Hole 26 Blind Pad
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 1/18 Ｓ 9154−4Ｅ ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Office reference number FI technical display location H05K 1/18 S 9154-4E
Claims (3)
複数の中間配線層をもつ多層配線基板を形成する一方、
上記表面配線層にＩＣをチップボンディングおよびワイ
ヤボンディングにより搭載するとともに小型電子部品を
ハンダ付け搭載し、かつ、上記裏面配線層に上記表面配
線層にハンダ付け搭載された小型電子部品より大きい中
型ないし大型電子部品をハンダ付け搭載したことを特徴
とする、電子回路モジュール。1. A multilayer wiring board having a front surface wiring layer, a back surface wiring layer and one or more intermediate wiring layers is formed.
A medium to large size, which is larger than the small electronic component in which the IC is mounted on the surface wiring layer by chip bonding and wire bonding, the small electronic component is mounted by soldering, and the rear surface wiring layer is soldered on the surface wiring layer. An electronic circuit module having electronic components mounted by soldering.
ラインドスルーホールでつなぐとともに、このブライン
ドスルーホールの表面配線層側を盲状パッドとし、上記
小型電子部品の一部または全部を、この盲状パッドを利
用してその上にハンダ付けすることにより搭載するよう
になしたことを特徴とする、請求項１の電子回路モジュ
ール。2. The surface wiring layer and the intermediate wiring layer are connected by a blind through hole, and the surface wiring layer side of the blind through hole is used as a blind pad, and a part or all of the small electronic component is The electronic circuit module according to claim 1, wherein the electronic circuit module is mounted by using a blind pad and soldering it thereon.
ラインドスルーホールでつなぐとともに、このブライン
ドスルーホールの表面配線層側を盲状パッドとし、この
盲状パッドを利用してその上にハンダ付けすることによ
り上記小型電子部品の一部または全部を搭載するように
なす一方、上記表面配線層と上記裏面配線層を貫通スル
ーホールでつなぐとともに、裏面配線層における上記貫
通スルーホールが開口するパッドを利用してその上にハ
ンダ付けすることにより上記中型ないし大型電子部品の
一部または全部を搭載するようになしたことを特徴とす
る、請求項１の電子回路モジュール。3. The surface wiring layer and the intermediate wiring layer are connected by a blind through hole, the surface wiring layer side of the blind through hole is used as a blind pad, and the blind pad is used to solder over the blind pad. By attaching a part or all of the small electronic component by attaching the pad, the front surface wiring layer and the back surface wiring layer are connected by through through holes, and the through hole in the back surface wiring layer is opened. The electronic circuit module according to claim 1, wherein a part or all of the middle-sized or large-sized electronic component is mounted by soldering on it.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27425191A JP3044415B2 (en) | 1991-10-22 | 1991-10-22 | Electronic circuit module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27425191A JP3044415B2 (en) | 1991-10-22 | 1991-10-22 | Electronic circuit module |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05114692A true JPH05114692A (en) | 1993-05-07 |
| JP3044415B2 JP3044415B2 (en) | 2000-05-22 |
Family
ID=17539100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27425191A Expired - Fee Related JP3044415B2 (en) | 1991-10-22 | 1991-10-22 | Electronic circuit module |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3044415B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010165711A (en) * | 2009-01-13 | 2010-07-29 | Sansha Electric Mfg Co Ltd | Coil and transformer |
-
1991
- 1991-10-22 JP JP27425191A patent/JP3044415B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010165711A (en) * | 2009-01-13 | 2010-07-29 | Sansha Electric Mfg Co Ltd | Coil and transformer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3044415B2 (en) | 2000-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950012658B1 (en) | Semiconductor chip mounting method and substrate structure | |
| JP3069010B2 (en) | Multi-chip module with interconnect decals manufactured on mandrel | |
| US10043726B2 (en) | Embedded component substrate with a metal core layer having an open cavity and pad electrodes at the bottom of the cavity | |
| US6303878B1 (en) | Mounting structure of electronic component on substrate board | |
| KR20000057331A (en) | Tab tape ball grid array package with vias laterally offset from solder ball bond sites | |
| JP2003522401A (en) | Stacked integrated circuit package | |
| JP2001060648A (en) | Lead frame, manufacture thereof and semiconductor device | |
| JP2004179232A (en) | Semiconductor device, manufacturing method thereof, and electronic apparatus | |
| JP3063846B2 (en) | Semiconductor device | |
| US6596620B2 (en) | BGA substrate via structure | |
| JP3044415B2 (en) | Electronic circuit module | |
| JPH06177315A (en) | Multi-layered lead frame | |
| JPH05327152A (en) | Wiring substrate and manufacutring method thereof | |
| JP3153062B2 (en) | Substrate for mounting electronic components | |
| JP3062102B2 (en) | Printed circuit board with heat sink | |
| JP3053013B2 (en) | Semiconductor integrated circuit device | |
| JPH01183196A (en) | Manufacture of multilayer printed wiring board device | |
| JPH01175296A (en) | Multilayer printed circuit board device | |
| JP2787230B2 (en) | Substrate for mounting electronic components | |
| KR19990002341A (en) | Printed circuit board for mixing heterogeneous chip parts and manufacturing method | |
| JPH0645763A (en) | Printed wiring board | |
| JP2003188486A (en) | Wiring board, semiconductor device, and their manufacturing methods | |
| JPH0936271A (en) | Semiconductor package | |
| KR100861508B1 (en) | Semiconductor package and manufacturing method thereof | |
| JP2953939B2 (en) | Tape carrier type package for semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20090317 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20100317 |
|
| LAPS | Cancellation because of no payment of annual fees |