JPH05111166A - Phase difference detecting circuit for ac power supply - Google Patents
Phase difference detecting circuit for ac power supplyInfo
- Publication number
- JPH05111166A JPH05111166A JP3298166A JP29816691A JPH05111166A JP H05111166 A JPH05111166 A JP H05111166A JP 3298166 A JP3298166 A JP 3298166A JP 29816691 A JP29816691 A JP 29816691A JP H05111166 A JPH05111166 A JP H05111166A
- Authority
- JP
- Japan
- Prior art keywords
- phase difference
- power supply
- signal
- circuit
- zero
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measuring Phase Differences (AREA)
- Supply And Distribution Of Alternating Current (AREA)
- Inverter Devices (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、交流電源装置の位相差
検出回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a phase difference detection circuit for an AC power supply device.
【０００２】[0002]
【従来の技術】常時給電用の第１の交流電源と、非常時
給電用の第２の交流電源とを有し、各交流電源を同期さ
せて運転する交流電源装置としては交流無停電電源装置
がある。2. Description of the Related Art An AC uninterruptible power supply is an AC power supply having a first AC power supply for constant power supply and a second AC power supply for emergency power supply and operating each AC power supply in synchronization. There is.
【０００３】このような交流電源装置において、各交流
電源を同期させて運転するためには、各交流電源間の位
相差を検出することが不可欠である。In such an AC power supply device, in order to operate the AC power supplies in synchronization with each other, it is essential to detect the phase difference between the AC power supplies.
【０００４】上記のような交流電源装置の位相差検出回
路の従来例を図３により説明する。A conventional example of the phase difference detection circuit of the AC power supply device as described above will be described with reference to FIG.
【０００５】図３において、１は常時給電用の第１の交
流電源、２は非常時給電用の第２の交流電源で、各交流
電源電圧の零クロス時において零クロス信号を発生させ
る零クロス検出回路３，４と、この零クロス信号によっ
て各交流電源間の位相差に対応する位相差信号を作成す
る論理回路５と、前記位相差信号が送出されている期間
のクロックパルス数をカウントするカウンター６と、こ
のカウンター６のカウント値を監視して該カウント値が
設定値以上の時に位相差異常信号を送出する監視回路７
とが設けられている。In FIG. 3, reference numeral 1 is a first AC power supply for constant power supply, and 2 is a second AC power supply for emergency power supply, which is a zero-cross signal for generating a zero-cross signal at a zero-cross of each AC power supply voltage. The detection circuits 3 and 4, the logic circuit 5 that creates a phase difference signal corresponding to the phase difference between the AC power supplies by the zero-cross signal, and the number of clock pulses during the period in which the phase difference signal is being sent out are counted. A counter 6 and a monitoring circuit 7 that monitors the count value of the counter 6 and sends a phase difference abnormality signal when the count value is equal to or greater than a set value.
And are provided.
【０００６】上記した従来の交流電源装置の位相差検出
回路の動作を図４のタイミングチャートにより説明す
る。The operation of the phase difference detection circuit of the conventional AC power supply device described above will be described with reference to the timing chart of FIG.
【０００７】図４の各波形に付した符号（ａ）〜（ｆ）
は図３の回路図に付した点に対応するものである。
（ａ），（ｂ）は前記零クロス検出回路３，４からの零
クロス信号波形で、第１の交流電源１に対応する零クロ
ス信号波形（ａ）と第２の交流電源２に対応する零クロ
ス信号（ｂ）とは互いに逆位相になっている。（ｃ）は
前記論理回路５中のＡＮＤゲート５１からの出力波形
で、前記零クロス信号波形（ａ），（ｂ）のＡＮＤ出力
になっている。この出力（ｃ）は積分回路５２、インバ
ータ５３を介してカウンター６のリセット端子Ｒおよび
監視回路７中のＮＡＮＤゲート７１の一方の端子に入力
されるとともに、直接前記ＮＡＮＤゲート７１の他方の
端子にも入力される。従って、カウンター６のリセット
端子Ｒには位相差に対応する位相差信号（ｄ）が入力さ
れ、この位相差信号（ｄ）がＬレベルの期間だけ前記カ
ウンター６によってクロックパルス発生器８からのクロ
ックパルス数がカウントされ、カウント値は監視回路７
中の判定器７２に送出される。この判定器７２は該カウ
ント値が設定値に達した時に監視回路７中のＤフリップ
フロップ７３のクロック入力端子ＣＫに信号を送出す
る。このＤフリップフロップ７３は前記ＮＡＮＤゲート
７１からの出力（ｅ）がＨレベルからＬレベルになるこ
とによってクリヤーされているので、判定器７２から信
号が送出されることによってそのＱ出力がＬレベルから
Ｈレベルになり、位相差異常信号（ｆ）として送出され
る。図４の場合は、時刻ｔ0 においてＤフリップフロッ
プ７３がクリヤーされ、時刻ｔ1 において判定器７２か
らＤフリップフロップ７３のクロック入力端子ＣＫに信
号が送出されている。そして、Ｄフリップフロップ７３
のＱ出力は前記信号によってＨレベルになる。Symbols (a) to (f) assigned to the respective waveforms in FIG.
Corresponds to the points added to the circuit diagram of FIG.
(A) and (b) are zero-cross signal waveforms from the zero-cross detection circuits 3 and 4, which correspond to the zero-cross signal waveform (a) corresponding to the first AC power supply 1 and the second AC power supply 2. The phase is opposite to that of the zero-cross signal (b). (C) is an output waveform from the AND gate 51 in the logic circuit 5, which is an AND output of the zero cross signal waveforms (a) and (b). This output (c) is input to the reset terminal R of the counter 6 and one terminal of the NAND gate 71 in the monitoring circuit 7 via the integrating circuit 52 and the inverter 53, and directly to the other terminal of the NAND gate 71. Is also entered. Therefore, the phase difference signal (d) corresponding to the phase difference is input to the reset terminal R of the counter 6, and the counter 6 outputs the clock from the clock pulse generator 8 only while the phase difference signal (d) is at the L level. The number of pulses is counted and the count value is monitored by the monitoring circuit 7.
It is sent to the inside judging device 72. The determiner 72 sends a signal to the clock input terminal CK of the D flip-flop 73 in the monitoring circuit 7 when the count value reaches the set value. Since the output (e) from the NAND gate 71 is cleared from the H level to the L level, the D flip-flop 73 is cleared from the Q level when the signal is sent from the decision unit 72. It becomes H level and is sent out as a phase difference abnormal signal (f). In the case of FIG. 4, the D flip-flop 73 is cleared at time t 0 , and the signal is sent from the determiner 72 to the clock input terminal CK of the D flip-flop 73 at time t 1 . Then, the D flip-flop 73
Q output of H becomes H level by the signal.
【０００８】[0008]
【発明が解決しようとする課題】上記のような従来の交
流電源装置の位相差検出回路では、Ｄフリップフロップ
７３をクリヤーするための出力（ｅ）によってＤフリッ
プフロップ７３のＱ出力が一旦ＨレベルからＬレベルに
なるので、判定器７２からＤフリップフロップ７３のク
ロック入力端子ＣＫに信号が送出されている時でも、位
相差異常信号が解除されたような作用をするという問題
があった。In the phase difference detection circuit of the conventional AC power supply device as described above, the output (e) for clearing the D flip-flop 73 causes the Q output of the D flip-flop 73 to be once at the H level. From the L level to the L level, there is a problem that the abnormal phase difference signal is released even when the signal is sent from the determiner 72 to the clock input terminal CK of the D flip-flop 73.
【０００９】また、カウンター６によるカウント値が位
相差異常信号を送出するための設定値付近では、位相差
異常信号とＤフリップフロップ７３のクリヤーによるＱ
出力のＬレベルからＨレベルへの変化とが接近して位相
差異常信号が不安定になるという問題があった。When the count value of the counter 6 is near the set value for transmitting the phase difference abnormal signal, the phase difference abnormal signal and the Q due to the clear of the D flip-flop 73 are set.
There has been a problem that the phase difference abnormal signal becomes unstable because the output changes from the L level to the H level.
【００１０】[0010]
【課題を解決するための手段】上記課題を解決するた
め、本発明は、常時給電用の第１の交流電源と、非常時
給電用の第２の交流電源とを有し、前記各交流電源電圧
の零クロス時において立ち上がりまたは立ち下がる零ク
ロス信号を発生させる２つの零クロス検出回路と、前記
零クロス信号によって各交流電源間の位相差に対応する
位相差信号を作成する論理回路と、前記位相差信号が送
出されている期間のクロックパルス数をカウントするカ
ウンターと、このカウンターのカウント値を監視して該
カウント値が設定値以上の時に位相差異常信号を送出す
る監視回路とが設けられてなる交流電源装置の位相差検
出回路であって、前記零クロス検出回路からの一方の零
クロス信号を遅延させて立ち上がりまたは立ち下がりの
一方においてワンショット信号を送出する遅延回路を設
け、このワンショット信号によって前記監視回路の出力
をラッチさせるラッチ回路を設けたことを特徴とするも
のである。In order to solve the above-mentioned problems, the present invention has a first AC power supply for constant power supply and a second AC power supply for emergency power supply, and each AC power supply described above. Two zero-cross detection circuits that generate a zero-cross signal that rises or falls when the voltage crosses zero; a logic circuit that creates a phase difference signal corresponding to the phase difference between the AC power supplies by the zero-cross signal; A counter for counting the number of clock pulses during the period in which the phase difference signal is transmitted, and a monitoring circuit for monitoring the count value of this counter and transmitting a phase difference abnormal signal when the count value is equal to or more than a set value are provided. A phase difference detection circuit for an AC power supply device, wherein one zero-cross signal from the zero-cross detection circuit is delayed so that one A delay circuit for delivering Tsu bets signals provided and is characterized in that a latch circuit for latching the output of the monitoring circuit by the one-shot signal.
【００１１】[0011]
【作用】従って、本発明は、遅延回路から送出されるワ
ンショット信号によって監視回路の出力をラッチさせる
ラッチ回路を設け、このラッチ回路の出力を位相差異常
信号として送出するようにしているので、監視回路内を
クリヤーするための信号が位相差異常信号のように送出
されることはない。Therefore, according to the present invention, the latch circuit for latching the output of the monitoring circuit by the one-shot signal sent from the delay circuit is provided, and the output of this latch circuit is sent as the phase difference abnormal signal. The signal for clearing the inside of the monitoring circuit is not sent out like the phase difference abnormal signal.
【００１２】また、ラッチ回路の出力を監視回路に入力
して監視回路の設定値にヒステリシスをもたせているの
で、位相差異常信号を送出するための設定値付近で位相
差異常信号が不安定になることはない。Further, since the output of the latch circuit is input to the monitor circuit to give the set value of the monitor circuit hysteresis, the phase difference abnormal signal becomes unstable near the set value for transmitting the phase difference abnormal signal. It never happens.
【００１３】[0013]
【実施例】以下、実施例により説明する。図１は本発明
の交流電源装置の位相差検出回路の回路図で、図３と同
じ機能を有する部分には同じ符号を付して以下の説明を
省略する。EXAMPLES Examples will be described below. FIG. 1 is a circuit diagram of a phase difference detection circuit for an AC power supply device according to the present invention. Parts having the same functions as those in FIG.
【００１４】本発明の特徴は、第２の交流電源２の電圧
の零クロス時に零クロス検出回路４から送出される零ク
ロス信号を遅延回路９に入力し、この遅延回路９の出力
を監視回路７内のラッチ回路７４に入力してＤフリップ
フロップ７３からの出力をこのラッチ回路７４を介して
位相差異常信号として送出するようにしたものである。A feature of the present invention is that the zero-cross signal sent from the zero-cross detection circuit 4 at the time of the zero-cross of the voltage of the second AC power supply 2 is input to the delay circuit 9, and the output of the delay circuit 9 is monitored by the monitoring circuit. The output from the D flip-flop 73 is input to the latch circuit 74 in the circuit 7 and is sent out as a phase difference abnormal signal via the latch circuit 74.
【００１５】上記した本発明の交流電源装置の位相差検
出回路の動作を図２のタイミングチャートにより説明す
る。The operation of the phase difference detection circuit of the AC power supply device of the present invention described above will be described with reference to the timing chart of FIG.
【００１６】図２の各波形に付した符号（ａ）〜（ｈ）
は図１の回路図に付した点に対応し、（ａ）〜（ｆ）は
図４の波形と同じである。図２の場合は、時刻ｔ1 にお
いて判定器７２からＤフリップフロップ７３のクロック
入力端子ＣＫに信号が送出され、Ｄフリップフロップ７
３のＱ出力はＨレベルになるが、その出力（ｆ）はその
まま位相差異常信号としては送出されない。すなわち、
該出力（ｆ）はラッチ回路７４のＤ端子に入力され、遅
延回路９からの出力（ｇ）が時刻ｔ2 においてラッチ回
路７４のクロック入力端子ＣＫに入力されることによっ
て前記Ｄ端子の入力信号がそのＱ出力に信号（ｈ）とし
て出力される。そして、この信号（ｈ）がＬレベルから
Ｈレベルに変化した時が位相差異常を表示するものであ
り、ＨレベルからＬレベルに変化した時が正常に復帰し
たことを示す。従って該出力（ｈ）がＨレベルである間
は位相差異常信号が送出されていることになる。Symbols (a) to (h) attached to the respective waveforms in FIG.
Corresponds to the points added to the circuit diagram of FIG. 1, and (a) to (f) are the same as the waveforms of FIG. In the case of FIG. 2, a signal is sent from the determiner 72 to the clock input terminal CK of the D flip-flop 73 at the time t 1 , and the D flip-flop 7
Although the Q output of 3 becomes H level, its output (f) is not sent as it is as a phase difference abnormal signal. That is,
The output (f) is input to the D terminal of the latch circuit 74, and the output (g) from the delay circuit 9 is input to the clock input terminal CK of the latch circuit 74 at time t 2 so that the input signal of the D terminal is input. Is output to the Q output as a signal (h). When the signal (h) changes from the L level to the H level, it indicates that the phase difference is abnormal, and when the signal changes from the H level to the L level, it indicates that the signal has returned to normal. Therefore, while the output (h) is at the H level, the abnormal phase difference signal is being sent.
【００１７】通常は、このような位相差異常が生じる
と、第１、第２の交流電源間で位相差異常を打ち消すよ
うな作用をし、続くサイクルで出力（ｈ）はＨレベルか
らＬレベルに変化するようになる。そこで、前記出力
（ｈ）を判定器７２に入力してその設定値にヒステリシ
スをもたせることによって位相差異常信号の送出が不安
定になるのを防止している。Normally, when such a phase difference abnormality occurs, the phase difference abnormality is canceled between the first and second AC power supplies, and the output (h) is changed from the H level to the L level in the subsequent cycle. Will change to. Therefore, the output (h) is input to the determiner 72 so that the set value thereof has hysteresis to prevent the phase difference abnormal signal from being unstable.
【００１８】前記実施例では、論理回路５中にＡＮＤゲ
ート５１を用いて第１、第２の交流電源１，２の１サイ
クルごとに各零クロス検出回路３，４を動作させていた
が、ＡＮＤゲート５１に代えてＥＸ−ＯＲ回路を用いる
ことによって半サイクルごとに各零クロス検出回路３，
４を動作させることもできる。In the above embodiment, the AND gate 51 is used in the logic circuit 5 to operate the zero cross detection circuits 3 and 4 for each cycle of the first and second AC power supplies 1 and 2. By using the EX-OR circuit instead of the AND gate 51, each zero-cross detection circuit 3,
4 can also be operated.
【００１９】[0019]
【発明の効果】上記したとおりであるから、本発明は位
相差異常信号を安定に送出することができ、第１、第２
の交流電源間の同期運転を容易に行うことができる。As described above, according to the present invention, the abnormal phase difference signal can be stably transmitted.
The synchronous operation between the AC power supplies can be easily performed.
【図１】本発明の交流電源装置の位相差検出回路の回路
図である。FIG. 1 is a circuit diagram of a phase difference detection circuit of an AC power supply device of the present invention.
【図２】同上回路のタイミングチャートである。FIG. 2 is a timing chart of the above circuit.
【図３】従来の交流電源装置の位相差検出回路の回路図
である。FIG. 3 is a circuit diagram of a phase difference detection circuit of a conventional AC power supply device.
【図４】同上回路のタイミングチャートである。FIG. 4 is a timing chart of the above circuit.
３ 零クロス検出回路 ４ 零クロス検出回路 ５ 論理回路 ６ カウンター ７ 監視回路 ９ 遅延回路 3 Zero Cross Detection Circuit 4 Zero Cross Detection Circuit 5 Logic Circuit 6 Counter 7 Monitoring Circuit 9 Delay Circuit
Claims (2)
給電用の第２の交流電源とを有し、前記各交流電源電圧
の零クロス時において立ち上がりまたは立ち下がる零ク
ロス信号を発生させる２つの零クロス検出回路と、前記
零クロス信号によって各交流電源間の位相差に対応する
位相差信号を作成する論理回路と、前記位相差信号が送
出されている期間のクロックパルス数をカウントするカ
ウンターと、このカウンターのカウント値を監視して該
カウント値が設定値以上の時に位相差異常信号を送出す
る監視回路とが設けられてなる交流電源装置の位相差検
出回路であって、前記零クロス検出回路からの一方の零
クロス信号を遅延させて立ち上がりまたは立ち下がりの
一方においてワンショット信号を送出する遅延回路を設
け、このワンショット信号によって前記監視回路の出力
をラッチさせるラッチ回路を設けたことを特徴とする交
流電源装置の位相差検出回路。1. A first AC power supply for constant power supply and a second AC power supply for emergency power supply, and generates a zero-cross signal that rises or falls at a zero-cross of each AC power supply voltage. Two zero-cross detection circuits, a logic circuit that creates a phase difference signal corresponding to the phase difference between the AC power supplies by the zero-cross signal, and the number of clock pulses during the period in which the phase difference signal is being sent out. A phase difference detection circuit for an AC power supply device, comprising: a counter for monitoring the count value of the counter; and a monitoring circuit for monitoring the count value of the counter and transmitting a phase difference abnormality signal when the count value is equal to or greater than a set value. A delay circuit that delays one zero-cross signal from the zero-cross detection circuit and sends a one-shot signal at either the rising or falling edge is provided. A phase difference detection circuit for an AC power supply device, comprising a latch circuit for latching the output of the monitoring circuit according to a control signal.
監視回路の設定値にヒステリシスをもたせていることを
特徴とする請求項第１項記載の交流電源装置の位相差検
出回路。2. The phase difference detection circuit for an AC power supply device according to claim 1, wherein the output of the latch circuit is input to the monitoring circuit so that the set value of the monitoring circuit has hysteresis.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29816691A JP3282195B2 (en) | 1991-10-17 | 1991-10-17 | Phase difference detection circuit of AC power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29816691A JP3282195B2 (en) | 1991-10-17 | 1991-10-17 | Phase difference detection circuit of AC power supply |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05111166A true JPH05111166A (en) | 1993-04-30 |
| JP3282195B2 JP3282195B2 (en) | 2002-05-13 |
Family
ID=17856056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29816691A Expired - Fee Related JP3282195B2 (en) | 1991-10-17 | 1991-10-17 | Phase difference detection circuit of AC power supply |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3282195B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11206043A (en) * | 1998-01-13 | 1999-07-30 | Toyota Autom Loom Works Ltd | Non-contact type power feeding apparatus |
| CN108037363A (en) * | 2018-01-30 | 2018-05-15 | 吉林省广播电视研究所(吉林省新闻出版***科技信息中心) | A kind of electronic signal phase difference measuring apparatus and method |
-
1991
- 1991-10-17 JP JP29816691A patent/JP3282195B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11206043A (en) * | 1998-01-13 | 1999-07-30 | Toyota Autom Loom Works Ltd | Non-contact type power feeding apparatus |
| CN108037363A (en) * | 2018-01-30 | 2018-05-15 | 吉林省广播电视研究所(吉林省新闻出版***科技信息中心) | A kind of electronic signal phase difference measuring apparatus and method |
| CN108037363B (en) * | 2018-01-30 | 2023-08-01 | 吉林省广播电视研究所(吉林省新闻出版***科技信息中心) | Device and method for measuring phase difference of electronic signals |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3282195B2 (en) | 2002-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2539600B2 (en) | Timing generator | |
| KR950035370A (en) | Monitor power supply control circuit | |
| US5059834A (en) | Circuit device for eliminating noise from an input signal independent of time of arrival of noise or noise width | |
| JP2002251227A (en) | Clock monitoring circuit, data processor and data processing system | |
| US4329652A (en) | Apparatus for synchronization control of a plurality of inverters | |
| JPH05111166A (en) | Phase difference detecting circuit for ac power supply | |
| EP0522274A1 (en) | Process independent digital clock signal shaping network | |
| US5734273A (en) | Phase lock detector | |
| US4741005A (en) | Counter circuit having flip-flops for synchronizing carry signals between stages | |
| JPH05103473A (en) | Inverter | |
| JPH10322182A (en) | Clock-disconnection detecting circuit | |
| KR100369330B1 (en) | Stable driving apparatus for synchronizing circuit | |
| JP2000138588A (en) | Pulse width signal converting circuit | |
| JPH0122399Y2 (en) | ||
| SU1046842A1 (en) | Device for automatic synchroniziing with constant lead time | |
| JPS635713B2 (en) | ||
| JPH05304468A (en) | Phase locked loop circuit | |
| JPH0318773B2 (en) | ||
| JPH06140928A (en) | Drift detection circuit | |
| JPH0973404A (en) | Watchdog timer circuit | |
| JPH01145580A (en) | Detecting circuit of abnormal signal | |
| JPH07121502A (en) | Runaway detecting device | |
| JPH01177712A (en) | Clock generating circuit | |
| JPH11353050A (en) | Clock signal generating circuit | |
| JPH07333266A (en) | Malfunction prevent device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |