JPH0499040A - 半導体素子の実装方法および実装基板 - Google Patents
半導体素子の実装方法および実装基板Info
- Publication number
- JPH0499040A JPH0499040A JP2208583A JP20858390A JPH0499040A JP H0499040 A JPH0499040 A JP H0499040A JP 2208583 A JP2208583 A JP 2208583A JP 20858390 A JP20858390 A JP 20858390A JP H0499040 A JPH0499040 A JP H0499040A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- projected
- conductors
- semiconductor chip
- jig
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 239000000758 substrate Substances 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 title claims abstract description 21
- 239000004020 conductor Substances 0.000 claims abstract description 35
- 229920005989 resin Polymers 0.000 claims abstract description 8
- 239000011347 resin Substances 0.000 claims abstract description 8
- 239000000919 ceramic Substances 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 238000001035 drying Methods 0.000 claims description 3
- 238000005245 sintering Methods 0.000 claims 1
- 239000012299 nitrogen atmosphere Substances 0.000 abstract description 2
- 238000007639 printing Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 101150006573 PAN1 gene Proteins 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/06102—Disposition the bonding areas being at different heights
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、コンピューター等の電子機器に搭載する半導
体素子を基板にアセンブリーする半導体素子の実装方法
および実装基板に関する。
体素子を基板にアセンブリーする半導体素子の実装方法
および実装基板に関する。
従来の技術
近年、半導体製造技術の進展に伴い、ＬＳＩの高集積化
が進み、電子機器の小型・軽量化は一段と進んでいる。
が進み、電子機器の小型・軽量化は一段と進んでいる。
これらの軽薄短小化に伴い半導体素子モパッケージから
フィルムキャリアによる半導体チップ実装が用いられる
ようになり、さらには実装密度を上げるため半導体チッ
プを直接実装するようにもなった。
フィルムキャリアによる半導体チップ実装が用いられる
ようになり、さらには実装密度を上げるため半導体チッ
プを直接実装するようにもなった。
半導体チップを直接実装する時、チップを上に向けて基
板に固定し金線でチップのパッドと基板を結んで後チッ
プを樹脂でモールドする方法とチップ上のパッドに半田
等でバンプを形成しチップを下に向けて基板に実装しそ
の後樹脂でモールドする方法がある。前者の方法では実
装密度が上げられないなどの理由によシ後者すなわち第
３図に示すような方法に変わシつつある。第３図におい
て、１は半導体チップ、２はセラミック等の基板、３は
基板２に設けられた凸状導体、４は半導体チップ１上に
設けられたバンプ、６はコーティング樹脂である。
板に固定し金線でチップのパッドと基板を結んで後チッ
プを樹脂でモールドする方法とチップ上のパッドに半田
等でバンプを形成しチップを下に向けて基板に実装しそ
の後樹脂でモールドする方法がある。前者の方法では実
装密度が上げられないなどの理由によシ後者すなわち第
３図に示すような方法に変わシつつある。第３図におい
て、１は半導体チップ、２はセラミック等の基板、３は
基板２に設けられた凸状導体、４は半導体チップ１上に
設けられたバンプ、６はコーティング樹脂である。
発明が解決しようとする課題
このような従来の半導体素子の実装方法では、セラミッ
ク等の基板２上に印刷法を用いて形成した凸状導体３の
高さは、基板２のそりやうねりによりばらつきがでる。
ク等の基板２上に印刷法を用いて形成した凸状導体３の
高さは、基板２のそりやうねりによりばらつきがでる。
また印刷時の条件ばらつきによっても厚みのばらつきが
生じる。したがって、半導体チップ１との接続に際し−
様な接続が得られず、信頼性の点で問題がある。
生じる。したがって、半導体チップ１との接続に際し−
様な接続が得られず、信頼性の点で問題がある。
本発明は上記課題を解決するもので、基板のそりやうね
りがあっても接続面の平面性が確保され、信頼性の高い
接続が可能な半導体素子の実装方法および実装基板を提
供することを目的としている。
りがあっても接続面の平面性が確保され、信頼性の高い
接続が可能な半導体素子の実装方法および実装基板を提
供することを目的としている。
課題を解決するための手段
本発明は上記目的を達成するために、基板上の凸状導体
をパターン形成乾燥後、平滑度の高い面を持った治具に
より押えることにより、凸状導体表面を画一にして平滑
性を高め同時に凸状導体高さのばらつきを小さくしてか
ら、半導体チップとの接続を行うものである。
をパターン形成乾燥後、平滑度の高い面を持った治具に
より押えることにより、凸状導体表面を画一にして平滑
性を高め同時に凸状導体高さのばらつきを小さくしてか
ら、半導体チップとの接続を行うものである。
作用
本発明は上記構成により、基板にそりやうねりがあって
も凸状導体と半導体チップとの接続面の平面性が確保さ
れるので、基板上の凸状導体と半導体チップ上のバンプ
との接続が確実にとれる。
も凸状導体と半導体チップとの接続面の平面性が確保さ
れるので、基板上の凸状導体と半導体チップ上のバンプ
との接続が確実にとれる。
実施例
以下、本発明の実施例について図面を用いて説明する。
第１図は半導体チップ１１をセラミック等の基板１２に
実装した時の実装体の断面図である。基板１２上に形成
された凸状導体１３は銅ペーストであり、半導体チップ
１１のバンプ１４は半田メツキ法で形成されている。コ
ーティング樹脂１６はエポキシ系の樹脂である。ただし
、凸状導体１３は銅ペースト以外の導体ペーストでもよ
く、またバンプ゛１４においてもメツキによる金パン１
などでもよい。第２図（ム）から（Ｃ）に本実施例の手
順を示す。まず第２図（ム）のように基板１２の上に凸
状導体１３を印刷法で形成する。そして凸状導体１３の
溶剤を抜くため１６０℃で３０分間乾燥を行う。
実装した時の実装体の断面図である。基板１２上に形成
された凸状導体１３は銅ペーストであり、半導体チップ
１１のバンプ１４は半田メツキ法で形成されている。コ
ーティング樹脂１６はエポキシ系の樹脂である。ただし
、凸状導体１３は銅ペースト以外の導体ペーストでもよ
く、またバンプ゛１４においてもメツキによる金パン１
などでもよい。第２図（ム）から（Ｃ）に本実施例の手
順を示す。まず第２図（ム）のように基板１２の上に凸
状導体１３を印刷法で形成する。そして凸状導体１３の
溶剤を抜くため１６０℃で３０分間乾燥を行う。
導体１３の幅が半導体チップ１１のパッド上に形成した
バンプ１４に合うように狭いことと、基板１２自体のう
ねりにより凸状導体１３の高さにはばらつきがある。次
に第２図（Ｂ）のようにちょうど半導体チップ１１の面
積よりもやや広く、平滑性ある平面部を有する治具１６
で乾燥した凸状導体１３を軽く押える。凸状導体１３は
まだ硬化あるいは焼結されていないので容易に変形し、
表面が画一になって接続面の平滑性が容易に実現する。
バンプ１４に合うように狭いことと、基板１２自体のう
ねりにより凸状導体１３の高さにはばらつきがある。次
に第２図（Ｂ）のようにちょうど半導体チップ１１の面
積よりもやや広く、平滑性ある平面部を有する治具１６
で乾燥した凸状導体１３を軽く押える。凸状導体１３は
まだ硬化あるいは焼結されていないので容易に変形し、
表面が画一になって接続面の平滑性が容易に実現する。
また接続面が一定の平面上にくるので、凸状基板１２の
うねシを打ち消すことになる。このとき凸状導体１３は
断面が鼓状になる。次に治具１６を離し、９００℃窒素
雰囲気下で凸状導体１３の焼結をおこなう。次に第２図
（Ｃ）のようにバンプ１４をつけた半導体チップ１１を
実装した後リフロー炉を通して固着し、そのおと第１図
のように半導体チップ１１全体を樹脂１６でコーティン
グすると実装は完了する。
うねシを打ち消すことになる。このとき凸状導体１３は
断面が鼓状になる。次に治具１６を離し、９００℃窒素
雰囲気下で凸状導体１３の焼結をおこなう。次に第２図
（Ｃ）のようにバンプ１４をつけた半導体チップ１１を
実装した後リフロー炉を通して固着し、そのおと第１図
のように半導体チップ１１全体を樹脂１６でコーティン
グすると実装は完了する。
発明の効果
以上の実施例から明らかなように、本発明は基板上にパ
ターン形成された複数個の凸状導体上に平滑性ある平面
部を有する治具をのせて凸状導体の表面を画一にしてか
ら半導体チップを接続するので、基板のそりやうねシが
あっても、接続面の平面性が確保され、信頼性の高い接
続が可能な半導体素子の実装方法および実装基板を提供
できる。
ターン形成された複数個の凸状導体上に平滑性ある平面
部を有する治具をのせて凸状導体の表面を画一にしてか
ら半導体チップを接続するので、基板のそりやうねシが
あっても、接続面の平面性が確保され、信頼性の高い接
続が可能な半導体素子の実装方法および実装基板を提供
できる。
第１図は本発明の一実施例の半導体素子の実装方法によ
シ実装基板に半導体チップを実装した実装体の断面図、
第２図（ム）〜（Ｃ）は第１図の実装体を得るため半導
体素子の実装方法の各手順の断面図、第３図は従来の半
導体素子の実装方法による実装体の断面図である。 １１・・・・・・半導体チップ、１２・・・・・・セラ
ミック等の基板、１３・・・・・・凸状導体、１４・・
・・・・バンプ、１５・・・・・・コーティング樹脂、
１６・・・・・・平滑性ある平面部を有する治具。 ｌｌ・−手港体テッフ。
シ実装基板に半導体チップを実装した実装体の断面図、
第２図（ム）〜（Ｃ）は第１図の実装体を得るため半導
体素子の実装方法の各手順の断面図、第３図は従来の半
導体素子の実装方法による実装体の断面図である。 １１・・・・・・半導体チップ、１２・・・・・・セラ
ミック等の基板、１３・・・・・・凸状導体、１４・・
・・・・バンプ、１５・・・・・・コーティング樹脂、
１６・・・・・・平滑性ある平面部を有する治具。 ｌｌ・−手港体テッフ。
Claims (2)
- （１）セラミック等の基板上に複数個の凸状導体をパタ
ーン形成し乾燥させる工程と、そのパターン形成された
複数個の凸状導体の上に平滑性ある平面部を有する治具
をのせてその複数個の凸状導体の表面を画一になるよう
に変形させる工程と、その表面が画一になった複数個の
凸状導体を設けた基板を熱処理してその凸状導体を焼結
させる工程と、その基板上にバンプを設けた半導体チッ
プを位相を合わせてのせリフロー炉内を通過させて、そ
の半導体チップ上のバンプと、前記基板上の凸状導体を
固着させる工程と、前記半導体チップ上に樹脂をコーテ
ィングさせる工程とを有する半導体素子の実装方法。 - （２）セラミック等の基板上に形成した複数個の凸状導
体の断面を鼓状にして表面を画一にした実装基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2208583A JP2881999B2 (ja) | 1990-08-06 | 1990-08-06 | 半導体素子の実装方法および実装基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2208583A JP2881999B2 (ja) | 1990-08-06 | 1990-08-06 | 半導体素子の実装方法および実装基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0499040A true JPH0499040A (ja) | 1992-03-31 |
| JP2881999B2 JP2881999B2 (ja) | 1999-04-12 |
Family
ID=16558591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2208583A Expired - Fee Related JP2881999B2 (ja) | 1990-08-06 | 1990-08-06 | 半導体素子の実装方法および実装基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2881999B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6103551A (en) * | 1996-03-06 | 2000-08-15 | Matsushita Electric Industrial Co., Ltd. | Semiconductor unit and method for manufacturing the same |
| KR100300758B1 (ko) * | 1996-03-06 | 2001-11-02 | 모리시타 요이찌 | 반도체장치와 그 제조방법 |
| JP2004000411A (ja) * | 2002-04-03 | 2004-01-08 | Canon Inc | 動画像表示方法、動画像処理方法、プログラム、コンピュータ可読記憶媒体、動画像表示装置、動画像処理装置、動画像表示システム、動画像処理システム、画像診断支援方法、及び画像診断支援システム |
| JP2008021902A (ja) * | 2006-07-14 | 2008-01-31 | Denso Corp | 半導体装置およびその製造方法 |
-
1990
- 1990-08-06 JP JP2208583A patent/JP2881999B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6103551A (en) * | 1996-03-06 | 2000-08-15 | Matsushita Electric Industrial Co., Ltd. | Semiconductor unit and method for manufacturing the same |
| KR100300758B1 (ko) * | 1996-03-06 | 2001-11-02 | 모리시타 요이찌 | 반도체장치와 그 제조방법 |
| US6452280B1 (en) | 1996-03-06 | 2002-09-17 | Matsushita Electric Industrial Co., Ltd. | Flip chip semiconductor apparatus with projecting electrodes and method for producing same |
| JP2004000411A (ja) * | 2002-04-03 | 2004-01-08 | Canon Inc | 動画像表示方法、動画像処理方法、プログラム、コンピュータ可読記憶媒体、動画像表示装置、動画像処理装置、動画像表示システム、動画像処理システム、画像診断支援方法、及び画像診断支援システム |
| JP2008021902A (ja) * | 2006-07-14 | 2008-01-31 | Denso Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2881999B2 (ja) | 1999-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4872261A (en) | Method of and apparatus for surface mounting electronic components onto a printed wiring board | |
| US6469393B2 (en) | Semiconductor package and mount board | |
| US4466181A (en) | Method for mounting conjoined devices | |
| US7340829B2 (en) | Method for fabricating electrical connection structure of circuit board | |
| JPH06224334A (ja) | マルチチップモジュール | |
| JPH10233463A (ja) | 半導体装置およびその製造方法 | |
| US6448106B1 (en) | Modules with pins and methods for making modules with pins | |
| JPH0499040A (ja) | 半導体素子の実装方法および実装基板 | |
| US6281437B1 (en) | Method of forming an electrical connection between a conductive member having a dual thickness substrate and a conductor and electronic package including said connection | |
| JPH08111578A (ja) | ボールグリッドアレイパッケージ実装用基板の製造方法 | |
| US20040003940A1 (en) | Circuit board for flip-chip semiconductor package and fabrication method thereof | |
| JP2000031630A (ja) | 半導体集積回路素子と配線基板との接続構造 | |
| JPH08148526A (ja) | 半導体装置 | |
| KR0152559B1 (ko) | 솔더 범프의 제조방법 | |
| EP2480058B1 (en) | Multi-layer substrate and manufacture method thereof | |
| EP0949668B1 (en) | Method for forming bump and semiconductor device | |
| JP3598189B2 (ja) | チップサイズパッケージ、その製造方法、およびその実装位置合わせの方法 | |
| JPH03129745A (ja) | 半導体装置の実装方法 | |
| JP3895020B2 (ja) | 導電性バンプの形成方法 | |
| JPS6364916B2 (ja) | ||
| JP4599891B2 (ja) | 半導体装置用基板並びに半導体装置 | |
| US20060141666A1 (en) | Method for producing a module including an integrated circuit on a substrate and an integrated module manufactured thereby | |
| JP2500404B2 (ja) | 回路基板の実装構造 | |
| JPH1187605A (ja) | 半導体装置及びその製造方法 | |
| JP2819747B2 (ja) | 半導体装置及びその実装構造及びその実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |