JPH0498694A - Fixed stereo system - Google Patents

Abstract

PURPOSE:To prolong time for recording in the case of a monoral signal double as long as the time in the case of a stereo signal by controlling a memory and a gate circuit provided between first and second output circuits. CONSTITUTION:A mode switching control signal 4 controls a memory 1 and a gate circuit 3 provided between two output circuits 2R and 2L for the right and left ears, and when a control signal 5 is in a stereo mode, output signals 6A and 6B are separately transmitted from the memory 1 to the output circuits 2R and 2L. On the other hand, when the signal 5 is in a monoral mode, the signal 6A or 6B is simultaneously transmitted to the two output circuits 2R and 2L respectively. Therefore, when the signals 6A and 6B in the monoral operation are recorded so as to be monoral signals obtained at different time, the recording time in the monoral mode is prolonged double as long as the recording time in the stereo mode by transmitting the signals 6A and 6B at different time.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体メモリを用いた録音再生装置に関わり、
特に、ステレオモードとモノラルモードの切り替えが可
能な固体式ステレオ装置に関わる。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a recording/playback device using a semiconductor memory,
In particular, it concerns solid-state stereo equipment that can switch between stereo and monaural modes.

〔従来の技術〕[Conventional technology]

カセットテープに録音した音楽を左右のイヤホンで楽し
むヘッドホンステレオの普及はめざましく、−層の小型
化、軽量化による商品価値の向上が図られている。ヘッ
ドホンステレオを小型化するには記録部に用いるカセッ
トテープを半導体メモリに置き換えることが有力な手段
であり、例えば特開昭６２−３１０９８が提案されてい
る。Headphone stereos, which allow you to enjoy music recorded on cassette tapes through left and right earphones, are becoming increasingly popular, and efforts are being made to improve product value by making the -layer smaller and lighter. An effective way to downsize a headphone stereo is to replace the cassette tape used in the recording section with a semiconductor memory, as proposed in, for example, Japanese Patent Laid-Open No. 62-31098.

従来の半導体メモリを用いたヘッドホンステレオでは例
えば第７図に示すように、右耳用の出力回路１１Ｒには
右チャンネルの信号を記録したメモリ１２Ｒからの信号
を加え、左耳用の出力回路１１Ｌには左チャンネルの信
号を記録したメモリ１２Ｌからの信号を加える。なお、
メモリ１２Ｒ１１２Ｌからの信号の読みだしは、互いに
同期して動作するアドレス回路１３Ｒ１１３Ｌによって
制御される。For example, in a headphone stereo using a conventional semiconductor memory, as shown in FIG. 7, a signal from a memory 12R in which a right channel signal is recorded is added to an output circuit 11R for the right ear, and an output circuit 11L for the left ear is added to the output circuit 11R for the right ear. The signal from the memory 12L in which the left channel signal is recorded is added to. In addition,
Reading of signals from the memory 12R112L is controlled by address circuits 13R113L that operate in synchronization with each other.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上記従来技術は、左右の出力回路にそれぞれ別のメモリ
からの出力信号を加えるものであり、例えば英会話のヒ
アリング練習のようにモノラル信号でよい場合にメモリ
の容量を有効に使用する方法についての配慮がされてい
ない。このため、モノラル信号時においても録音時間の
拡大が達成できないという問題点があった。The above-mentioned conventional technology adds output signals from separate memories to the left and right output circuits, and considers how to effectively use the memory capacity when monaural signals are sufficient, such as when practicing listening to English conversation. has not been done. For this reason, there is a problem in that the recording time cannot be expanded even when a monaural signal is used.

本発明の目的は半導体メモリを用いたヘッドホンステレ
オにおいて、モノラル信号時の録音時間をステレオ信号
時の２倍に拡大することにある。An object of the present invention is to expand the recording time for monaural signals to twice that for stereo signals in headphone stereo using semiconductor memory.

〔課題を解決するための手段〕[Means to solve the problem]

上記目的を達成するために本発明の固体式ステレオ装置
は、メモリと、第１の出力回路と、第２の出力回路と、
上記メモリと上記第１の出力回路および上記第２の出力
回路との間に設けた第１のゲート回路と、上記第１のゲ
ート回路を制御する制御回路とを備えることとした。In order to achieve the above object, the solid-state stereo device of the present invention includes a memory, a first output circuit, a second output circuit,
The present invention includes a first gate circuit provided between the memory, the first output circuit, and the second output circuit, and a control circuit that controls the first gate circuit.

またさらに詳しくは、上記メモリは、上記第１の信号が
得られる第１の領域と、上記第２の信号が得られる第２
の領域で構成され、上記第１の領域および上記第２の領
域がアドレス回路からのアドレス信号で同時に、あるい
は個別に選択されることとした。More specifically, the memory includes a first area where the first signal is obtained and a second area where the second signal is obtained.
The first area and the second area are selected simultaneously or individually by an address signal from an address circuit.

そのために上記第１の領域および上記第２の領域と上記
アドレス回路との間に上記制御回路で制御される第２の
ゲート回路を設けた。For this purpose, a second gate circuit controlled by the control circuit is provided between the first region, the second region, and the address circuit.

さらにこのとき、上記第１のゲート回路は、上記メモリ
から得られる第１の信号および第２の信号をそれぞれ上
記第１の出力回路と上記第２の出力回路に独立に加える
ステレオの動作と、上記第１の信号あるいは第２の信号
の一方を上記第１の出力回路および第２の出力回路に同
時に加えるモノラルの動作に切り換えるよう動作するこ
ととした。Furthermore, at this time, the first gate circuit independently applies a first signal and a second signal obtained from the memory to the first output circuit and the second output circuit, respectively; The operation is configured to switch to a monaural operation in which either the first signal or the second signal is simultaneously applied to the first output circuit and the second output circuit.

また上記制御回路は、ステレオ動作時には上記アドレス
回路から得られるアドレス信号を上記第１の領域および
上記第２の領域に同時に加えるよう上記第２のゲート回
路を制御すると同時に上記第１の領域から得られる上記
第１の信号と上記第２の領域から得られる上記第２の信
号をそれぞれ別々に上記第１の出力回路と上記第２の出
力回路に加えるよう上記第１のゲート回路を制御し、モ
ノラル動作時には上記アドレス回路から得られるアドレ
ス信号を上記第１の領域あるいは上記第２の領域の一方
に加えるよう上記第２のゲート回路を制御すると同時に
、上記アドレス信号を加えた上記第１の領域あるいは上
記第２の領域から得られる上記第１あるいは上記第２の
信号を上記第１の出力回路と上記第２の出力回路の両者
に加えるよう上記第１のゲート回路を制御することとし
た。Further, during stereo operation, the control circuit controls the second gate circuit so as to simultaneously apply an address signal obtained from the address circuit to the first area and the second area, and at the same time controls the address signal obtained from the address circuit from the first area. controlling the first gate circuit to apply the first signal obtained from the second region and the second signal obtained from the second region to the first output circuit and the second output circuit, respectively; During monaural operation, the second gate circuit is controlled to apply an address signal obtained from the address circuit to either the first region or the second region, and at the same time the first region to which the address signal is applied is controlled. Alternatively, the first gate circuit is controlled to apply the first or second signal obtained from the second region to both the first output circuit and the second output circuit.

〔作用〕[Effect]

２つのゲート回路は制御回路によって、２つのメモリ領
域を同時に選択するときには２つのメモリ領域の出力信
号を２つの出力回路へ別々に加え、２つのメモリ領域を
１つづつ選択するときには選択されたメモリ領域の出力
信号を２つの出力回路へ同時に加えるように制御できる
ので、ステレオモード時に比べて２倍の録音時間となる
モノラルモードが可能な固体式ステレオ装置が実現でき
る。The two gate circuits are controlled by a control circuit to separately apply the output signals of the two memory areas to the two output circuits when selecting two memory areas at the same time, and to apply the output signals of the two memory areas to the two output circuits separately when selecting the two memory areas one by one. Since it is possible to control the area output signals to be applied to two output circuits at the same time, it is possible to realize a solid-state stereo device capable of a monaural mode in which the recording time is twice as long as in the stereo mode.

〔実施例〕〔Example〕

以下、本発明の一実施例を第１図により説明する。 An embodiment of the present invention will be described below with reference to FIG.

第１図は本発明による半導体メモリを用いた固体式ステ
レオ装置の構成図である。FIG. 1 is a block diagram of a solid-state stereo device using a semiconductor memory according to the present invention.

第１図において、メモリ１と２つの出力回路である右耳
用の出力回路２Ｒおよび左耳用の出力回路２Ｌの間には
ゲート回路３が設けられている。In FIG. 1, a gate circuit 3 is provided between a memory 1 and two output circuits, a right ear output circuit 2R and a left ear output circuit 2L.

ゲート回路３は、モード切り替え制御回路４からの制御
信号５によって入出力の接続が制御される。The input/output connection of the gate circuit 3 is controlled by a control signal 5 from a mode switching control circuit 4.

制御信号５がステレオモードである場合には、メモリ１
から得られた出力信号６Ａおよび６Ｂをそれぞれ出力回
路２Ｒおよび２Ｌに別々に送り出すようゲート回路３が
動作する。この結果、左右の耳の出力回路２Ｒ１２Ｌか
らは、それぞれ出力信号６Ａおよび６Ｂが同時に分離し
て出力されるので、ステレオ再生が実現される。一方、
制御信号５がモノラルモードである場合には、メモリ１
から得られた出力信号６Ａあるいは６Ｂをそれぞれ２つ
の出力回路２Ｒおよび２Ｌに同時に送り出すようゲート
回路３が動作する。ここでモノラル動作時におけるメモ
リ１から得られる出力信号６Ａ。When control signal 5 is in stereo mode, memory 1
Gate circuit 3 operates to separately send out output signals 6A and 6B obtained from output circuits 2R and 2L to output circuits 2R and 2L, respectively. As a result, the output signals 6A and 6B are simultaneously separated and outputted from the left and right ear output circuits 2R12L, respectively, so that stereo reproduction is realized. on the other hand,
When the control signal 5 is in monaural mode, the memory 1
The gate circuit 3 operates so as to simultaneously send out the output signal 6A or 6B obtained from the two output circuits 2R and 2L, respectively. Here, an output signal 6A obtained from the memory 1 during monaural operation.

６Ｂを、異なる時刻に得られたモノラル信号となるよう
記録しておけば、出力信号６　Ａ′と６Ｂを別別の時間
に出力回路２Ｒおよび２Ｌへ送ることによってモノラル
動作時の録音時間をステレオ動作時の２倍に拡大できる
。If 6B is recorded as monaural signals obtained at different times, the recording time during monaural operation can be changed to stereo by sending output signals 6A' and 6B to output circuits 2R and 2L at different times. It can be enlarged twice as much as when it is in operation.

また、第２図はメモリ１から２つの出力信号６Ａおよび
６Ｂを得る方法を説明する詳細な実施例である。第２図
において、メモリ１はメモリ領域７Ａ及び７Ｂで構成さ
れており、それぞれメモリ領域７Ａから出力信号６Ａが
得られ、メモリ領域７Ｂから出力信号６Ｂが得られる。FIG. 2 is also a detailed embodiment illustrating how to obtain two output signals 6A and 6B from the memory 1. In FIG. 2, the memory 1 is composed of memory areas 7A and 7B, and an output signal 6A is obtained from the memory area 7A, and an output signal 6B is obtained from the memory area 7B.

また、メモリ領域７Ａおよび７Ｂにはアドレス回路８か
らアドレス信号９が同時に加えられる。Further, an address signal 9 is simultaneously applied from an address circuit 8 to memory areas 7A and 7B.

このときアドレス回路８とメモリ領域７Ａおよび７Ｂの
間にゲート回路１０を設けた、第３図に示す他の実施例
としてもよい。ここでゲート回路１０はモード切り替え
制御回路４からの制御信号５によってゲート回路３と同
期して制御される。At this time, another embodiment shown in FIG. 3 may be used in which a gate circuit 10 is provided between the address circuit 8 and the memory areas 7A and 7B. Here, the gate circuit 10 is controlled in synchronization with the gate circuit 3 by a control signal 5 from the mode switching control circuit 4.

この結果、たとえば制御信号５がステレオモードである
場合にはメモリ領域７Ａと７Ｂに同時にアドレス信号９
が加わるようゲート回路１０が動作するとともに、メモ
リ領域７Ａから得られた出力信号６Ａが左耳用出力回路
２Ｌに加えられ、メモリ領域７Ｂから得られた出力信号
６Ｂが右耳用出力回路２Ｒに加わるようゲート回路３が
動作してステレオ再生が実現される。As a result, for example, when the control signal 5 is in the stereo mode, the address signal 9 is simultaneously applied to the memory areas 7A and 7B.
At the same time, the gate circuit 10 operates so that the output signal 6A obtained from the memory area 7A is applied to the left ear output circuit 2L, and the output signal 6B obtained from the memory area 7B is applied to the right ear output circuit 2R. The gate circuit 3 operates to add the signal, thereby achieving stereo reproduction.

一方、制御信号が第１のモノラールモードである場合に
は、アドレス回路８からのアドレス信号９がメモリ領域
７Ａに加えられるようゲート回路１０が動作するととも
に、メモリ領域７Ａがら得られた出力信号６Ａが左耳用
出力回路２Ｌ及び右耳用出力回路２Ｒに同時に加えられ
るようゲート回路３が動作する。この結果、アドレス回
路８のアドレス信号９で決まるメモリ領域７Ａの記録内
容が左右の耳の出力回路７Ｒおよび７Ｌから同時に出力
されるモノラルモードとなる。また、制御信号が第２の
モノラールモードである時には、アドレス回路８からの
アドレス信号９がメモリ領域７Ｂに加えられるようゲー
ト回路１０が動作し、メモリ領域７Ｂから得られた出力
信号６Ｂが左耳用出力回路２Ｌ及び右耳用出力回路２Ｒ
に同時に加えられるようゲート回路３が動作する。この
結果、アドレス回路８のアドレス信号９で決まるメモリ
領域７Ｂの記録内容が左右の耳の出力回路２Ｒおよび２
Ｌから同時に出力されるモノラルモードの動作を行う。On the other hand, when the control signal is in the first monaural mode, the gate circuit 10 operates so that the address signal 9 from the address circuit 8 is applied to the memory area 7A, and the output signal obtained from the memory area 7A is The gate circuit 3 operates so that 6A is simultaneously applied to the left ear output circuit 2L and the right ear output circuit 2R. As a result, a monaural mode is established in which the recorded contents of the memory area 7A determined by the address signal 9 of the address circuit 8 are simultaneously output from the left and right ear output circuits 7R and 7L. Furthermore, when the control signal is in the second monaural mode, the gate circuit 10 operates so that the address signal 9 from the address circuit 8 is applied to the memory area 7B, and the output signal 6B obtained from the memory area 7B is output to the left. Ear output circuit 2L and right ear output circuit 2R
The gate circuit 3 operates so that the signals are added simultaneously. As a result, the recorded contents of the memory area 7B determined by the address signal 9 of the address circuit 8 are changed to the output circuits 2R and 2 of the left and right ears.
Operates in monaural mode with simultaneous output from L.

また第４図は、第３図の実施例におけるゲート回路３お
よびゲート回路１０の構成を詳細に示した図である。さ
らに第６図（ａ）、（ｂ）は、それぞれ第４図に示すゲ
ート回路３およびゲート回路ｌＯの実現方法の一例を示
す図である。Further, FIG. 4 is a diagram showing in detail the configurations of the gate circuit 3 and gate circuit 10 in the embodiment of FIG. 3. Further, FIGS. 6(a) and 6(b) are diagrams showing an example of a method for realizing the gate circuit 3 and the gate circuit IO shown in FIG. 4, respectively.

また、第３図と同様に第５図↓こ示す他の実施例が可能
なことは明らかである。第５図に示す実施例は、アドレ
ス回路８をメインアドレス回路８Ｍとサブアドレス回路
８Ｓで構成し、メインアドレス回路８Ｍのメインアドレ
ス信号９Ｍを直接メモリ領域７Ａおよび７Ｂに同時に加
え、サブアドレス回路８Ｓのサブアドレス信号９Ｓのみ
をゲート回路１０を経てメモリ領域７Ａ、７Ｂに加えて
いる。このときのゲート回路１ｏの動作は第３図のもの
と同様である。It is clear that other embodiments as shown in FIG. 5 are possible as well as in FIG. 3. In the embodiment shown in FIG. 5, the address circuit 8 is composed of a main address circuit 8M and a sub-address circuit 8S, a main address signal 9M of the main address circuit 8M is directly applied to memory areas 7A and 7B simultaneously, and a sub-address signal of the sub-address circuit 8S is applied simultaneously. Only the signal 9S is applied to the memory areas 7A and 7B via the gate circuit 10. The operation of the gate circuit 1o at this time is similar to that in FIG.

以上述べたように、本発明の固体式ステレオ装置によれ
ば、２つのメモリ領域の出力信号を同時に選択するステ
レオモード時にはそれぞれを２つの出力回路へ別々に加
え、２つのメモリ領域の出力信号を一方づつ選択するモ
ノラルモード時には選択された出力信号を２つの出力回
路へ同時に加えるようゲート回路が動作する。これによ
り、モノラルモード時の録音時間をステレオモード時に
比べて２倍に拡大することができる。なお、モノラルモ
ード時における２つのメモリ領域の選択順序は、１つの
メモリ領域の信号をすべて再生し終わってからもう１つ
のメモリ領域を再生する方法、あるいは２つのメモリ領
域の信号を１つずつ交互に再生する方法など、制御信号
を自由に設定できる。As described above, according to the solid-state stereo device of the present invention, in the stereo mode in which the output signals of two memory areas are selected simultaneously, each is applied to the two output circuits separately, and the output signals of the two memory areas are In the monaural mode in which one is selected one by one, the gate circuit operates so as to apply the selected output signal to the two output circuits simultaneously. This makes it possible to double the recording time in monaural mode compared to stereo mode. The order in which the two memory areas are selected in monaural mode is either to play all the signals in one memory area and then play the other memory area, or to alternate the signals in the two memory areas one by one. You can freely set the control signals, such as the method of playback.

また、第１図ないし第５図の実施例は記憶装置に２つの
半導体メモリを用いる場合を例にとって説明したが、半
導体メモリを磁気ディスクとヘッドの組み合わせあるい
は光ディスクとピックアップの組み合わせによる記憶装
置に置き換えても同様の効果が得られることは明かであ
る６さらに、実施例の説明は２チヤンネルの信号を同時
に出力するヘッドホンステレオを例にとって行なったが
、本発明は３チヤンネルの信号を同時に用いる３Ｂ方式
のステレオ等、多チャンネル方式のステレオに拡大して
適用可能なことは容易に類推できる。In addition, although the embodiments shown in FIGS. 1 to 5 have been described using two semiconductor memories as an example of a storage device, the semiconductor memory is replaced with a storage device that uses a combination of a magnetic disk and a head or a combination of an optical disk and a pickup. It is clear that the same effect can be obtained even when using a 3B system that simultaneously outputs signals of 3 channels. It can be easily inferred that the present invention can be expanded and applied to multi-channel stereo, such as stereo.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれば２つのメモリ領域
の出力信号を同時に選択するときにはそれぞれを２つの
出力回路へ別々に加え、２つのメモリ領域の出力信号を
一方づつ選択するときには選択されたメモリ領域の出力
信号を２つの出力回路へ同時に加えるようゲート回路が
動作するので、ステレオモード時に比べて２倍の録音時
間となるモノラルモードが可能な固体式ステレオ装置が
実現できる。As explained above, according to the present invention, when output signals of two memory areas are selected at the same time, they are separately applied to two output circuits, and when output signals of two memory areas are selected one by one, the selected Since the gate circuit operates to simultaneously apply the output signal of the memory area to two output circuits, it is possible to realize a solid-state stereo device that is capable of monaural mode with twice the recording time compared to stereo mode.

【図面の簡単な説明】[Brief explanation of drawings]

第１図ないし第５図は本発明の一実施例の固体式ステレ
オ装置の構成図、第６図は本発明で用いるゲート回路の
具体的な構成方法の１例を示す図、第７図は従来の半導
体式ヘッドホンステレオ装置の構成の一例である。 １・・・メモリ、２Ｒ・・・出力回路、２Ｌ・・・出力
回路、３・・・ゲート回路、４・・・モード切り替え制
御回路、５・・・制御信号、６Ａ・・・出力信号、６Ｂ
・・・出力信号、７Ａ・・・メモリ領域、７Ｂ・・・メ
モリ領域、８・・・アド第 図 第 図 第 図 第 図 第 図 第 図1 to 5 are block diagrams of a solid-state stereo device according to an embodiment of the present invention, FIG. 6 is a diagram showing an example of a specific method of configuring a gate circuit used in the present invention, and FIG. This is an example of the configuration of a conventional semiconductor headphone stereo device. DESCRIPTION OF SYMBOLS 1... Memory, 2R... Output circuit, 2L... Output circuit, 3... Gate circuit, 4... Mode switching control circuit, 5... Control signal, 6A... Output signal, 6B
...output signal, 7A...memory area, 7B...memory area, 8...ad figure figure figure figure figure figure figure figure figure

Claims (1)

【特許請求の範囲】 １、メモリと、第１の出力回路と、第２の出力回路と、
上記メモリと上記第１の出力回路および上記第２の出力
回路との間に設けた第１のゲート回路と、上記第１のゲ
ート回路を制御する制御回路とを設けたことを特徴とす
る固体式ステレオ装置。 ２、上記第１のゲート回路は、上記メモリから得られる
第１の信号および第２の信号をそれぞれ上記第１の出力
回路と上記第２の出力回路に独立に加える第１の動作と
、上記第１の信号あるいは第２の信号の一方を上記第１
の出力回路および第２の出力回路に同時に加える第２の
動作を行なうことを特徴とした特許請求の範囲第１項記
載の固体式ステレオ装置。 ３、上記メモリは、上記第１の信号が得られる第１の領
域と、上記第２の信号が得られる第２の領域で構成され
、上記第１の領域および上記第２の領域がアドレス回路
からのアドレス信号で同時に、あるいは個別に選択され
ることを特徴とする特許請求の範囲第１項あるいは第２
項記載の固体式ステレオ装置。 ４、上記第１の領域および上記第２の領域と上記アドレ
ス回路との間に上記制御回路で制御される第２のゲート
回路を設けることを特徴とした特許請求の範囲第３項記
載の固体式ステレオ装置。 ５、上記制御回路が、上記アドレス回路から得られるア
ドレス信号を上記第１の領域および上記第２の領域に同
時に加えるよう上記第２のゲート回路を制御すると同時
に上記第１の領域から得られる上記第１の信号と上記第
２の領域から得られる上記第２の信号をそれぞれ別々に
上記第１の出力回路と上記第２の出力回路に加えるよう
上記第１のゲート回路を制御する第１のモードと、上記
アドレス回路から得られるアドレス信号を上記第１の領
域あるいは上記第２の領域の一方に加えるよう上記第２
のゲート回路を制御すると同時に、上記アドレス信号を
加えた上記第１の領域あるいは上記第２の領域から得ら
れる上記第１あるいは上記第２の信号を上記第１の出力
回路と上記第２の出力回路の両者に加えるよう上記第１
のゲート回路を制御する第２のモードを選択することを
特徴とした特許請求の範囲第４項記載の固体式ステレオ
装置。[Claims] 1. A memory, a first output circuit, a second output circuit,
A solid state comprising: a first gate circuit provided between the memory and the first output circuit and the second output circuit; and a control circuit for controlling the first gate circuit. type stereo equipment. 2. The first gate circuit performs a first operation of independently applying a first signal and a second signal obtained from the memory to the first output circuit and the second output circuit, respectively; Either the first signal or the second signal is
2. The solid-state stereo apparatus according to claim 1, wherein the second operation is applied simultaneously to the output circuit and the second output circuit. 3. The memory is composed of a first area where the first signal is obtained and a second area where the second signal is obtained, and the first area and the second area are configured as an address circuit. Claims 1 or 2 are characterized in that they are selected simultaneously or individually by address signals from
Solid-state stereo device as described in Section 1. 4. The solid state according to claim 3, characterized in that a second gate circuit controlled by the control circuit is provided between the first region and the second region and the address circuit. type stereo equipment. 5. The control circuit controls the second gate circuit to simultaneously apply the address signal obtained from the address circuit to the first region and the second region, and simultaneously controls the address signal obtained from the first region. a first gate circuit that controls the first gate circuit to apply the first signal and the second signal obtained from the second region to the first output circuit and the second output circuit, respectively; mode, and the second area so as to apply an address signal obtained from the address circuit to either the first area or the second area.
At the same time, the first or second signal obtained from the first region or the second region to which the address signal is added is transmitted to the first output circuit and the second output circuit. Add the above first to both circuits.
5. The solid-state stereo apparatus according to claim 4, wherein the second mode for controlling the gate circuit is selected.