JPH0496891A - Memory card - Google Patents

Memory card

Info

Publication number
JPH0496891A
JPH0496891A JP2213957A JP21395790A JPH0496891A JP H0496891 A JPH0496891 A JP H0496891A JP 2213957 A JP2213957 A JP 2213957A JP 21395790 A JP21395790 A JP 21395790A JP H0496891 A JPH0496891 A JP H0496891A
Authority
JP
Japan
Prior art keywords
data
memory
terminal
information terminal
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2213957A
Other languages
Japanese (ja)
Inventor
Hiroshi Takaoka
高岡 博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2213957A priority Critical patent/JPH0496891A/en
Publication of JPH0496891A publication Critical patent/JPH0496891A/en
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

PURPOSE:To process at high speed connecting with an information terminal, and to improve a reliability by providing a microprocessor for confirming and correcting data when reading out the data from a memory device and a backup battery for storing and holding a memory. CONSTITUTION:At the moment of the write-in of the data, the data inputted from a terminal 21 is written in the SRAM of a memory device 17 through a control circuit 16 and fetched simultaneously in a microprocessor 12 as well. By the signal, based on the memory confirming program in a ROM 13, the confirming data are calculated by a CPU 14, and stored in a RAM 15. When reading out the data from an information terminal, by a data signal and a read signal from a terminal 21, the processor 12 reads out the data in the SRAM, collates with the confirming data by the memory confirming program in the ROM 13, and outputs through the circuit 16. When the data read out of the SRAM have an abnormality, the data are corrected by the memory confirming program in the ROM 13 then outputted.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、情報端末の記憶装置として使用されるメモリ
ーカートに関する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a memory cart used as a storage device of an information terminal.

従来の技術 第3図は従来のこの種のメモリーカードの構成を示して
いる。第3図において、1はメモリーカード、2は複数
のスタティックRAMからなるメモリー装置、3はバス
制御回路、4はバックアップ用電池、5は情報端末と接
続するためのコネクタ端子であり、6はリードライト信
号端子、7はアドレス・データバス端子、8は電源端子
、9はクランド端子である。
BACKGROUND OF THE INVENTION FIG. 3 shows the structure of a conventional memory card of this type. In Fig. 3, 1 is a memory card, 2 is a memory device consisting of a plurality of static RAMs, 3 is a bus control circuit, 4 is a backup battery, 5 is a connector terminal for connecting to an information terminal, and 6 is a lead. 7 is an address/data bus terminal, 8 is a power supply terminal, and 9 is a ground terminal.

次に前記従来例の動作について説明する。メモリーカー
ト1を情報端末に接続すると、コネクタ端子5のアドレ
ス・データバス端子7から人力したハス信号によって、
ハス制御回路3においてアドレスデコート等の処理が行
なわれ、メモリー装置2に対してデータの書き込み/読
み出しを行なう。また、メモリーカード1が情報端末と
接続されていない場合には、バックアップ用電池4によ
ってメモリー装置2の内容を保持している。
Next, the operation of the conventional example will be explained. When the memory cart 1 is connected to an information terminal, a lotus signal manually generated from the address/data bus terminal 7 of the connector terminal 5 is used.
Processing such as address decoding is performed in the hash control circuit 3, and data is written to/read from the memory device 2. Further, when the memory card 1 is not connected to an information terminal, the contents of the memory device 2 are retained by the backup battery 4.

発明が解決しようとする課題 しかしながら、前記従来のメモリーカードでは、メモリ
ー装置2内のデータが正常かとうか確認するためには、
メモリーカートを情報端末に接続した状態で、情報端末
用のデータエラー検出プログラムを動作させなければな
らず、大容量のメモリーカートに対してこのような処理
を行なうには非常に多くの時間を要していた。このため
、情報端末とメモリーカードによって提供されるサービ
スを確実に得るまでに多くの時間がかかり、実用に耐え
ないという問題があった。また、データエラー検出プロ
グラムを動作させない場合には、処理に高い信頼性をお
けないという問題があった。
Problems to be Solved by the Invention However, in the conventional memory card, in order to check whether the data in the memory device 2 is normal or not, it is necessary to
A data error detection program for the information terminal must be run while the memory cart is connected to the information terminal, and it takes an extremely long time to perform such processing on a large-capacity memory cart. Was. For this reason, it takes a lot of time to reliably obtain the services provided by the information terminal and the memory card, which poses a problem that it is not practical. Furthermore, there is a problem in that high reliability of processing cannot be achieved if the data error detection program is not operated.

本発明は、このような従来の問題を解決するものであり
、情報端末と接続して高速に処理でき、かつ信頼性の高
いメモリーカードを提供することを目的とする。
The present invention is intended to solve such conventional problems, and aims to provide a highly reliable memory card that can be connected to an information terminal and processed at high speed.

課題を解決するための手段 本発明は、前記目的を達成するために、情報端末からの
データを格納する複数のスタティックRAMからなるメ
モリー装置と、メモリー装置からデータを読み出す際に
データの確認および訂正を行なうマイクロプロセッサと
、メモリーの記憶保持を行なうバックアップ用電池とを
備えたものである。
Means for Solving the Problems In order to achieve the above object, the present invention provides a memory device comprising a plurality of static RAMs for storing data from an information terminal, and a method for checking and correcting data when reading data from the memory device. It is equipped with a microprocessor that performs the functions, and a backup battery that maintains the memory.

作用 本発明は、前記構成により次のような作用を有する。す
なわち、情報端末からの書き込みデータをメモリー装置
に書き込むと同時に、マイクロプロセッサで確認し、内
容確認および訂正のためのデータを生成する。生成した
データは、マイクロプロセッサ内のメモリーに格納し、
情報端末から読み出しが行なわれたときに、マイクロプ
ロセッサ内の確認および訂正のためのデータと照合して
、正しいデータを情報端末に対して出力する。
Effects The present invention has the following effects due to the above structure. That is, at the same time that write data from the information terminal is written into the memory device, it is checked by the microprocessor and data for content confirmation and correction is generated. The generated data is stored in the memory within the microprocessor,
When data is read from the information terminal, it is compared with data for confirmation and correction within the microprocessor, and correct data is output to the information terminal.

また、照合して異常があった場合には、訂正用プログラ
ムによりデータを訂正して出力する。
Furthermore, if an abnormality is found after verification, the data is corrected and output using a correction program.

したがって、情報端末に常に正しい信頼性の高いデータ
を提供することができ、情報端末側の負荷を軽減して処
理時間を短縮できるという効果を有する。
Therefore, it is possible to always provide correct and highly reliable data to the information terminal, which has the effect of reducing the load on the information terminal side and shortening the processing time.

実施例 第1図は本発明の一実施例の構成を示すものである。第
1図において、11はメモリーカード、12は低消費電
力のマイクロプロセッサであり、メモリー確認用プログ
ラムを格納したROM13と、CPU14と、メモリー
確認用データを格納したR A M 15とを備えてい
る。16はバス制御回路、17は複数のスタティックR
AMからなるメモリー装置、18はバックアップ用電池
である。19は情報端末に接続されるコネクタ端子であ
り、20はリードライト信号端子、21はアドレス・デ
ータバス端子、22は電源端子、23はクランド端子で
ある。
Embodiment FIG. 1 shows the configuration of an embodiment of the present invention. In FIG. 1, 11 is a memory card, 12 is a low power consumption microprocessor, and is equipped with a ROM 13 storing a memory check program, a CPU 14, and a RAM 15 storing memory check data. . 16 is a bus control circuit, 17 is a plurality of static R
A memory device consisting of AM, 18 is a backup battery. 19 is a connector terminal connected to the information terminal, 20 is a read/write signal terminal, 21 is an address/data bus terminal, 22 is a power supply terminal, and 23 is a ground terminal.

次に前記実施例の動作について説明する。メモリーカー
ド11が情報端末と接続されてデータの書き込みが行な
われる場合、まずアドレス・データバス端子21から入
力したデータを、ハス制御回路16を通してメモリー装
置17のスタティックRAMに書き込むと同時にマイク
ロプロセッサ12にも取り込む。マイクロプロセッサ1
2では、取り込んだ信号によりROM13内のメモノー
確認用プログラムをもとに確認用データをCpu14に
よって算出し、これをRAM15に格納する。
Next, the operation of the above embodiment will be explained. When the memory card 11 is connected to an information terminal and data is written, first, the data input from the address/data bus terminal 21 is written to the static RAM of the memory device 17 through the hash control circuit 16, and at the same time is written to the microprocessor 12. Also incorporate. microprocessor 1
In step 2, the CPU 14 calculates confirmation data based on the memo confirmation program in the ROM 13 based on the captured signal, and stores it in the RAM 15.

情報端末からデータを読み出す場合には、アドレス・デ
ータバス端子21がらのデータ信号とリードライト端子
21からリート信号による要求に基づいて、マイクロプ
ロセッサ12がメモリー装置17内のスタティックRA
Mに格納されているデータを読み出し、ROM13内の
メモリー確認用プログラムによって、書き込み時に生成
しておいた確認用データと照合し、ハス制御回路16を
通して出力する。このとき、メモリー装置17内のスタ
ティックRAMから読み出したデータに異常があれば、
ROM13内のメモリー確認用プログラムによって訂正
して出力する。
When reading data from the information terminal, the microprocessor 12 reads the static RA in the memory device 17 based on the data signal from the address/data bus terminal 21 and the request by the read/write signal from the read/write terminal 21.
The data stored in M is read out, compared with the confirmation data generated at the time of writing by the memory confirmation program in the ROM 13, and outputted through the lotus control circuit 16. At this time, if there is an abnormality in the data read from the static RAM in the memory device 17,
The data is corrected and output using the memory confirmation program in the ROM 13.

ROM13内のメモリー確認用プロクラムは、メモリー
装置17のスタティックRAMに格納するデータ領域を
、第2図に示すように、2種類のフロックに分は管理し
ている。すなわち、メモリー装置17の各スタティック
RAMは、情報端末からのデータをそのまま格納してい
るのに対し、マイクロプロセッサ12のRAM15は、
データ領域15aではスタティックRAMに格納された
データのうち4ハイドおきのデータの和を格納し、デー
タ領域15bでは4バイトの連続したデータの和を格納
している。したがって、情報端末から読み出し要求があ
ると、要求のあったデータを含む2つの確認用データブ
ロックの和を照合し、異常があった場合には、2つの確
認用データの差を算出して正しいデータを出力する。
The memory confirmation program in the ROM 13 manages the data area to be stored in the static RAM of the memory device 17 into two types of blocks, as shown in FIG. That is, each static RAM of the memory device 17 stores data directly from the information terminal, whereas the RAM 15 of the microprocessor 12 stores data directly from the information terminal.
The data area 15a stores the sum of every four bytes of data stored in the static RAM, and the data area 15b stores the sum of 4 consecutive bytes of data. Therefore, when there is a read request from an information terminal, the sum of two confirmation data blocks containing the requested data is compared, and if there is an error, the difference between the two confirmation data blocks is calculated and the correct data is correct. Output data.

このように前記実施例によれば、情報端末からのデータ
をメモリー装置17内のスタティックRA Mに書き込
むと同時にマイクロプロセッサ12にも取り込んでおき
、情報端末から読み出しがあったときには、データを確
認用データと照合して異常があれば訂正してから出力す
るようにしたので、常に正しい信頼性の高いデータを提
供することができるという利点を有する。
In this way, according to the embodiment, data from the information terminal is written into the static RAM in the memory device 17 and also taken into the microprocessor 12 at the same time, and when the data is read from the information terminal, the data is read for confirmation. Since the system compares the data with the data and corrects any abnormalities before outputting it, it has the advantage of always being able to provide correct and highly reliable data.

なお、前記実施例においては、情報端末からデータの読
み出しがあったときにメモリー装置17の内容確認を行
なっているが、マイクロプロセッサ12によって一定時
間ごとにメモリー装置17内のすべてのスタティックR
AMの内容を確認するようにしてもよい。
In the above embodiment, the contents of the memory device 17 are checked when data is read from the information terminal, but the microprocessor 12 checks all static R in the memory device 17 at regular intervals.
The content of AM may also be checked.

発明の効果 本発明は前記実施例から明らかなように、情報端末から
のデータを格納する複数のスタティックRAMからなる
メモリー装置と、メモリー装置からデータを読み出す際
にデータの確認および訂正を行なうマイクロプロセッサ
と、メモリーの記憶保持を行なうバックアップ用電池と
を備えたものであり、情報端末に常に正しい信頼性の高
いデータを提供することができるという利点を有する。
Effects of the Invention As is clear from the embodiments described above, the present invention provides a memory device comprising a plurality of static RAMs for storing data from an information terminal, and a microprocessor for checking and correcting data when reading data from the memory device. It is equipped with a backup battery for storing data in the memory, and has the advantage of being able to always provide correct and highly reliable data to the information terminal.

また、情報端末側の負荷を軽減して高速で処理すること
ができるという効果を有する。
Further, it has the effect of reducing the load on the information terminal side and allowing high-speed processing.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例におけるメモリーカードの構
成を示すブロック図、第2図は同装置のデータ確認用ア
ルゴリズムの一例を示す説明図、第3図は従来のメモリ
ーカードの構成を示すブロック図である。 11・・メモリーカード、12・・・マイクロプロセッ
サ、13・・・ROM、14・・・CPU、15・・・
RAM、16・・ハス制御回路、17・・・メモリー装
置、18・・・バックアップ用電池、19・・コネクタ
端子、20・ リードライト信号端子、2ドアトレス・
データバス端子、22・・・=i端子、23・・クラン
ド端子。
Fig. 1 is a block diagram showing the configuration of a memory card in an embodiment of the present invention, Fig. 2 is an explanatory diagram showing an example of the data confirmation algorithm of the same device, and Fig. 3 shows the configuration of a conventional memory card. It is a block diagram. 11...Memory card, 12...Microprocessor, 13...ROM, 14...CPU, 15...
RAM, 16... Lotus control circuit, 17... Memory device, 18... Backup battery, 19... Connector terminal, 20. Read/write signal terminal, 2 door address...
Data bus terminal, 22...=i terminal, 23...Cland terminal.

Claims (1)

【特許請求の範囲】[Claims] 情報端末からのデータを格納する複数のスタティックR
AMからなるメモリー装置と、前記メモリー装置からデ
ータを読み出す際にデータの確認および訂正を行なうマ
イクロプロセッサと、メモリーの記憶保持を行なうバッ
クアップ用電池とを備えたメモリーカード。
Multiple static R for storing data from information terminals
A memory card comprising an AM memory device, a microprocessor that confirms and corrects data when reading data from the memory device, and a backup battery that maintains memory.
JP2213957A 1990-08-13 1990-08-13 Memory card Pending JPH0496891A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2213957A JPH0496891A (en) 1990-08-13 1990-08-13 Memory card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2213957A JPH0496891A (en) 1990-08-13 1990-08-13 Memory card

Publications (1)

Publication Number Publication Date
JPH0496891A true JPH0496891A (en) 1992-03-30

Family

ID=16647860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2213957A Pending JPH0496891A (en) 1990-08-13 1990-08-13 Memory card

Country Status (1)

Country Link
JP (1) JPH0496891A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8487745B2 (en) 2006-12-07 2013-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58171795A (en) * 1982-03-31 1983-10-08 Matsushita Electric Works Ltd Memory check circuit
JPH01237786A (en) * 1988-03-18 1989-09-22 Canon Inc Card processor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58171795A (en) * 1982-03-31 1983-10-08 Matsushita Electric Works Ltd Memory check circuit
JPH01237786A (en) * 1988-03-18 1989-09-22 Canon Inc Card processor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8487745B2 (en) 2006-12-07 2013-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Similar Documents

Publication Publication Date Title
US8140940B2 (en) Method and apparatus for controlling memory
JPS62251949A (en) Error correcting method for memory device
JP2606862B2 (en) Single error detection and correction method
JPH0496891A (en) Memory card
JPH0316655B2 (en)
JPS61182150A (en) Memory trouble detecting system for microprocessor system
JPS63269233A (en) Error detecting and correcting circuit
JP2875435B2 (en) Memory module and computer using the same
JPH07152659A (en) Storage data protection device of computer
JPS61211786A (en) Ic card
JPH05224968A (en) Data check system
JPS63278162A (en) Error correction device in information processor
JPH04359339A (en) Control method for small-sized communication terminal
JPH0137019B2 (en)
US7426686B2 (en) System and method for verifying data integrity
JPH02171991A (en) Control method for ic card
JP3071846B2 (en) Parity error detection method and parity error detection circuit
JPS58224500A (en) Method for relieving intermittent trouble of memory
JPH04114636U (en) memory device
JPS60222944A (en) Memory parity error processing system
JPH0296855A (en) Trouble detecting system for memory control circuit
JPH0367346A (en) Address control circuit
JPH01321539A (en) Circuit for checking connecting state of bus connector
JPS62125453A (en) Storage device
JPH05324487A (en) Memory control system