JPH0495818A - Measuring instrument - Google Patents
Measuring instrumentInfo
- Publication number
- JPH0495818A JPH0495818A JP21352590A JP21352590A JPH0495818A JP H0495818 A JPH0495818 A JP H0495818A JP 21352590 A JP21352590 A JP 21352590A JP 21352590 A JP21352590 A JP 21352590A JP H0495818 A JPH0495818 A JP H0495818A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- correction
- input
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012937 correction Methods 0.000 claims description 73
- 238000005259 measurement Methods 0.000 claims description 21
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 6
- 230000000875 corresponding effect Effects 0.000 abstract 3
- 238000006243 chemical reaction Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 9
- 230000010355 oscillation Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Landscapes
- Testing Or Calibration Of Command Recording Devices (AREA)
- Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は計測器に係り、特に入力計測信号をディジタル
データに変換し、そのディジタルデータに基づいて表示
を行なう計測器に関する。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a measuring instrument, and more particularly to a measuring instrument that converts an input measurement signal into digital data and performs display based on the digital data.
従来の技術
回転数計、電圧計等の計測器において、測定誤差及び指
示誤差について誤差を少なくするために種々の考案かな
されてきた。しかし、測定系及び指示系による誤差は不
可避のものであり、特に、アナログ表示の計器において
は、−船釣に、指示目盛りを印刷した文字板と、指針に
よって指示を行う構成のため高精度が要求される用途に
は、文字板の指示目盛りを誤差に応じて書き込んでいた
。BACKGROUND OF THE INVENTION Various ideas have been devised to reduce measurement errors and indication errors in measuring instruments such as tachometers and voltmeters. However, errors due to the measurement system and the indication system are inevitable, especially in analog display instruments. For the required applications, the indication scale on the dial was written according to the error.
発明か解決しようとする課題
しかるに、従来の計測器では文字板の指示目盛を誤差に
応じて書き込んでいたため、指示が非直線的で計測値か
読みすらい等の問題点かあった。However, in conventional measuring instruments, the indication scale on the dial was written according to the error, which caused problems such as non-linear indications and difficulty in reading the measured value.
本発明は上記の点に鑑みてなされたものて、簡単な付加
回路で誤差の補正か行なえる計測器を提供することを目
的とする。The present invention has been made in view of the above points, and it is an object of the present invention to provide a measuring instrument that can correct errors with a simple additional circuit.
課題を解決するための手段
本発明は計測手段により計測量に応じた計測データを生
成し、表示手段により計測データに応じた表示を行なう
計測器において、前記計測量に対する前記表示手段によ
る表示の誤差に基づいて前記補正データ毎に決められ補
正データか予め記憶された記憶手段と、前記記憶手段よ
り前記計測データに応じた前記補正データを読み出し、
前記補正データに応じて前記計測データを補正する補正
手段を具備してなる。Means for Solving the Problems The present invention provides a measuring instrument in which a measuring means generates measurement data according to a measured quantity and a display means displays the measured data according to the measured quantity. a storage means in which correction data determined for each of the correction data is stored in advance based on the above, and reading out the correction data according to the measurement data from the storage means;
The apparatus includes a correction means for correcting the measurement data according to the correction data.
作用
補正手段は計測データに応じて記憶手段より補正データ
を読出し、読み出した補正データに従って計測データを
補正して出力する。The effect correction means reads correction data from the storage means according to the measurement data, corrects the measurement data according to the read correction data, and outputs the corrected data.
このため、計測量に対する表示の誤差が補正され、正確
な表示を行なえる。Therefore, display errors with respect to measured quantities are corrected, and accurate display can be performed.
実施例 第１図は本発明の一実施例のブロック図を示す。Example FIG. 1 shows a block diagram of one embodiment of the invention.
入力端子Ｔｉｎにはセンサ等よりアナログの入力信号か
入力される。入力端子Ｔｉｎは入力回路１に接続される
。入力回路１は入力される入力信号を波形整形、ノイズ
除去、レベル調整等の信号処理を行ない出力する。An analog input signal from a sensor or the like is input to the input terminal Tin. Input terminal Tin is connected to input circuit 1 . The input circuit 1 performs signal processing such as waveform shaping, noise removal, and level adjustment on an input signal, and outputs the signal.
入力回路ｌは計測回路２に接続され、入力回路ｌの圧力
信号は計測回路２で周波数計数及び補正が行なわれ、出
力される。計測回路２は第３図に示すように駆動回路３
に接続される。駆動回路３は計測回路２からのディジタ
ルデータに応じて表示装置４を駆動する。 計測回路２
は、発振回路５、補正変換回路６よりなる。補正変換回
路６は計測部７．補正手段である補正回路８及び補正デ
ータが記憶された記憶手段である補正値メモリー回路９
よりなる。The input circuit 1 is connected to a measuring circuit 2, and the pressure signal of the input circuit 1 is subjected to frequency counting and correction in the measuring circuit 2, and then outputted. The measurement circuit 2 is connected to the drive circuit 3 as shown in FIG.
connected to. The drive circuit 3 drives the display device 4 according to digital data from the measurement circuit 2. Measurement circuit 2
consists of an oscillation circuit 5 and a correction conversion circuit 6. The correction conversion circuit 6 includes a measuring section 7. A correction circuit 8 which is a correction means and a correction value memory circuit 9 which is a storage means in which correction data is stored.
It becomes more.
計測部７はカウント回路７ａ、ＯＲアゲ−７ｂよりなる
。カウント回路７ａは入力回路１からの計測周波数に応
じたパルス信号を発振回路５からの一定周期のゲートパ
ルス毎にカウントし、そのカウントデータを出力する。The measuring section 7 consists of a count circuit 7a and an OR gate 7b. The counting circuit 7a counts the pulse signal according to the measurement frequency from the input circuit 1 for each constant cycle gate pulse from the oscillation circuit 5, and outputs the count data.
ＯＲアゲ−７ｂは発振回路５からのゲートパルス及びリ
セット信号か供給され、これらの信号により補正回路８
はアドレス回路８ａ、補正値ラッチ回路８ｂ、除算回路
８ｃ、加算回路８ｄ、減算回路８ｅ、出力ラッチ回路８
ｆよりなる。アドレス回路８ａにはカウント回路７ａの
出力カウントデータか入力され、カウントデータに応じ
たアドレスを設定し、そのアドレスを補正値メモリー回
路９に供給する。加算回路８ｄには補正値メモリー回路
９の出力補正データと補正値ラッチ回路８ｂの出力デー
タとが入力され、これらのデータを加算して出力する。The OR Age-7b is supplied with a gate pulse and a reset signal from the oscillation circuit 5, and these signals cause the correction circuit 8 to
address circuit 8a, correction value latch circuit 8b, division circuit 8c, addition circuit 8d, subtraction circuit 8e, output latch circuit 8
Consists of f. The output count data of the count circuit 7a is input to the address circuit 8a, an address corresponding to the count data is set, and the address is supplied to the correction value memory circuit 9. The output correction data of the correction value memory circuit 9 and the output data of the correction value latch circuit 8b are input to the addition circuit 8d, and these data are added and output.
加算回路８ｄの出力加算データは補正値ラッチ回路８ｂ
に供給され、ゲートパルスに応じてラッチされ、リセッ
ト信号によりリセットされる。補正値ラッチ回路８ｂの
出力データは加算回路８ｄに供給される他、除算回路８
Ｃに供給される。除算回路８Ｃは入力されたデータを除
算する。除算回路８ｃの出力データは補正用データとし
て減算回路８ｅに供給される。減算回路８Ｃには除算回
路８Ｃの出力データの他にカウント回路７ａの出力カウ
ントデータが供給されていて、減算回路８ｅはカウント
データより補正用データとなる除算回路８ｃの出力デー
タを減算して出力する。補正用データにより補正された
カウントデータは出力ラッチ回路８ｆに供給される。出
力ラッチ回路８ｆは補正されたデータをラッチして出力
データとして出力する。The output addition data of the adder circuit 8d is sent to the correction value latch circuit 8b.
is supplied to the gate, latched in response to a gate pulse, and reset by a reset signal. The output data of the correction value latch circuit 8b is supplied to the adder circuit 8d and also to the divider circuit 8.
C. The division circuit 8C divides the input data. The output data of the division circuit 8c is supplied to the subtraction circuit 8e as correction data. The subtraction circuit 8C is supplied with the output count data of the count circuit 7a in addition to the output data of the division circuit 8C, and the subtraction circuit 8e subtracts the output data of the division circuit 8c, which serves as correction data, from the count data and outputs the result. do. The count data corrected by the correction data is supplied to the output latch circuit 8f. The output latch circuit 8f latches the corrected data and outputs it as output data.
次に回路の動作について説明する。Next, the operation of the circuit will be explained.
まず、入力端子Ｔｉｎに回転数等に応じた周波数の人力
信号が入力されると、入力回路ｌはこれを波形整形して
入力端子Ｔｉｎに入力される入力信号の周波数に応じた
パルス信号を生成する。First, when a human input signal with a frequency corresponding to the rotation speed etc. is input to the input terminal Tin, the input circuit 1 shapes the waveform of this signal and generates a pulse signal according to the frequency of the input signal input to the input terminal Tin. do.
カウント回路７ａは発振回路５からのゲートパルス間の
カウントクロックの数を計数し、その計数結果であるカ
ウントデータを出力する。ここで、カウント回路７ａの
カウントデータはアドレス回路８ａに供給されており、
アドレス回路は、各アドレス区間を決定づける回路であ
りカウントデータに応じてＡｋで均等に分割されたアド
レスデータか生成される。なお、Ａｋか、２の乗数とな
る間隔に区間を設定する場合は、カウントデータの上位
ビットを直接補正値メモリー回路９のアドレス入力に接
続すれば、特別な回路は不用である。The counting circuit 7a counts the number of count clocks between gate pulses from the oscillation circuit 5, and outputs count data as the counting result. Here, the count data of the count circuit 7a is supplied to the address circuit 8a,
The address circuit is a circuit that determines each address section, and generates address data equally divided by Ak in accordance with count data. Note that if the interval is set to be Ak or a multiplier of 2, a special circuit is not required if the upper bits of the count data are directly connected to the address input of the correction value memory circuit 9.
Ａｋが、２の乗数でない場合は、必要に応じて区間割か
出来るような論理回路を構成する。補正値メモリー回路
９は、アドレス入力のアドレス値に応じて補正値Ｋｎを
記憶する回路で、一般に、マスクＲＯＭ、プログラマブ
ルＲＯＭ、ＲＡＭ等のメモリー回路で構成される。ここ
で、ＲＡＭまたは、ＥＥＰＲＯＭ等書換えが可能なメモ
リーを使用すれば、状況に応じて補正値を随時変更する
ことか可能である。また、プログラマブルＲＯＭまたは
、バッテリーバックアップされたＲＡＭ等を使用すれば
、個別に文字板の指示目盛りを書き込む手法と同等の効
果か得られる。除算回路８ｃは、補正値ラッチ回路８ｂ
の出力を１／Ａｋとする回路であり上記アドレス回路８
ａが無い場合は、単にビット位置をずらせるだけでよい
。If Ak is not a multiplier of 2, a logic circuit is constructed that can divide the area as necessary. The correction value memory circuit 9 is a circuit that stores a correction value Kn according to the address value of the address input, and is generally constituted by a memory circuit such as a mask ROM, a programmable ROM, or a RAM. Here, if a rewritable memory such as RAM or EEPROM is used, the correction value can be changed at any time depending on the situation. Furthermore, if a programmable ROM or a battery-backed RAM is used, the same effect as the method of individually writing the indication scale on the dial plate can be obtained. The division circuit 8c is the correction value latch circuit 8b.
This is a circuit that makes the output of 1/Ak, and is the address circuit 8 above.
If there is no a, it is sufficient to simply shift the bit position.
実際の動作は、まず、リセット入力によりカウント回路
７ａ、補正値ラッチ回路８ｂ及び出力ラッチ回路８ｆが
初期化され動作を開始する。次に、カウントクロックに
クロックパルスか入力されることにより順次、カウント
回路７ａによりカウントデータが計数される。すなわち
、Ａ （Ｆ）か、計数される。同時にアドレス回路８ａ
で生成されるアドレスによって補正値メモリー回路９よ
り出力されるデータＫｎは、加算回路８ｄによって直前
のラッチ値と加算され、その結果をクロックパルスによ
って順次補正値ラッチ回路８ｂにふたたびラッチし第８
図にＫＯ−Ａ（Ｆ）で示す補正線に作用する値を蓄積す
る。さらに計数か進むと、第７図に示すようにアドレス
区間が変わり記憶データＫｎも変化して次の補正線によ
る加算を順次行う。最後に、ゲートパルスか入力される
と、減算回路８ｅによってカウントデータから補正線ラ
ッチ回路８ｂに蓄積された補正値を除算回路８Ｃて除算
した結果、すなわち、ＫＯ−Ａ （Ｆ）／Ａｋに相当す
る補正値を減算した値、すなわち、Ａ （Ｆ）−ＫＯ・
Ａ （Ｆ）／Ａｋに相当する値が出力ラッチ回路８ｆに
ラッチされ、出力データとして出力される。この時、ラ
ッチ処理がら僅かに遅れてカウント回路７ａと補正値ラ
ッチ回路８ｂか初期化され、次のデータの変換を開始す
る。In actual operation, first, the count circuit 7a, correction value latch circuit 8b, and output latch circuit 8f are initialized by a reset input and start operation. Next, by inputting a clock pulse to the count clock, count data is sequentially counted by the count circuit 7a. That is, A (F) is counted. At the same time address circuit 8a
The data Kn output from the correction value memory circuit 9 according to the address generated in is added to the immediately previous latch value by the adder circuit 8d, and the result is latched again in the correction value latch circuit 8b in sequence by a clock pulse.
The values acting on the correction line indicated by KO-A(F) in the figure are accumulated. As the count progresses further, the address section changes as shown in FIG. 7, the stored data Kn also changes, and addition is sequentially performed using the next correction line. Finally, when a gate pulse is input, the subtraction circuit 8e divides the correction value accumulated in the correction line latch circuit 8b from the count data by the division circuit 8C, which corresponds to KO-A (F)/Ak. The value obtained by subtracting the correction value, that is, A (F) - KO・
A value corresponding to A (F)/Ak is latched by the output latch circuit 8f and output as output data. At this time, the count circuit 7a and the correction value latch circuit 8b are initialized with a slight delay from the latch process, and the conversion of the next data is started.
第７図に補正方法の概要を、第８図に詳細を示す。補正
は、補正値メモリーの各アドレスに記憶されたデータに
よって、各アドレス区間を各補正点間を結ぶ直線で補正
するもので、補正目標特性より大きい傾きで計数した値
から、記憶データによる補正値を順次減算することによ
り、補正特性曲線に最も近い補正線のつながりで補正す
る。補正目標曲線は、例えば、アナログ表示の計器では
、入力値に対し、指針か、文字板の指示すべき目盛り位
置を指し示すような値となるように決定される。これら
の補正を次式に示す。FIG. 7 shows an outline of the correction method, and FIG. 8 shows details. Correction is to correct each address section with a straight line connecting each correction point using the data stored in each address of the correction value memory.The correction value based on the stored data is calculated from the value counted with a slope greater than the correction target characteristic. By sequentially subtracting , correction is performed using the connection of correction lines closest to the correction characteristic curve. For example, in the case of an analog display meter, the correction target curve is determined to be a value that indicates the pointer or the scale position to be indicated on the dial with respect to the input value. These corrections are shown in the following equation.
基本式 ％式％ 発振する。Basic formula %formula% oscillate.
周または、
とすれば
（ただし Ｋ−１＝０ ）
発振回路５は、ゲートパルスＦｃｌを
また、入力回路では、必要に応じて分
逓倍を行ってもよい。入力周波数をｆ
Ａ （Ｆ） ＝ ｆ／Ｆ ｃ １として周波数か
計数される。計数と同時に補正変換回路により補正か行
われ、データか出力される。(where K-1=0) The oscillation circuit 5 may also divide and multiply the gate pulse Fcl in the input circuit as necessary. The frequency is counted by setting the input frequency as f A (F) = f/F c 1. Simultaneously with counting, correction is performed by a correction conversion circuit, and data is output.
このように補正値メモリー回路９上に最適なアドレス区
間を設定することにより、第９図に点線で示す指示誤差
も含めた誤差は、実線で示すように読み取り誤差以下、
または、計数分解能以下にすることか可能である。By setting the optimal address section on the correction value memory circuit 9 in this way, the error including the instruction error shown by the dotted line in FIG. 9 is less than or equal to the reading error as shown by the solid line.
Alternatively, it is possible to make it lower than the counting resolution.
また、測定系及び指示系の非直線性を補正し直線性を飛
躍的に向上させることか可能となる。Furthermore, it becomes possible to correct the nonlinearity of the measuring system and the indicating system and dramatically improve the linearity.
さらに、補正線の傾きを部分的に変更することにより、
特殊な用途として、部分的なスケールの拡大縮小も可能
となる。Furthermore, by partially changing the slope of the correction line,
As a special application, partial scaling of the scale is also possible.
また、簡単な付加回路で容易に補正を行うことかできる
。Further, correction can be easily performed with a simple additional circuit.
ごく僅かな記憶容量で実現できる。例えは、２５６ビツ
トて最大１．１６Ｘ １０７７通りの補正線の組合せと
なる。This can be achieved with very little memory capacity. For example, with 256 bits, there are a maximum of 1.16×1077 combinations of correction lines.
３２×８ビツト構成として１区間２”＝２５６通りに対
し３２区間で２５６ ”＝１．１６Ｘ １０７７となる
。Assuming a 32 x 8 bit configuration, one section 2'' = 256 ways, while 32 sections have 256'' = 1.16 x 1077.
第４図に、周期カウント方式による周波数計測回路の他
の実施例を示す。計算式は、
Ｔ＝Ｆｃｌ／ｆ
Ａ （Ｆ） ＝ｆ−ＫＩ／Ｆｃ Ｉ
Ｋｌ：ラッチ回路プリセット値となる。FIG. 4 shows another embodiment of the frequency measuring circuit using the period counting method. The calculation formula is: T=Fcl/f A (F) = f-KI/Fc I Kl: latch circuit preset value.
ここで、周期カウント回路１０は、入力パルスｆの周期
を計数するよう構成され、その計数結果を減算回路１１
と、ラッチ回路１２から成る除算回路１３で周波数計数
値に変換する。すなわち、ラッチ回路１２にプリセット
された値から順次周期Ｔを減算し、減算結果か負の数と
なるまでの減算回数を計数することにより除算を行う。Here, the period counting circuit 10 is configured to count the period of the input pulse f, and the counting result is sent to the subtracting circuit 11.
Then, a division circuit 13 consisting of a latch circuit 12 converts it into a frequency count value. That is, division is performed by sequentially subtracting the period T from the value preset in the latch circuit 12 and counting the number of subtractions until the subtraction result becomes a negative number.
減算回数を計数する変換クロックが、除算変換の間（ラ
ッチ回路にプリセットから終了まで）発振回路５から供
給されて変換を行うと同時に、補正変換回路６により補
正が行われ、データが出力される。A conversion clock for counting the number of subtractions is supplied from the oscillation circuit 5 during the division conversion (from presetting to the latch circuit to completion) to perform conversion, and at the same time, correction is performed by the correction conversion circuit 6 and data is output. .
第５図にＡＤコンバータ（ＡＤＣ）１４を使用したアナ
ログデータ計測の実施例を示す。ここで、補正変換回路
６のカウントデータ出力とＡＤＣ１４の出力をデジタル
コンパレータ１５で比較し一致出力をゲートパルスとす
ることにより補正変換が可能となる。FIG. 5 shows an example of analog data measurement using an AD converter (ADC) 14. Here, the count data output of the correction conversion circuit 6 and the output of the ADC 14 are compared by the digital comparator 15, and the matching output is used as a gate pulse, thereby making correction conversion possible.
第６図は、ＤＡコンバータ１６とアナログコンパレータ
１７で構成されるＡＤＣ１８による実施例を示す。この
実施例では、ＤＡＣ出力か、入力信号以上の値になった
ときゲートパルスを発生させることにより、ＤＡ変換を
行うと同時に補正変換を行う。FIG. 6 shows an embodiment using an ADC 18 composed of a DA converter 16 and an analog comparator 17. In this embodiment, a gate pulse is generated when the DAC output has a value equal to or greater than the input signal, thereby performing correction conversion simultaneously with DA conversion.
このように簡単な付加回路で容易に補正を行うことによ
り高精度な計測か可能となり、また、測定系及び指示系
の非直線性を補正し直線性を飛躍的に向上させることが
できる。By easily performing correction with such a simple additional circuit, highly accurate measurement is possible, and nonlinearity of the measurement system and indicator system can be corrected to dramatically improve linearity.
さらに、特殊な用途として、部分的なスケールの拡大縮
小も行うことかできる。Furthermore, as a special application, partial scaling can be performed.
発明の効果
上述の如く、本発明によれば、記憶手段に予め記憶され
た補正データにより計測データの補正が行なえるため、
計測手段や表示手段で不可避となる誤差の補正も行なう
ことができ、高精度の計測か可能となる等の特長を有す
る。Effects of the Invention As described above, according to the present invention, measurement data can be corrected using correction data stored in advance in the storage means.
It has the advantage of being able to correct errors that are unavoidable in the measuring means and display means, making it possible to perform highly accurate measurements.
第１図は本発明の第１の実施例の要部のブロック図、第
２図は本発明の第１の実施例の補正変換回路のブロック
図、第３図は本発明の第１の実施例のブロック図、第４
図は本発明の第２の実施例の要部のブロック図、第５図
は本発明の第３の実施例の要部のブロック図、第６図は
本発明の第４の実施例の要部のブロック図、第７図乃至
第９図は本発明の第１乃至第４の実施例の動作を説明す
るための図である。
２・・・計測回路、６・・・補正変換回路、７・・・計
測部、８・・・補正回路、９・・・補正値メモリー回路
。
第３図FIG. 1 is a block diagram of the main part of the first embodiment of the present invention, FIG. 2 is a block diagram of the correction conversion circuit of the first embodiment of the present invention, and FIG. 3 is a block diagram of the first embodiment of the present invention. Example block diagram, 4th
The figure is a block diagram of the main part of the second embodiment of the invention, FIG. 5 is a block diagram of the main part of the third embodiment of the invention, and FIG. 6 is the main part of the fourth embodiment of the invention. The block diagrams of FIGS. 7 to 9 are diagrams for explaining the operations of the first to fourth embodiments of the present invention. 2...Measuring circuit, 6...Correction conversion circuit, 7...Measuring section, 8...Correction circuit, 9...Correction value memory circuit. Figure 3
Claims (1)
示手段により該計測データに応じた表示を行なう計測器
において、 前記計測量に対する前記表示手段による表示の誤差に基
づいて前記補正データ毎に決められた補正データが予め
記憶された記憶手段と、 前記記憶手段により前記計測データに応じた前記補正デ
ータを読出し、前記補正データに応じて前記計測データ
を補正する補正手段とを具備したことを特徴とする計測
器。[Scope of Claims] A measuring instrument in which a measuring means generates measurement data according to a measured quantity, and a display means displays a display according to the measured data, wherein the measuring device generates measurement data according to a measured quantity, and a display means displays the measured data according to the measured quantity, based on an error displayed by the display means with respect to the measured quantity. a storage means in which correction data determined for each of the correction data is stored in advance; a correction means for reading out the correction data according to the measurement data from the storage means and correcting the measurement data according to the correction data; A measuring instrument characterized by comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21352590A JPH0495818A (en) | 1990-08-10 | 1990-08-10 | Measuring instrument |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21352590A JPH0495818A (en) | 1990-08-10 | 1990-08-10 | Measuring instrument |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0495818A true JPH0495818A (en) | 1992-03-27 |
Family
ID=16640638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21352590A Pending JPH0495818A (en) | 1990-08-10 | 1990-08-10 | Measuring instrument |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0495818A (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53116172A (en) * | 1977-03-18 | 1978-10-11 | Casio Comput Co Ltd | A/d converting system |
| JPS54103068A (en) * | 1978-01-31 | 1979-08-14 | Zenri Kk | Measured value controller for instrument |
| JPS61133829A (en) * | 1984-12-04 | 1986-06-21 | Shiojiri Kogyo Kk | Electronic thermometer |
| JPS6275211A (en) * | 1985-09-28 | 1987-04-07 | Toshiba Corp | Digital controller |
-
1990
- 1990-08-10 JP JP21352590A patent/JPH0495818A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53116172A (en) * | 1977-03-18 | 1978-10-11 | Casio Comput Co Ltd | A/d converting system |
| JPS54103068A (en) * | 1978-01-31 | 1979-08-14 | Zenri Kk | Measured value controller for instrument |
| JPS61133829A (en) * | 1984-12-04 | 1986-06-21 | Shiojiri Kogyo Kk | Electronic thermometer |
| JPS6275211A (en) * | 1985-09-28 | 1987-04-07 | Toshiba Corp | Digital controller |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004274157A (en) | Nonlinearity correction method and nonlinearity correction apparatus for a/d converted output data | |
| EP0186635A1 (en) | A method of measuring impedances, particularly low capacitances, by using one or more references | |
| US3889255A (en) | Digital calibration system for an electronic instrument | |
| JPH0141923B2 (en) | ||
| JPS5873231A (en) | Analog-to-digital converter | |
| JP3979358B2 (en) | Nonlinearity correction device for A / D conversion output data | |
| IE46337B1 (en) | Error correction in electrical meters | |
| US4073432A (en) | Circuit arrangement for determining the average value of a frequency | |
| JPH0495818A (en) | Measuring instrument | |
| JPS6255735B2 (en) | ||
| JPH0522182B2 (en) | ||
| US4361066A (en) | Tempo measurement, display, and control system for an electronic musical instrument | |
| SU783987A1 (en) | Precision voltage-to-code converter | |
| RU2074416C1 (en) | Device which provides linear characteristics of transducers | |
| JPH0660838B2 (en) | Coefficient setter | |
| JPH0664158B2 (en) | Automatic time interval measurement method | |
| SU993045A1 (en) | Digital temperature calorimeter | |
| SU1128187A1 (en) | Digital phase meter | |
| JP2607113B2 (en) | A / D conversion method | |
| JPH0621026Y2 (en) | Signal waveform display device | |
| SU909605A1 (en) | Device for measuring pressure fields in gas turbine engine | |
| SU1623611A1 (en) | Device for measuring volume rate of external respiration | |
| RU2091799C1 (en) | Pulse-number linearizer for transducer output characteristic | |
| SU661269A1 (en) | Temperature measuring device | |
| SU907830A1 (en) | Frequency synthesizer |