JPH0488750A

JPH0488750A - 画像処理装置

Info

Publication number: JPH0488750A
Application number: JP2204797A
Authority: JP
Inventors: Takashi Ishikawa; 尚石川
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1990-07-31
Filing date: 1990-07-31
Publication date: 1992-03-23
Anticipated expiration: 2014-11-29
Also published as: JP2984332B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、画像を記憶するための記憶手段を有する画像
処理装置に関し、特に文字・グラフィック等の線画（以
下「テキスト」という）と、階調（ハーフトーン）を有
する写真等の中間調画像（以下「イメージ」という）と
が混在する画像情報を記憶する画像処理装置に関するも
のである。

〔従来の技術〕

一般にテキストを記憶する場合には、斜め線等の滑らか
さ及び連続性を確保するために高分解能が要求される一
方、イメージを記憶する場合には疑似輪郭による画質劣
化を回避するために高階調性が要求される。従って、従
来はイメージ領域とテキスト領域が混在する画像を記憶
する場合には、テキストの品位、即ち斜め線の滑らかさ
や連続性等を確保するのに十分な分解能を実現し得る画
素数と、イメージの疑似輪郭による画質劣化を回避し得
る階調数とを具備するように記憶装置を構成していた。

〔発明が解決しようとしている課題〕

しかしながら、上記従来の記憶装置によれば、テキスト
及びイメージの双方の画質を高品位なものとするために
は、画素数及び階調数の双方が増加し、膨大なメモリ容
量が必要となる結果、装置（ハードウェア）の規模、及
びコストが膨大なものになるという欠点があった。特に
フルカラーの画像を記憶しようとする場合、色の三原色
である赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３ブレーンが必
要となるため、メモリ容量はさらに３倍必要となる。例
えば、イメージデータのＲＧＢ各プレーンの階調数を２
５６とすると、フルカラー表示に必要な１画素あたりの
ビット数は２４となり、単色文字のみの場合（１画素あ
たりのビット数はｌ）に比べて２４倍のメモリ容量が必
要となる。

本発明は上述の点に鑑みてなされたものであり、テキス
トとイメージとが混在する画像を記憶する装置であって
、メモリ容量を増加させることなく、特に色情報を有す
るイメージ及びテキスト双方の画質を良好に保つことが
できる画像処理装置を提供することを目的とする。

〔課題を解決するための手段及び作用〕上記課題を解決
するため、本発明の画像処理装置は、階調情報を記憶す
るための複数の階調情報記憶手段と、解像情報を記憶す
るための解像情報記憶手段を有し、前記解像情報記憶手
段に記憶された解像情報により上記複数の階調情報記憶
手段を選択的に用いることを特徴とする。

〔実施例〕

く第１の実施例〉第１図（ａ）は本発明の第１の実施例に係る画像処理装
置の画像記憶部の構成を示すブロック図である。図中、
１は入力端子、３は解像メモリ、５０はデータ識別回路
、４．５１．５２は階調メモリ、６．５３はセレクタ、
７は出力端子である。

入力端子１には、ホストコンピュータ等が接続されてお
り、入力端子ｌより入力されたデータは、データ識別回
路５０にてヘッダ情報が解釈され、テキストのビットマ
ツプデータは解像メモリ３に、テキストの階調（色）デ
ータが階調メモリ４に、背景色は階調メモリ５１に、中
間調を有するイメージデータは階調メモリ５２に各々格
納される。１ペ一ジ分のデータがホストコンピュータよ
り上記各メモリに転送され、プリンタエンジンが起動さ
れると・、プリンタ側からの同期信号に応じて、解像メ
モリ３、階調メモリ４５１．５２よりページの先頭より
順に各画素に対応するデータが出力されるようメモリの
読み出しが制御される。セレクタ５３の端子ａには階調
メモリ５１の出力（即ち背景色）が、端子すには階調メ
モリ５２の出力（即ちイメージデータ）１２１が接続さ
れ、また、制御端子には、階調メモリ５２より出力され
るイメージ領域信号１２２が入力される。従って、セレ
クタ５２の端子Ｃには、現画素がイメージ領域のときイ
メージデータが、イメージ領域外では背景色が出力され
、（セレクタ６の端子すに供給される）。

セレクタ６は解像メモリ３の出力データに従い、解像メ
モリ３のデータが「１」のときは描画色として端子ａの
データ（即ち階調メモリ４のデータ）を、解像メモリ３
のデータが「０」のときは、背景色として端子すのデー
タ（即ち階調メモリ５のデータ）を選択して出力端子７
よりプリンタエンジンへ階調データを出力する。

解像メモリ３に格納されるデータは、階調メモリ４．５
の切換えのためのデータで、解像度保持のため本実施例
では各画素１ビツトのデータとなっている。

一方、階調メモリ４，５１には各々フル階調データ（本
実施例ではＲＧＢ各８ビットの合計２４ビツトのデータ
）が格納されるが、メモリ容量削減のため、画素数（解
像度）が制限される。

第２図は、本実施例の階調メモリ５２の具体的構成例を
示すブロック図である。図中、９はメモリ、５４は圧縮
率設定回路、５５は圧縮回路、５６は伸長回路、５７は
領域検出回路である。

イメージデータのヘッダには、イメージ領域の先頭アド
レス及びイメージ領域の大きさ即ち幅と高さが設定され
ており、圧縮率設定回路５４は上記イメージ領域の幅と
高さよりイメージ領域のデータ量を求めメモリ９の容量
との比より圧縮率を設定し、圧縮回路５５に出力する。

圧縮回路５５は第３図に示すような回路で、設定された
圧縮率になるように量子化条件が制御され、圧縮データ
がメモリ９に格納される。また、圧縮率設定回路５４で
は、ヘッダ情報よりイメージ領域の始点と終点の座標値
も生成し、領域検出回路５７の各レジスタに上記座標値
を設定する。領域検出回路５７は後述する第７図の領域
検出回路３３と同様の回路である。

一方、プリンタエンジンが起動されると、プリンタ側の
Ｈ８ＹＮＣに同期して、領域検出回路５７は、現画素が
イメージ領域の画素かどうかを判定し、イメージ領域と
判定した場合は信号線１２２よりイメージ領域信号を出
力する。イメージ領域信号が伸長回路５６に入力される
と、伸長回路５６はメモリ９に格納されている圧縮デー
タを元のイメージデータに伸長して信号線１２１より出
力する。

圧縮回路５５は、直交変換符号化、ベクトル量子化、ブ
ロック符号化等の公知の符号化を行う圧縮符号化回路で
ある。本実施例ではメモリ容量削減のため、圧縮比はか
なり高く設定されるため、非可逆符号化が用いられる。

従って解像度は保存されない。但しランレングス符号化
など可逆符号化を用いてもよいのは勿論である。

第３図は、圧縮回路５５の具体的構成例を示すブロック
図である。本実施例は、Ｉｓ○とＣＣＩＴＴの共同作業
体であるＪＰＥＧ　（Ｊｏｉｎｔ　　Ｐｈｏｔｏｇｒａ
ｐｈｉｃＥｘｐｅｒｔ　　Ｇｒｏｕｐ）において提案さ
れているカラー静止画像符号化の国際標準化室のＢａ５
ｅｌｉｎｅ　Ｓｙｓｔｅｍの符号化部を示している。（
参考文献二安田、「カラー静止画符号化国際標準化」９
画像電子学会誌。

第１８巻、第６号、　ＰＰ、　３９８−４０７．　１９
８９）信号線１０３より入力されたイメージ画素データ
は数ライン分のラインメモリによって構成されるブロッ
ク化回路１１において８×８画素のブロック状に切出さ
れ、離散コサイン変換（ＤＣＴ）回路１２にてコサイン
変換され、変換係数が量子化器（Ｑ）１３に供給される
。量子化器１３では、量子化テーブル１４により印加さ
れる量子化ステップ情報に従って変換係数の線形量子化
を行う。量子化された変換係数のうち、ＤＣ係数は予測
符号化回路（ＤＰＣＭ）１５にて前ブロックのＤＣ成分
との差分（予測誤差）がとられ、ハフマン符号化回路１
６に供給される。

第４図は予測符号化回路１５の詳細なブロック構成図で
ある。量子化器１３より量子化されたＤＣ係数は遅延回
路２５及び減算器２６に印加される。遅延回路２５は、
離散コサイン変換回路が１ブロック即ち、８×８画素分
の演算に必要な時間分だけ遅延させる回路で、従って遅
延回路２５からは前ブロックのＤＣ係数が減算器２６に
供給される。よって減算器２６の出力には、前ブロック
とのＤＣ係数の差分（予測誤差）が出力されることにな
る。（本予測符号化では予測値として前ブロツク値を用
いているため、予測器は前述のごとく遅延回路にて構成
される。

ハフマン符号化回路１６は、予測符号化回路１５より供
給された予測誤差信号をＤＣハフマン・コード・テーブ
ル１７に従って可変長符号化し、多重化回路２４にＤＣ
ハフマン・コードを供給する。

一方、量子化器１３にて量子化されたＡＣ係数（ＤＣ係
数以外の係数）はスキャン変換回路１８にて第５図（ａ
）に示すように低次の係数より順にジグザグ・スキャン
され、有意係数検出回路１９に供給される。

有意係数検出回路１９では量子化されたＡＣ係数が“０
”かどうか判定し、“Ｏ“の場合はラン長カウンタ２０
にカウントアツプ信号を供給し、カウンタの値を＋１増
加させる。一方、“０”以外の係数の場合は、リセット
信号をラン長カウンタに供給し、カウンタの値をリセッ
トすると共に係数をグループ化回路２１にて第５図（ｂ
）に示されるようにグループ番号５ｓｓｓと付加ビット
に分割し、グループ番号５ｓｓｓをハフマン符号化回路
２２に、付加ビットを多重化回路２４に各々供給する。

ラン長カウタ２０は“０”のラン長をカウントする回路
で“０”以外の有意係数間の“０”の数ＮＮＮＮをハフ
マン符号化回路２２に供給する。ハフマン符号化回路２
２は供給された“０″のラン長ＮＮＮＮと有意係数のグ
ループ番号５ｓｓｓをＡＣハフマン・コード・テーブル
２３に従って可変長符号化し、多重化回路２４にＡＣハ
フマン・コードを供給する。

多重化回路２４では１ブロツク（８×８の入力画素）分
のＤＣハフマン・コード、ＡＣハフマン・コード及び付
加ビットを多重化し、信号線１０４より圧縮された画像
データが出力される。

従って信号線１０４より出力される圧縮データをメモリ
に記憶し、読出し時に上述の圧縮のときは逆の操作によ
りて伸長することにより、メモリ容量の削減が可能であ
る。

なお、伸長回路５６は圧縮回路８の逆操作を行うので、
説明は省略する。

第６図は階調メモリ４，５１の具体的な構成例を示すブ
ロック図である。図中、２９．　３１はセレクタ、３０
はレジスタ群、３２は領域判定回路である。

信号線１０８より入力された階調データはセレクタ２９
によってレジスタ３０−２より３０−ｎまで順次格納さ
れる。なお、レジスタ３０−１にはデフォルトの階調デ
ータ（例えば階調メモリ４では白、階調メモリ５１では
白）が設定されている。領域判定回路３２は信号線１０
５．　１０６より入力される解像メモリ３の出力データ
の座標値より、各レジスタに格納されている階調データ
が有効となる範囲を判定し、セレクタ３１を制御し、信
号線１０９より有効階調データを出力する。

第７図は領域判定回路３２の具体的な構成例を示すブロ
ック図である。図中、３３は領域検出回路、３４はプラ
イオリティ・エンコーダ、３５．３６　３７３８はレジ
スタ、３９．４０は比較回路、４１はＡＮＤ回路である
。

本実施例では、各階調レジスタ３０−２〜３０−ｎの有
効領域を第８図に示すような長方形に限定し、最初に走
査される点（ｘｏ、ｙｏ）（第８図中、長方形の左上角
部、以下「始点」と称する）及び最後に走査される点（
Ｘｌ、ｙｌ）（図中、長方形の右下角部、以下「終点」
と称する）の２点にて設定する。なお、図中Ｘ軸方向を
プリンタの主走査方向、ｙ軸方向を副走査方向とする。

データ識別回路２より識別された上記始点及び終点の座
標値（ｘ。

ｙｏ）、（ｘ　ｌ＋　　ｙｌ）は、第６図の階調レジス
タ３０に対応する領域検出回路３３の各々レジスタ３５
゜３７．３６．３８に格納される。

一方、プリントアウト時には、信号線１０５．１０６よ
り、解像メモリ３より読出されている画素データの各座
標値が入力される。第１の比較回路３９は、上記解像メ
モリ３のＸ座標値Ｘと、始点及びＸ終点のＸ座標値Ｘ。

＋Ｘｌとを比較し、ｘ０≦ｘ≦ｘ１のとき“１″を、ｘ
＜ｘ　Ｏまたはｘ＞ｘ　１のとき“０″をＡＮＤ回路４
１に入力する。同様に第２の比較回路４０は、ｙ０≦ｙ
≦ｙ１のとき“１”を、Ｙ＜Ｙ　。

またはｙ＞ｙｌのとき０″をＡＮＤ回路４１に入力する
。従ってＡＮＤ回路４１からは、（ｉ）ｘ０≦Ｘ≦Ｘ１
かつｙ０≦ｙ≦ｙ１のき“１”、（ｉｉ）（ｉ）以外の
とき“０”が出力され、領域検出が可能となる。各領域
検出回路３３−２〜３３−ｎにて検出された結果は、第
８図の斜線部に示すような重複部分の優先判定を行うた
め、プライオリティエンコーダ３４にて、検出された領
域の内、最後に設定された領域の番号がエンコードされ
て、信号線１０７より出力される。

即ち、重複部分では後から設定された領域が有効と判定
される。なお、各領域判定結果が全て“０”となった場
合は、プライオリティエンコーダ３４は“０”を出力し
、第６図の階調レジスタ３０−１の階調データ（即ちデ
フォルト値）を選択するようにセレクタ３１を制御する
。

通常、解像メモリ３にはテキスト等の高分解能が要求さ
れるドツト解像データを格納し、階調メモリ５にはイメ
ージ等の高階調性が要求されるデータを格納する。テキ
スト・データの階調（色）データは階調メモリ４に格納
される。テキスト・データの階調（色）が１ページに渡
って一定（即ち単色）の場合、あるいは背景（バックグ
ラウンド・カラー）が一定（単色）で、イメージ部に重
なるテキストデータが上記背景色である場合は、前記、
階調メモリ４の内容は、デフォルトのみとなるため、前
記領域判定回路３２．３０−２以降のレジスタは不要と
なる。

なお、階調メモリは、例えば８（画素）×８（ライン）
のブロック単位に１階調（色）設定するような構成でも
良い。

解像メモリ３は、各画素１ｂｉｔでページ分の容量を持
つメモリであるが、階調データの切換えに用いているた
め、画素間の相関はかなり高く、第１２図に示すような
可逆なデータ圧縮符号化を用いることにより、データ量
の圧縮も可能である。

第１２図は、解像メモリ３の他の実施例を示すブロック
図である。図中、６０はランレングス符号化回路、６１
はハフマン符号化回路、６２はメモリ、６３はハフマン
復号化回路、６４はランレングス復号化回路である。ラ
ンレングス及びノーフマン符号化・復号化回路について
は公知であるため、説明は省略する。

第１図（ｂ）は、第１図（ａ）の画像記憶部を含む、画
像処理装置の全体構成を示す図である。

第１図（ｂ）において、２００はホストコンビ二一夕と
接続された画像入力部であるが、ＣＣＤセンサーを含む
イメージスキャナ等の画像読取装置や、Ｓｖ右カメラビ
デオカメラ等の外部機器のインターフェース等であって
もよい。後者の場合には、データ識別回路５０において
上記データの識別を行うようにする。２００から入力さ
れた画像データは第１図（ａ）に示される画像記憶部２
０１の入力端子１に供給される。２０２はオペレータが
画像データの出力光の指定などを行う操作部、２０３は
出力制御部であり、画像データの出力光の選択、プリン
タエンジンのＨＳ　Ｙ　Ｎ　Ｃ等のメモリ読出しの同期
信号の出力などを行う。同期信号は第１図（ａ）の識別
回路５０及び各メモリに供給され、データの転送、メモ
リからの読み出し等の制御信号として用いられる。２０
４はデイスプレィ等の画像表示部、２０５は公衆回線や
ローカルエリアネットワークを介して画像データの通信
を行う送信部、２０６は例えば感光体上にレーザービー
ムを照射して潜像を形成し、これを可視画像化するレー
ザービームプリンタなどの画像出力部である。なお、画
像出力部２０６は、インクジェットプリンタや熱転写プ
リンタ、ドツトプリンタ等であってもよい。

以上の様に、本実施例は画素間の相関及び視覚特性を利
用してイメージデータ等の連続階調データを圧縮して記
憶するイメージメモリ、特定領域毎にテキスト色（描画
色）あるいは背景色を記憶する階調メモリ、画素データ
のドツト解像度を保存する解像メモリを設け、該解像メ
モリの出力信号に従って上記イメージメモリと階調メモ
リの出力データを切換えることにより、テキスト及びイ
メージ双方の画質を良好に保ったまま、メモリ容量の削
減を図ったものである。

〈第２の実施例〉第９図は本発明の第２の実施例に係る画像処理装置の構
成を示すブロック図である。図中、第１図と同様の機能
を果たす構成要素には同一符号化を付し、以下、第１図
の実施例と異なる点についてのみ説明する。

図中、２はデータ識別回路である。入力端子１より入力
されたデータは、データ識別回路４４にてヘッダ情報が
解釈され、背景部識別のための解像データは解像メモリ
３に、背景色及びイメージ領域における描画色は階調メ
モリ４に、テキストの描画色及びイメージデータは階調
メモリ５２に各々格納される。上記各メモリ３．４．５
２に１ペ一ジ分のデータが転送され、プリンタエンジン
が起動されると、その同期信号により解像メモリ３、階
調メモリ４，５２からはページの先頭画素より順次各画
素に対応するデータが各々セレクタ６の制御端子、端子
ａ、端子すに供給される。セレクタ６は解像メモリ３の
出力信号に従い、階調メモリ４の出力である背景色と階
調メモリ５２のｄカであるテキストの描画色及びイメー
ジデータを切換え、出力端子７よりプリンタエンジンに
階調データを出力する。

本実施例では背景部の解像度が保存されるように構成さ
れている。通常１ページ内の背景色数はテキストの描画
色数に対し、非常に少ないため階調メモリ４のハード量
はかなり小さくできる。またテキストの描画色が連続的
に変化するような場合（例えば文字の階調と座標を少し
づつずらして重ね書きしたような場合）、第１の実施例
では、現実的にはデイザ等の疑似階調処理が必要となる
が、本実施例では連続階調の記憶に有利な階調メモリ５
に前記描画色を格納することにより、非常に良好な画質
が得られる。また、本実施例では背景部の分解能が保存
されるように構成されているため、イメージ部のトリミ
ングをプリンタの最高分解能で容易に行うことができる
。

〈第３の実施例〉第１Ｏ図は本発明の第３の実施例に係る画像処理記憶装
置の構成を示すブロック図である。図中、第１図と同様
の機能を果たす構成要素には同一の符号を付し、以下、
第１図の実施例と異なる点についてのみ説明する。

図中、４４はデータ識別回路、４５は領域判定回路、４
６はＥＸＯＲ回路である。

入力端子１より入力されたデータは、データ識別回路４
４にてヘッダ情報が解釈され、背景部のビットマツプデ
ータは解像メモリ３に、背景色及びイメージ領域におけ
る描画色は階調メモリ４に、テキストの描画色及びイメ
ージデータは階調メモリ５２に各々格納される。また、
イメージ領域は領域判定回路４５のレジスタに格納され
る。上記各メモリ３，４゜５２に１ペ一ジ分のデータが
ホストコンピュータより転送され、プリンタエンジンが
起動されると、解像メモリ３、階調メモリ４．５２及び
領域判定回路４５からはページの先頭画素より順次各画
素に対応するデータが出力される。領域判定回路４５は
現画素がイメージデータの場合は“１”をＥＸＯＲ回路
４６の一方の端子に供給する。ＥＸＯＲ回路４６のもう
一方の端子には解像メモリ３の出力が接続されており、
上記構成により、イメージ領域内の解像データが反転さ
れるようになっている。従って、背景部及びイメージ領
域内のテキスト画素の場合、セレクタ６は端子ａ、即ち
階調メモリ４の階調（色）データを、上記以外では端子
ｂ１即ち階調メモリ５０階調（色）データを端子Ｃより
出力し、出力端子７より選択された階調データがプリン
タエンジに供給される。

本実施例では、イメージ部において解像メモリの内容を
反転させているので、テキストデータの重ね書きが容易
に実行できる。即ち、第２の実施例では、ホストコンピ
ュータにて、上記イメージ部に重ね書きするテキストデ
ータを背景データとして処理すること。即ち、解像メモ
リ３にテキストが重ね書きされないイメージ部と、イメ
ージ領域外のテキスト描画部のみ“ｌ”を、上記以外に
“０”を格納することが必要となるが、本実施例では、
イメージ領域内の解像メモリ３の出力を反転させるため
に、テキスト描画部はイメージ領域の内外にかかわらず
常に“１”に設定するだけで良い。

なお、第１〜第３の実施例においては解像メモリは各画
素１ｂｉｔで構成していたが、本発明はこれに限らず、
例えば各画素２ｂｉｔとして４種類の階調メモリより階
調データを選択する構成としても良い。

〔発明の効果〕

以上説明したように本発明の画像処理装置によれば、テ
キスト、イメージの混在した画像を少ないメモリ容量で
テキスト、イメージ共に良好な画像を得ることができる
。

【図面の簡単な説明】

第１図は本発明の第１の実施例の画像処理装置の構成を
示すブロック図第２図は階調メモリの具体的構成例を示す画策３図は圧
縮回路の具体的構成例を示す図第４図は予測符号化回路
（ＤＰＣＭ）の具体的構成例を示す図第５図はＤＣＴ係数のスキャン順序を示す画策６図は第
２の階調メモリの具体的構成例を示す図第７図は領域判定回路の具体的構成例を示す図第８図は
ページ上の階調メモリの有効領域を示す図第９図は本発明の第２の実施例の構成を示すブロック図第１Ｏ図は本発明の第３の実施例の構成を示すブロック
図第１１図は第３の階調メモリの具体的構成例を示す図第１２図は解像メモリの他の具体的構成例を示す２、　
４４．　５０・・・データ識別回路３・・・解像メモリ４、　５１．　５２・・・階調メモリ６．５３・・・セレクタ４５・・・領域判定回路４６・・・ＥＸＯＲ回路ｌ第６図 −」第５図（Ｅ））第１１関ｒ′ 第１２図

Claims

【特許請求の範囲】

（１）階調情報を記憶するための複数の階調情報記憶手
段と、解像情報を記憶するための解像情報記憶手段を有
し、前記解像情報記憶手段に記憶された解像情報により
上記複数の階調情報記憶手段を選択的に用いることを特
徴とする画像処理装置。
（２）上記複数の階調情報記憶手段のうち、少なくとも
１つは階調情報を圧縮して記憶することを特徴とする請
求項第１項記載の画像処理装置。
（３）前記階調情報の圧縮に離散コサイン変換及び可変
長符号化を用いることを特徴とする請求項第２項記載の
画像処理装置。
（４）前記階調情報記憶手段のうち少なくとも１つは、
１画面上の特定領域を指定する指定手段を有し、該特定
領域毎に階調情報を記憶することを特徴とする請求項第
２項記載の画像処理装置。
（５）前記指定手段は、短形で表現される領域の最初に
走査される画素の座標（ｘ＿０、ｙ＿０）と、領域の最
後に走査される画素の座標（ｘ、ｙ）とに基づいて、走
査中の画素の座標（ｘ、ｙ）がｘ＿０≦ｘ≦ｘ＿１かつ
ｙ＿０≦ｙ≦ｙ＿１が成立する場合に領域内であるとす
ることを特徴とする請求項第４項記載の画像処理装置。
（６）前記指定手段は、前記特定領域が重複する部分に
おいては最後に設定された領域を有効とすることを特徴
とする請求項第４項記載の画像処理装置。
（７）前記階調情報記憶手段のうち少なくとも１つは、
ｎ画素×ｍライン（ｍ、ｎは２以上の整数）毎に階調情
報を記憶することを特徴とする請求項第２項記載の画像
処理装置。
（８）前記階調情報記憶手段は、背景色を記憶するため
の階調メモリと、イメージデータ及びテキストデータの
階調データを圧縮して記憶する階調メモリを含み、前記
解像情報記憶手段は、背景部を識別するための信号を記
憶する解像メモリを有し、該解像メモリの識別信号によ
り前記階調メモリを選択的に用いることを特徴とする請
求項第１項記載の画像処理装置。
（９）更にイメージ領域を識別する手段を有し、該イメ
ージ領域内においては前記解像メモリの識別信号を反転
させることを特徴とする請求項第８項記載の画像処理装
置。
（１０）解像情報記憶手段に記憶する解像情報を、可逆
符号化によって圧縮して記憶することを特徴とする請求
項第１項記載の画像処理装置。
（１１）更に前記イメージデータのデータ量を検出する
手段を有し、該データ量によって圧縮回路の圧縮率を変
化させることを特徴とする請求項第８項記載の画像処理
装置。
（１２）テキストデータの階調を記憶する階調メモリ、
イメージデータを圧縮して記憶する階調メモリ、背景色
を記憶する階調メモリ、テキストデータ（描画画素）を
識別するための信号を記憶する解像メモリ、イメージ領
域を識別する識別手段とを有し、該イメージ領域識別手
段により識別されるイメージ領域内においては、イメー
ジデータの階調メモリの出力を選択し、前記イメージ領
域外では背景色を記憶する階調メモリの出力を選択して
得られた階調データと、上記テキストデータの階調を記
憶する階調メモリから出力された階調データとを前記解
像メモリの信号に従って切換えることを特徴とする画像
処理装置。