JPH0488564A - 集積回路用検証装置 - Google Patents
集積回路用検証装置Info
- Publication number
- JPH0488564A JPH0488564A JP2204137A JP20413790A JPH0488564A JP H0488564 A JPH0488564 A JP H0488564A JP 2204137 A JP2204137 A JP 2204137A JP 20413790 A JP20413790 A JP 20413790A JP H0488564 A JPH0488564 A JP H0488564A
- Authority
- JP
- Japan
- Prior art keywords
- output
- section
- net
- event
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000011156 evaluation Methods 0.000 claims abstract description 14
- 238000012795 verification Methods 0.000 claims abstract description 4
- 230000006870 function Effects 0.000 claims description 17
- 238000013461 design Methods 0.000 abstract description 11
- 238000004088 simulation Methods 0.000 description 5
- 238000012360 testing method Methods 0.000 description 3
- 238000000605 extraction Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 235000008429 bread Nutrition 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
この発明は、例えば、自動販売機等の特定の用途向けの
集積回路が正常に動作するかどうかを検証するための検
証装置に関する。
集積回路が正常に動作するかどうかを検証するための検
証装置に関する。
(従来の技術とその課題)
従来には、特定の用途向けの集積回路が正常に動作する
かどうかを検証する装置が全くなかった。
かどうかを検証する装置が全くなかった。
そのために従来は、特定の用途向けの集積回路が正常に
機能するかどうかは、実際にそれを作ってみなければ分
らないというのが実情であった。
機能するかどうかは、実際にそれを作ってみなければ分
らないというのが実情であった。
しかも、それを作り上げるには、次のステップを踏まな
ければならなかった。つまり、まず最初に回路設計をし
てブレッドボードを作成し、そのブレッドボードで設計
そのものかうまくいっているかどうかをテストする。
ければならなかった。つまり、まず最初に回路設計をし
てブレッドボードを作成し、そのブレッドボードで設計
そのものかうまくいっているかどうかをテストする。
このプレットボードを作り上げるのにだいたい1〜2力
月を必要とする。したがって、この段階で当該回路が正
常に機能しなければ、また、ブレッドボードを作り直さ
なければならない。
月を必要とする。したがって、この段階で当該回路が正
常に機能しなければ、また、ブレッドボードを作り直さ
なければならない。
上記ブレッドポートによるテストがうまくいけば、次に
、カスタマ−サンプルを作成して、ふたたびテストを繰
り返し、最終的に量産品にまでもっていく。
、カスタマ−サンプルを作成して、ふたたびテストを繰
り返し、最終的に量産品にまでもっていく。
上記のようにした従来の方法では、当該回路を実際に作
り上げるまで、それか正常に機能するかどうか分らない
という問題かあった。
り上げるまで、それか正常に機能するかどうか分らない
という問題かあった。
しかも、ブレッドホードやカスタマ−サンフルの段階で
正常に機能しないことか分れば、また、設計の段階から
見向さなければならす、その手間暇が膨大になるという
問題もあった。
正常に機能しないことか分れば、また、設計の段階から
見向さなければならす、その手間暇が膨大になるという
問題もあった。
この発明の目的は、用途を特定した集積回路の設計の段
階で、それが正常に機能するかどうかを検証できる装置
を提供することである。
階で、それが正常に機能するかどうかを検証できる装置
を提供することである。
(課題を解決するための手段)
この発明は、集積回路の素子の機能を記憶する素子記憶
部と、集積回路の配線状況を記憶するネット記憶部と、
イベント信号を選択的に入力するイベント選択部と、こ
のイベント選択部からのイベント信号を、登録のポジシ
ョン、入力時間の差およびその値によって識別しなから
記憶するとともに、その回転に応じて記憶信号を出力す
る回転リング式イベント記憶部と、上記ネット記憶部に
接続され、そのネット記憶部からのネット情報を、回転
リング式イベント記憶部からの出力信号に応じて更新す
るネット状態更新部と、上記素子記憶部に接続され、そ
の素子記憶部からの素子情報を、上記ネット状態更新部
からの出力信号に応じて更新する素子入力更新部と、こ
の素子入力更新部からの出力信号に応じて、各素子をど
のように動作させるかを決める素子評価部と、この素子
評価部の出力信号に応じて、素子の出力状況を更新する
とともに、その信号を前記イベント選択部に出力する素
子出力更新部と、この素子出力更新部の更新状況を記憶
するとともに、その記憶した素子の出力状況を素子出力
更新部に出力する素子出力記憶部と、を備えた点に特徴
を有する。
部と、集積回路の配線状況を記憶するネット記憶部と、
イベント信号を選択的に入力するイベント選択部と、こ
のイベント選択部からのイベント信号を、登録のポジシ
ョン、入力時間の差およびその値によって識別しなから
記憶するとともに、その回転に応じて記憶信号を出力す
る回転リング式イベント記憶部と、上記ネット記憶部に
接続され、そのネット記憶部からのネット情報を、回転
リング式イベント記憶部からの出力信号に応じて更新す
るネット状態更新部と、上記素子記憶部に接続され、そ
の素子記憶部からの素子情報を、上記ネット状態更新部
からの出力信号に応じて更新する素子入力更新部と、こ
の素子入力更新部からの出力信号に応じて、各素子をど
のように動作させるかを決める素子評価部と、この素子
評価部の出力信号に応じて、素子の出力状況を更新する
とともに、その信号を前記イベント選択部に出力する素
子出力更新部と、この素子出力更新部の更新状況を記憶
するとともに、その記憶した素子の出力状況を素子出力
更新部に出力する素子出力記憶部と、を備えた点に特徴
を有する。
(本発明の作用)
設計した回路の内容は、ネット記憶部と素子記憶部とに
あらかじめ入力しておく。
あらかじめ入力しておく。
そして、外部からイベント信号か入力されると、その入
力信号は、回転リング式イベント記憶部に記憶される。
力信号は、回転リング式イベント記憶部に記憶される。
この回転リング式イベント記憶部は、登録のポジション
、入力時間の差およびその値によって、その信号の識別
しながら記憶する。そして、その回転に応じて記憶信号
をネット状態更新部に出力する。
、入力時間の差およびその値によって、その信号の識別
しながら記憶する。そして、その回転に応じて記憶信号
をネット状態更新部に出力する。
ネット状態更新部には、あうかしめ記憶されたネット記
憶部のネット情報が記憶されている。そして、この情報
は、上記回転リング゛式イベント記憶部からの出力信号
によってそのつど更新されるとともに、その更新された
ネット情報は、ネット記憶部に再び記憶される。
憶部のネット情報が記憶されている。そして、この情報
は、上記回転リング゛式イベント記憶部からの出力信号
によってそのつど更新されるとともに、その更新された
ネット情報は、ネット記憶部に再び記憶される。
ネット状態更新部で更新されたネット情報は、素子入力
更新部に入力される。この素子入力更新部には、当該回
路における各素子の状況が、素子記憶部から入力してい
る。このようにした素子入力更新部に上記ネット情報が
入力すると、どの素子か動作状態になったかを判定し、
素子記憶部で記憶された素子の状況を更新する。
更新部に入力される。この素子入力更新部には、当該回
路における各素子の状況が、素子記憶部から入力してい
る。このようにした素子入力更新部に上記ネット情報が
入力すると、どの素子か動作状態になったかを判定し、
素子記憶部で記憶された素子の状況を更新する。
この素子入力更新部からの出力信号によって、素子評価
部が機能し、当該素子をどのように機能させるかを判断
する。
部が機能し、当該素子をどのように機能させるかを判断
する。
この素子評価部の出力信号に応じて所定の素子が動作す
るとともに、その状況は素子出力更新部で更新されて素
子出力記憶部に記憶される。
るとともに、その状況は素子出力更新部で更新されて素
子出力記憶部に記憶される。
さらに、この素子出力更新部からの出力信号は、イベン
ト選択部に入力され再び回転リング式イベント記憶部に
入力される。
ト選択部に入力され再び回転リング式イベント記憶部に
入力される。
上記の動作を繰り返しなから、そのつとネット状態更新
部から、例えば、自動販売機等の特定の器機に信号か出
力される。
部から、例えば、自動販売機等の特定の器機に信号か出
力される。
このように信号を受けた特定の器機か、所期の動作をし
なければ、当該回路か正常に機能しないことになり、設
計の段階にミスかあることか分る。反対に、当該器機か
正常に機能すれば、当該回路の設計か間違っていないこ
とか分る。
なければ、当該回路か正常に機能しないことになり、設
計の段階にミスかあることか分る。反対に、当該器機か
正常に機能すれば、当該回路の設計か間違っていないこ
とか分る。
(本発明の効果)
この発明の検証装置によれば、回路設計の段階で、それ
が正常に機能するかどうかか分るので、従来のように、
当該回路の正否を判定するのに長時間かかるという問題
か一気に解消される。
が正常に機能するかどうかか分るので、従来のように、
当該回路の正否を判定するのに長時間かかるという問題
か一気に解消される。
(本発明の実施例)
第1図に示した実施例は、シュミレーション部aに対し
て、外部イベント抽出部1、イベント外部送出部2及び
実時間時計3を接続している。
て、外部イベント抽出部1、イベント外部送出部2及び
実時間時計3を接続している。
外部イベント抽出部1は、例えば、図示していない自動
販売機等の特定の器機に接続し、コインを入れたなどの
信号を抽出してシュミレーション部aに送信するもので
ある。イベント外部送出部2は、シュミレーション部a
から出力された信号を、上記特定の器機に伝達するため
のものである。
販売機等の特定の器機に接続し、コインを入れたなどの
信号を抽出してシュミレーション部aに送信するもので
ある。イベント外部送出部2は、シュミレーション部a
から出力された信号を、上記特定の器機に伝達するため
のものである。
実時間時計3は、シュミレーション部aの動作を実際の
時計時間に合せるように機能するものである。
時計時間に合せるように機能するものである。
上記シュミレーション部aの構成は次のとおりである。
外部イベント抽出部1の信号はイベント選択部4に入力
する。ただし、このイベント選択部4には、後で説明す
る素子出力更新部5からの信号も入力する。そして、外
部イベント抽出部1と素子出力更新部5との両方から信
号が入力したときには、時間的に古い方の信号を優先し
て回転リング式イベント記憶部6に入力する。
する。ただし、このイベント選択部4には、後で説明す
る素子出力更新部5からの信号も入力する。そして、外
部イベント抽出部1と素子出力更新部5との両方から信
号が入力したときには、時間的に古い方の信号を優先し
て回転リング式イベント記憶部6に入力する。
回転リング式イベント記憶部6は、イベント選択部4か
らのイベント信号を、登録のポジション、入力時間の差
およびその値によって識別しなから記憶するとともに、
その回転に応じて記憶イ;−号をネット状態更新部7に
出力する。
らのイベント信号を、登録のポジション、入力時間の差
およびその値によって識別しなから記憶するとともに、
その回転に応じて記憶イ;−号をネット状態更新部7に
出力する。
なお、この回転リング式イベント記憶部6には、オーハ
ーフローイベント記憶部8か接続されている。このオー
ハーフローイベント記憶部8は、先入れ先出し機構骨の
記憶部で、回転リング式イベント記憶部6からはみ出た
イベント信号を記憶しておく。そして、回転リング式イ
ベント記憶部6か回転している過程で、このオーハーフ
ローイベント記憶部8に抽出データかあれば、それを記
憶部6か抽出してネット状態更新部7に出力する。
ーフローイベント記憶部8か接続されている。このオー
ハーフローイベント記憶部8は、先入れ先出し機構骨の
記憶部で、回転リング式イベント記憶部6からはみ出た
イベント信号を記憶しておく。そして、回転リング式イ
ベント記憶部6か回転している過程で、このオーハーフ
ローイベント記憶部8に抽出データかあれば、それを記
憶部6か抽出してネット状態更新部7に出力する。
回転リング゛式イベント記憶部6からの信号を受けるネ
ット状態更新部7は、ネット記憶部9に接続されている
。このネット記憶部9は、当該回路の部品間を接続する
配線に相当するネットデータをあらかしめ記憶している
。そして、ネット状態更新部7は、回転リング式イベン
ト記憶部6の出力信号に応じて、あらかじめ記憶された
ネット情報を更新し、それをネット記憶部9にふたたび
登録するものである。
ット状態更新部7は、ネット記憶部9に接続されている
。このネット記憶部9は、当該回路の部品間を接続する
配線に相当するネットデータをあらかしめ記憶している
。そして、ネット状態更新部7は、回転リング式イベン
ト記憶部6の出力信号に応じて、あらかじめ記憶された
ネット情報を更新し、それをネット記憶部9にふたたび
登録するものである。
さらに、このネット状態更新部7は、素子入力更新部1
0に接続しているが、この素子入力更新部10は、素子
記憶部11に接続している。この素子記憶部11は、当
該回路の電気信号を処理する部品に相当する素子データ
をあらかじめ記憶するとともに、その素子データを上記
素子入力部10にも入力する。
0に接続しているが、この素子入力更新部10は、素子
記憶部11に接続している。この素子記憶部11は、当
該回路の電気信号を処理する部品に相当する素子データ
をあらかじめ記憶するとともに、その素子データを上記
素子入力部10にも入力する。
そして、上記のようにネット状態更新部7からからの信
号に応じて、あらかじめ記憶された素子データを更新す
るとともに、その更新データを素子評価部12に出力す
る。
号に応じて、あらかじめ記憶された素子データを更新す
るとともに、その更新データを素子評価部12に出力す
る。
この素子評価部12では、素子入力更新部10から圧力
された素子データを評価して、所定の素子の圧力を決め
るとともに、その素子データを素子記憶部11と素子出
力更新部5に送出する。
された素子データを評価して、所定の素子の圧力を決め
るとともに、その素子データを素子記憶部11と素子出
力更新部5に送出する。
素子出力更新部5では、素子データにもとづいてイベン
トデータを生成するとともに、そのイベントデータをイ
ベント選択部4と素子出力記憶部13に送出する。
トデータを生成するとともに、そのイベントデータをイ
ベント選択部4と素子出力記憶部13に送出する。
次のこの実施例の作用を説明する。
設計した回路の内容は、ネット記憶部9と素子記憶部1
1とにあらかじめ入力しておく。
1とにあらかじめ入力しておく。
そして、外部からイベント信号が入力されると、その入
力信号は、回転リング式イベント記憶部6に記憶される
。この回転リング式イベント記憶部6は、登録のポジシ
ョン、入力時間の差およびその値によって、その信号の
識別しながら記憶する。そして、その回転に応じて記憶
信号をネット状態更新部7に出力する。
力信号は、回転リング式イベント記憶部6に記憶される
。この回転リング式イベント記憶部6は、登録のポジシ
ョン、入力時間の差およびその値によって、その信号の
識別しながら記憶する。そして、その回転に応じて記憶
信号をネット状態更新部7に出力する。
なお、回転リング式イベント記憶部6は、ネット状態更
新部7ヘイベントデータを1回以上送出した後、その記
憶機構を回転させる直前に、素子評価部12を直接駆動
し、当該回路の全素子出力の信号値を安定させる。
新部7ヘイベントデータを1回以上送出した後、その記
憶機構を回転させる直前に、素子評価部12を直接駆動
し、当該回路の全素子出力の信号値を安定させる。
ネット状態更新部7には、あらかじめ記憶されたネット
記憶部9のネット情報か記憶されている。そして、この
情報は、上記回転リング式イベント記憶部6からの出力
信号によってそのつど更新されるとともに、その更新さ
れたネット情報は、ネット記憶部9に再び記憶される。
記憶部9のネット情報か記憶されている。そして、この
情報は、上記回転リング式イベント記憶部6からの出力
信号によってそのつど更新されるとともに、その更新さ
れたネット情報は、ネット記憶部9に再び記憶される。
ネット状態更新部7で更新されたネット情報は、素子入
力更新部10に入力される。この素子入力更新部10に
は、当該回路における各素子の状況か、素子記憶部11
から入力している。このようにした素子入力更新部10
に上記ネット情報か入力すると、との素子が動作状態に
なったかを判定する。
力更新部10に入力される。この素子入力更新部10に
は、当該回路における各素子の状況か、素子記憶部11
から入力している。このようにした素子入力更新部10
に上記ネット情報か入力すると、との素子が動作状態に
なったかを判定する。
この素子入力更新部10からの出力信号によって、素子
評価部12か素子テークを評価し、当該素子をどのよう
に機能させるかを判断する。そして、その素子データの
評価結果を素子記憶部11に記憶させる。
評価部12か素子テークを評価し、当該素子をどのよう
に機能させるかを判断する。そして、その素子データの
評価結果を素子記憶部11に記憶させる。
この素子評価部12の出力信号に応じて所定の素子が動
作するとともに、その状況は素子出力更新部5で更新さ
れて素子出力記憶部13に記憶される。
作するとともに、その状況は素子出力更新部5で更新さ
れて素子出力記憶部13に記憶される。
さらに、この素子出力更新部5からの出力イエ号は、イ
ベント選択部4に入力され再び回転リング式イベント記
憶部6に入力される。
ベント選択部4に入力され再び回転リング式イベント記
憶部6に入力される。
上記の動作を繰り返しなから、そのつとネット状態更新
部7から、例えば、自動販売機等の特定の器機に信号が
出力される。
部7から、例えば、自動販売機等の特定の器機に信号が
出力される。
このように信号を受けた特定の器機が、所期の動作をし
なければ、当該回路が正常に機能しないことになり、設
計の段階にミスがあることか分る。反対に、当該器機が
正常に機能すれば、当該回路の設計が間違っていないこ
とが分る。
なければ、当該回路が正常に機能しないことになり、設
計の段階にミスがあることか分る。反対に、当該器機が
正常に機能すれば、当該回路の設計が間違っていないこ
とが分る。
このように当該回路の設計段階で、それか正常に機能す
るかどうかを判定できるので、従来のように、当該回路
の正否を判定するのに長時間かかるという問題が一気に
解消される。
るかどうかを判定できるので、従来のように、当該回路
の正否を判定するのに長時間かかるという問題が一気に
解消される。
図面第1図はこの発明の実施例を示す回路図である。
4−イベント選択部、5・・・素子出力更新部、6・一
回転リング式イベント記憶部、7・・・ネット状態更新
部、9・−ネット記憶部、10−・・素子入力更新部、
11−素子記憶部、12−・・素子評価部、13・・・
素子出力記憶部。
回転リング式イベント記憶部、7・・・ネット状態更新
部、9・−ネット記憶部、10−・・素子入力更新部、
11−素子記憶部、12−・・素子評価部、13・・・
素子出力記憶部。
Claims (1)
- 【特許請求の範囲】 集積回路の素子の機能を記憶する素子記憶部と、 集積回路の配線状況を記憶するネット記憶部と、 イベント信号を選択的に入力するイベント選択部と、 このイベント選択部からのイベント信号を、登録のポジ
ション、入力時間の差およびその値によって識別しなが
ら記憶するとともに、その回転に応じて記憶信号を出力
する回転リング式イベント記憶部と、 上記ネット記憶部に接続され、そのネット記憶部からの
ネット情報を、回転リング式イベント記憶部からの出力
信号に応じて更新するネット状態更新部と、 上記素子記憶部に接続され、その素子記憶部からの素子
情報を、上記ネット状態更新部からの出力信号に応じて
更新する素子入力更新部と、この素子入力更新部からの
出力信号に応じて、各素子をどのように動作させるかを
決める素子評価部と、 この素子評価部の出力信号に応じて、素子の出力状況を
更新するとともに、その信号を前記イベント選択部に出
力する素子出力更新部と、 この素子出力更新部の更新状況を記憶するとともに、そ
の記憶した素子の出力状況を素子出力更新部に出力する
素子出力記憶部と、 を備えてなる集積回路用検証装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2204137A JPH0488564A (ja) | 1990-08-01 | 1990-08-01 | 集積回路用検証装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2204137A JPH0488564A (ja) | 1990-08-01 | 1990-08-01 | 集積回路用検証装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0488564A true JPH0488564A (ja) | 1992-03-23 |
Family
ID=16485450
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2204137A Pending JPH0488564A (ja) | 1990-08-01 | 1990-08-01 | 集積回路用検証装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0488564A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8413994B2 (en) | 2006-02-27 | 2013-04-09 | Trelleborg Sealing Solutions Germany Gmbh | Sealing system with pressure relief elements and use of a sealing system for producing a pressure cascade in an intermediate space |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5814257A (ja) * | 1981-07-17 | 1983-01-27 | Fujitsu Ltd | 論理シミユレ−シヨン用デ−タ処理装置 |
JPS647134A (en) * | 1987-06-30 | 1989-01-11 | Matsushita Electric Ind Co Ltd | Logic simulation method |
-
1990
- 1990-08-01 JP JP2204137A patent/JPH0488564A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5814257A (ja) * | 1981-07-17 | 1983-01-27 | Fujitsu Ltd | 論理シミユレ−シヨン用デ−タ処理装置 |
JPS647134A (en) * | 1987-06-30 | 1989-01-11 | Matsushita Electric Ind Co Ltd | Logic simulation method |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8413994B2 (en) | 2006-02-27 | 2013-04-09 | Trelleborg Sealing Solutions Germany Gmbh | Sealing system with pressure relief elements and use of a sealing system for producing a pressure cascade in an intermediate space |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5282146A (en) | Test assistant system for logical design process | |
US4922445A (en) | Logic circuit simulation method | |
JPH0488564A (ja) | 集積回路用検証装置 | |
JPH09153073A (ja) | シミュレーション装置およびその方法 | |
JP2000195960A (ja) | 半導体集積回路の遅延計算装置及びその方法並びにタイミング検証装置及びその方法 | |
US7072821B1 (en) | Device and method for synchronizing an asynchronous signal in synthesis and simulation of a clocked circuit | |
JP3196985B2 (ja) | データパス表示装置 | |
US20110191739A1 (en) | Circuit design method, circuit design system, and recording medium | |
JPS6149702B2 (ja) | ||
JP3219066B2 (ja) | アナログ部品削除情報付与システム | |
JP2953902B2 (ja) | ライブラリ検証装置 | |
US6360319B1 (en) | Method and apparatus for storing and retrieving system revision information | |
US20030142819A1 (en) | Device and method for evaluating algorithms | |
JPH05242179A (ja) | 回路図エディタシステム | |
JPH11175580A (ja) | 集積回路設計装置 | |
JP3654941B2 (ja) | 論理シミュレーション方法及び論理シミュレータ | |
Ward | Design Methods for Digital Circuits | |
JP2811686B2 (ja) | 論理回路シミュレーションにおける制御条件処理方法 | |
JPH05312905A (ja) | 回路シミュレーション装置 | |
JPH0778195A (ja) | 回路設計cadにおけるデータ更新方式 | |
JP2785708B2 (ja) | 論理シミュレーション方法 | |
JPH05341004A (ja) | 論理シミュレーション装置 | |
JPH04256070A (ja) | 論理検証システム | |
JP3640684B2 (ja) | テスト系列生成装置及びテスト容易化設計装置 | |
JPH0444175A (ja) | 論理シミュレーションシステム |