JPH0481820A

JPH0481820A - アクティブマトリクス基板及びこれを用いた液晶表示素子

Info

Publication number: JPH0481820A
Application number: JP2194888A
Authority: JP
Inventors: Yoshifumi Yoritomi; 頼富　美文; Toshiyuki Koshimo; 敏之小下; Mitsuo Nakatani; 中谷　光雄; Takao Takano; 隆男高野
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1990-07-25
Filing date: 1990-07-25
Publication date: 1992-03-16

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はマトリクス状に配置した複数のスイッチング素
子と、これら素子の各電極に接続する配線及び画素電極
からなるアクティブマトリクス基板及び該アクティブマ
トリクス基板を用いた液晶表示素子に関する。

〔従来の技術〕

液晶表示装置用アクティブマトリクス基板の例として＋
　ＪａＰａｎ　　Ｄｉｓｐｌａｙ’　８９ｐ５１０−５
１３に示されるようなものがあり、一画素分の平面図を
第２図に、その薄膜トランジスタ部の断面図を第３図に
、その製造工程を第４図に示す。

図において、ガラス基板等の絶縁性基板１上に、クロム
（Ｃｒ）等の金属膜からなるゲート電極２とシリコン窒
化膜等からなるゲート絶縁膜３と、非晶質シリコン膜等
からなる半導体膜４と、クロム（Ｃｒ）やアルミニウム
（Ａｌ）等の金属膜からなるドレイン電極５及びソース
電極６と、透明導電膜からなる画素電極７と、シリコン
窒化膜等からなる保護膜８が順次形成されている。アク
ティブマトリクス基板では、ゲート電極２は走査線９に
、ドレイン電極５は信号線１０に、ソース電極６は液晶
セルの一方の電極となる画素電極７に、それぞれ接続さ
れている。

このような従来のアクティブマトリクス基板の画素電極
に用いる透明導電膜には、フラットパネルデイスプレィ
’　９０ｐ２５７−２６３に示されるように、スパッタ
法によって形成した酸化インジウム・スズ（ＩＴＯ）透
明導電膜が用いられている。

〔発明が解決しようとする課題〕

上記の従来技術においては画素電極用のＩＴ○透明導電
膜をスパッタ法で形成するためスパッタ電力、基板温度
等の成膜条件の変動によって、得られるＩＴ○透明導電
膜の結晶性が変動し易い。

このＩＴ○透明導電膜の結晶性の変動によって■Ｔｏ透
明導電膜のエツチング性が変動し、基板内でエツチング
残りが生じやすい。そしてエツチング残りはデータ配線
と画素電極との間での短絡を生じさせ、スイッチング素
子の状態にかかわらずデータ配線の信号が画素電極に伝
わり、液晶表示素子として点欠陥となり、ショート欠陥
が生じるという問題があった。また、画素電極用のＩＴ
○透明導電膜をスパッタ法で形成すると、急峻な段差部
でのＩＴ○透明導電膜のつきまわり性が悪く。

ソース電極の段差部においてＩＴＯ透明導電膜が段切れ
し、アクティブマトリクス基板において画素電極とソー
ス電の電気的接続に不良が生しるという問題があった。

本発明の目的は、画素電極と信号線とのショート欠陥が
なくてかつ画素電極とソース電極との電気的接続性に優
れたアクティブマトリクス基板及び該アクティブマトリ
クス基板を用いた欠陥のない液晶表示素子を提供するこ
とにある。

〔課題を解決するための手段〕

上記目的を達成するために、アクティブマトリクス基板
の画素電極の形成において、導電性粒子を樹脂中に含有
したものをパターン印刷あるいは塗布、加熱硬化後、パ
ターン状に加工する方法で形成し、その膜厚を０．１〜
３μｍとなるようにした。

〔作用〕

本発明では、画素電極の形成に導電性粒子と樹脂からな
る液体状の材料を印刷法やスピンナー法等を用いて塗布
するため、塗膜は流動して平坦化し易く、ソース電極の
段差部に対してもカバレージ性が良く、ソース電極と良
好な電極的接続が得られる６なお、硬化後の膜厚が０．
１μｍより薄くなるとソース電極との接続抵抗が高くな
る傾向があり、また、３μｍより厚くしすぎると、液晶
表示素子とするための液晶配向膜の印刷精度が低下し、
表示素子の画質の低下を招く。

このため、膜厚は０．１μｍ〜３μｍであることが好ま
しい。

また、本発明では導電性粒子と樹脂からなる塗膜は印刷
法でパターン状に形成したり、樹脂を感光性のものとし
、塗布後に露光、現像でパターン化することができるた
め、ＩＴＯ膜の加工で生じるようなエツチング残りが生
じにくく、画素電極と信号線とのショートが発生しにく
い。

更に、本発明で用いる導電性粒子としては、スズを含有
する酸化インジウム、アンチモンを含む酸化スズ等があ
るが、スズを含有する酸化インジウムが最も抵抗値の低
い塗膜が得られることから適している。なお、その粒径
は５０ｎｍ以下とするとソース電極と画素電極の接続抵
抗、塗膜のシート抵抗が低くなり好ましい。

〔実施例１〕本発明の実施例を第１図により説明する。第１図は、本
発明を実施したアクティブマトリクス基板の薄膜トラン
ジスタ部の断面構造を製造工程順に示したもので、次の
（１）〜（７）のプロセスによって形成した。

（１）透明ガラス基板等の絶縁性基板１上に、クロム（
Ｃｒ）等の金属膜をスパッタリング法により成膜する。

次いで、通常のホトエツチング工程によりゲート電極２
のパターンを形成する（第１図（ａ））。

（２）プラズマＣＶＤ法により、ゲート絶縁膜や層間絶
縁膜として用いるシリコン窒化膜（ＳｉｌｉｃｏｎＮｉ
ｔｒｉｄｅ）からなるゲート絶縁膜３と、半導体膜及び
眉間絶縁膜として用いる非晶質シリコン膜４　’　（ａ
ｍｏｒｐｈｏｕｓ　５ｉｌｉｃｏｎ、以下ａ−５ｉ膜と
呼ぶ）と、電極部コンタクトとして用いるリン（Ｐ）を
ドーピングしたａ−３ｉ膜（ｎ−ｔｙｐｅ　ａ−５ｉ膜
、以下ｎ＋ＢＳｘ膜と呼ぶ、図示せず）とを反応室の真
空を破ることなく順次連続成膜する（第１図（ｂ））。

（３）通常のホトリソグラフィ工程とドライエツチング
により、ａ−５ｉ膜を素子分離し、半導体膜４のアイラ
ンドを形成する（第１図（Ｃ））。

（４）ドレイン電極、ソース電極及び信号線として用い
るＣｒ膜２１及びＡ１膜２２をスパッタリング法により
順次成膜する（第１図（ｄ））。

（５）通常のホトエツチング工程により、Ａ１膜とＣｒ
膜のエツチングを行い、薄膜トランジスタのドレイン電
極５とソース電極６及び信号線（図示せず）を形成する
。

次いで、薄膜トランジスタのチャネル上のｎ＋ａ−５ｉ
膜をドライエツチング等で除去し、薄膜トランジスタを
得る（第１図（ｅ））。

（６）次に本発明と関連するアクティブマトリクス基板
の画素電極を形成する（第１図（ｆ）、（ｇ））。

（７）エポキシ樹脂等により薄膜トランジスタの保護膜
８を形成し、アクティブマトリクス基板が完成する（第
１図（ｈ））。

上記（６）の画素電極の形成の詳細な製造工程は次の方
法で行った。

形成材料として平均粒径が２０ｎｍで、５　ａｔ。

ｍｉｃ％のスズを含む酸化インジウム粒子４０重量部、
ベンゾフェノン系増加剤２．５ｗｔ％を含むポリメタク
リル酸ポリマ３０重量部をエチルセロソルブに分散、溶
解し、粘度を２５ｃｐｓとしたものを用いた。

この材料をスピンナ法で、（５）までの工程で得た基板
上に塗布した後（第１図（ｆ−１））、１００℃で１５
分間乾燥した（第１図（ｆ−２））。次に通常の方法で
画素電極パターン状に露光を行い、オルトケイ酸ソーダ
系現像液を用いて未露光部の塗膜を現像除去した後水洗
し、１８０℃で３０分間熱処理することにより、画素電
極を形成した（第１図（ｇ））。

上記の方法で製造したアクティブマトリクス基板を調べ
た結果、画素電極と信号線とのショートの発生はなかっ
た。また、画素電極とソース電極との接続抵抗値を調べ
た結果、８〜１０にΩであり、良好な結果となった。さ
らに、このアクティブマトリクス基板を用いて液晶表示
素子を作り、点灯試験を行って画質を調べた結果、各画
素の明るさは均一であった。

〔実施例２〕画素電極形成については次の方法とし、他は実施例１と
同一の方法でアクティブマトリクス基板及び液晶表示素
子を作成した。

画素電極形成材料として、平均粒径がＩｏｎｍで５　ａ
ｔｏｍｉｃ％のスズを含む酸化インジウム粒子４０重量
部、透明エポキシ樹脂３０重量部をエチルセロソルブア
セテートに分散、溶解し、粘度を２５ｃｐｓとしたもの
を用いた。この材料をスピンナ法で実施例１の（５）ま
での工程で得た基板上に塗布した後、１５０”Ｃで３０
分間加熱した。次にこの塗膜上に市販のポジ型レジスト
を用い、通常の方法で画素電極パターン状にホトレジス
トを形成し、酸素プラズマによって露出部の透明エポキ
シ樹脂を分解した後、スプレー水洗によって残留するス
ズを含む酸化インジウム粒子を除去した。次にポジ型ホ
トレジストを通常の方法で剥離し、洗浄、乾燥して画素
電極を得た。

上記の方法で画素電極を形成したアクティブマトリクス
基板を調べた結果１画素電極と信号線とのショートの発
生はなかった。また、画素電極とソース電極との接続抵
抗値７〜ＩＯＫΩであり、良好な結果となった。さらに
、このアクティブマトリクス基板を用いて液晶表示素子
を作り、点灯試験を行って画質を調べた結果、各画素の
明るさは均一であった。

〔発明の効果〕

本発明によれば、画素電極と信号線とのショート欠陥が
なく、画素電極とソース電極との接続性に優れたアクテ
ィブマトリクス基板を歩留り良く製造することができ、
このアクティブマトリクス基板を用い、画質の良好な液
晶素子を得ることができる。

【図面の簡単な説明】

第１図は、本発明によるアクティブマトリクス基板の実
施例の製造工程を示す工程図、第２図及び第３図は、従
来のアクティブマトリクス基板の一部分を示す平面及び
断面図、第４図は、従来のアクティブマトリクス基板の
製造工程である。１・・・絶縁性基板、　　　　　２・・ゲート電極、３
・・・ゲート絶縁膜、　　　４・・・半導体膜、５・・
・ドレイン電極、　　　　６・・・ソース電極、７・・
・画素電極、　　　　　　８・・・保護膜、９・・走査
線、　　　　　　　１０・・・信号線、２１−　Ｃｒ膜
、　　　　　２１＝Ａｌ膜。７０・・・透明導電膜。第３圀＋ｊ）　透真月４１１．升シに覧一一二ブカー１１に３月１テ［シｈ）鳴 −二一占ｑ％＝＝＝

Claims

【特許請求の範囲】１、マトリクス状に配置した複数のスイッチング素子と
これら素子の各電極に接続する配線及び画素電極からな
るアクティブマトリクス基板において、画素電極として
導電性粒子と樹脂からなる０．１〜３μｍ膜厚の透明導
電膜を用いたことを特徴とするアクティブマトリクス基
板。２、前記導電性粒子が酸化インジウムに酸化スズを添加
したものであることを特徴とする請求項１記載のアクテ
ィブマトリクス基板。３、請求項１又は２記載のアクティブマトリクス基板を
用いたことを特徴とする液晶表示素子。