JPH0479784A - Pwm増幅器の電流制限回路 - Google Patents
Pwm増幅器の電流制限回路Info
- Publication number
- JPH0479784A JPH0479784A JP2189860A JP18986090A JPH0479784A JP H0479784 A JPH0479784 A JP H0479784A JP 2189860 A JP2189860 A JP 2189860A JP 18986090 A JP18986090 A JP 18986090A JP H0479784 A JPH0479784 A JP H0479784A
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- comparator
- pwm
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007704 transition Effects 0.000 abstract description 3
- 238000001514 detection method Methods 0.000 description 7
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000009499 grossing Methods 0.000 description 4
- 230000001939 inductive effect Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Control Of Direct Current Motors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、無人搬送車の走行モータ、サーボモータなど
の千町ツバ制御用パワーアンプとして用いるPWM増幅
器の電流制限回路に関する。
の千町ツバ制御用パワーアンプとして用いるPWM増幅
器の電流制限回路に関する。
頭記モータのチョッパ制御方式として、昨今ではPWM
(パルス幅変調)方式が広く採用されている。かかるP
WMIII方式では、パワートランジスタ、パワーMO
3形FET (電界効果形トランジスタ)などのデバイ
スを採用したPWM増幅器をチョンバ制御用のパワーア
ンプとして用い、該PWM増幅器の制御端子(例えばF
ETのゲート)に速度指令の制御信号としてパルス幅変
調したPWMパルスを印加し、このPWMパルスのパル
ス列に対応した増幅器のスイッチング動作により、モー
タに印加する平均電圧を変えて制御を行うようにしてい
る。
(パルス幅変調)方式が広く採用されている。かかるP
WMIII方式では、パワートランジスタ、パワーMO
3形FET (電界効果形トランジスタ)などのデバイ
スを採用したPWM増幅器をチョンバ制御用のパワーア
ンプとして用い、該PWM増幅器の制御端子(例えばF
ETのゲート)に速度指令の制御信号としてパルス幅変
調したPWMパルスを印加し、このPWMパルスのパル
ス列に対応した増幅器のスイッチング動作により、モー
タに印加する平均電圧を変えて制御を行うようにしてい
る。
ところで、モータの運転中に負荷トルクが増大すると、
当然ながらパワーアンプに流れる電流も増大する。しか
して、パワーアンプとしてのPWM増幅器に定格電流を
超えた過大な電流が流れるとダメージを受けるおそれが
あり、その対策として通常はPWM増幅器に電流制限回
路を組合わせ、負荷電流があらかじめ設定した電流制限
レベルを超えた際に増幅器の制御端子に加えるPWMパ
ルスをカットオフ、つまりPWM増幅器がFETであれ
ばそのゲートをオフにして電流を制限する方式が一般に
採用されている。
当然ながらパワーアンプに流れる電流も増大する。しか
して、パワーアンプとしてのPWM増幅器に定格電流を
超えた過大な電流が流れるとダメージを受けるおそれが
あり、その対策として通常はPWM増幅器に電流制限回
路を組合わせ、負荷電流があらかじめ設定した電流制限
レベルを超えた際に増幅器の制御端子に加えるPWMパ
ルスをカットオフ、つまりPWM増幅器がFETであれ
ばそのゲートをオフにして電流を制限する方式が一般に
採用されている。
第7図はモータ(誘導負荷)を負荷とする電力負荷回路
のパワーアンプ (チョンバ制御用)として、MO5形
FETを採用したPWM増幅器に対する従来の電流制限
回路を示したものである。図において、1はモータ、2
はFETであり、該FET2のゲートに制御信号として
のPWMパルスを加えてモータ1をチョッパ制御してい
る。また、FET2に対する電流制限回路は、モータ回
路に接続した負荷電流検出器(分流器)3と、該電流検
出器3に接続した増幅器4と、平滑回路5と、電流制限
レベル設定器6と、コンパレータ7と、ANDゲート8
と、同期パルスに同期したのこぎり波を得るのこぎり波
発生回路9を図示のように組合わせて構成されている。
のパワーアンプ (チョンバ制御用)として、MO5形
FETを採用したPWM増幅器に対する従来の電流制限
回路を示したものである。図において、1はモータ、2
はFETであり、該FET2のゲートに制御信号として
のPWMパルスを加えてモータ1をチョッパ制御してい
る。また、FET2に対する電流制限回路は、モータ回
路に接続した負荷電流検出器(分流器)3と、該電流検
出器3に接続した増幅器4と、平滑回路5と、電流制限
レベル設定器6と、コンパレータ7と、ANDゲート8
と、同期パルスに同期したのこぎり波を得るのこぎり波
発生回路9を図示のように組合わせて構成されている。
かかる構成において、負荷回路で検出した負荷電流に対
応するPWM電流を増幅器4.平滑回路5で電圧に変換
して平滑し、これに電流制限レベル設定器8で設定した
電圧をバイアスとして重畳したものを次段のコンパレー
タ7における差動入力端子の一方に人力する。また、コ
ンパレータ7にはPWMパルスに同期するのこぎり波を
基準信号としてもう一方の入力端子に入力し、前記した
入力信号と比較してその大小を弁別した上でコンパレー
タ7の出力をANDゲート8に加え、FET2に印加す
るPWMパルスをオン、オフ制御してFET2の電流制
限を行うようにしている。
応するPWM電流を増幅器4.平滑回路5で電圧に変換
して平滑し、これに電流制限レベル設定器8で設定した
電圧をバイアスとして重畳したものを次段のコンパレー
タ7における差動入力端子の一方に人力する。また、コ
ンパレータ7にはPWMパルスに同期するのこぎり波を
基準信号としてもう一方の入力端子に入力し、前記した
入力信号と比較してその大小を弁別した上でコンパレー
タ7の出力をANDゲート8に加え、FET2に印加す
るPWMパルスをオン、オフ制御してFET2の電流制
限を行うようにしている。
第8図は前記電流制限回路の動作を表したタイムチャー
トであり、負荷電流の増減により変化する点線で表した
検出レベル(負荷電流値に電流制限レベル値を加算した
もの)に対応してFET2のゲートに印加するPWMパ
ルスがオン、オフ制御され、ここで負荷電流値が所定以
上のレベルに増加するとPWMパルスがカットフオされ
る。
トであり、負荷電流の増減により変化する点線で表した
検出レベル(負荷電流値に電流制限レベル値を加算した
もの)に対応してFET2のゲートに印加するPWMパ
ルスがオン、オフ制御され、ここで負荷電流値が所定以
上のレベルに増加するとPWMパルスがカットフオされ
る。
ところで、前記のように従来実施されているPWM増幅
器の電流制限回路では、負荷回路で検出したP WM電
流とのこぎり波とを比較するために、電流検出器3で検
出したPWM電流を殆ど平坦な波形となるように平滑回
路5で平滑化している。
器の電流制限回路では、負荷回路で検出したP WM電
流とのこぎり波とを比較するために、電流検出器3で検
出したPWM電流を殆ど平坦な波形となるように平滑回
路5で平滑化している。
この場合に、平滑回路5はPWM電流のリップル分を十
分少な(するように、通常はPWMパルス周期の10倍
以上の時定数に定めてあり、この結果として電流制限動
作の応答に大きな遅れが発生すると言う問題がある。
分少な(するように、通常はPWMパルス周期の10倍
以上の時定数に定めてあり、この結果として電流制限動
作の応答に大きな遅れが発生すると言う問題がある。
本発明は上記の点にかんがみなされたものであり、負荷
電流の急増時でも殆ど応答の遅れなしにPWM増幅器の
電流制限動作が安定よく行えるようにした電流制限回路
を提供することを目的とする。
電流の急増時でも殆ど応答の遅れなしにPWM増幅器の
電流制限動作が安定よく行えるようにした電流制限回路
を提供することを目的とする。
上記課題を解決するために、本発明は、負荷電流検出器
の出力とあらかしめ設定した電流制限レベルとを比較す
るコンパレータと、該コンパレータの出力、および同期
パルスをセット、リセットの入力信号として動作するフ
リップフロップと、該フリップフロップの出力を一方の
入力としてPWM増幅器の制御端子に加えるPWMパル
スをオン、オフ制御するANDゲートとを組合わせて構
成するものとする。
の出力とあらかしめ設定した電流制限レベルとを比較す
るコンパレータと、該コンパレータの出力、および同期
パルスをセット、リセットの入力信号として動作するフ
リップフロップと、該フリップフロップの出力を一方の
入力としてPWM増幅器の制御端子に加えるPWMパル
スをオン、オフ制御するANDゲートとを組合わせて構
成するものとする。
[作用]
上記の構成によれば、負荷回路で検出した負荷電流に対
応するPWM電流をパルス周波数の各周波ごとにとにあ
らかじめ設定した電流制限レベルと比較してPWM増幅
器に印加するPWMパルスをオン、オフするよう瞬時値
制御するので、負荷電流の急増に対して殆ど応答遅れな
しに速い速度で電流制限を行うことができる。
応するPWM電流をパルス周波数の各周波ごとにとにあ
らかじめ設定した電流制限レベルと比較してPWM増幅
器に印加するPWMパルスをオン、オフするよう瞬時値
制御するので、負荷電流の急増に対して殆ど応答遅れな
しに速い速度で電流制限を行うことができる。
以下本発明の実施例を図面に基づいて説明する。
なお、各実施例で第9図に対応する同一部品には同じ符
号が付しである。
号が付しである。
実施例1:
第1図はモータ(誘導負荷)1を負荷とする電力負荷の
チョッパ制御用パワーアンプとして用いたMO3形FE
T2に対する電流制限回路図、第2図は電流制限動作の
タイムチャートである。
チョッパ制御用パワーアンプとして用いたMO3形FE
T2に対する電流制限回路図、第2図は電流制限動作の
タイムチャートである。
まず、第1図において、電流制限回路は負荷電流検出用
の分流器3.増幅器4.電流制限レベル設定器6.コン
パレータ7、フリップフロップ10゜ANDゲート8を
図示のように組合わせて構成されている。ここでコンパ
レータ7は、分流器3に接続した増幅器4の出力と設定
器6で設定した電流制限レベル値とを入力信号として両
者を比較弁別するオペアンプであり、また、フリップフ
ロップ10はコンパレータ7の出力、同期パルスをそれ
ぞれセット、リセット入力信号としてその出力を反転さ
せるよう動作する。なお、PWMパルスは図示されてな
い制御系の速度ループを経て与えらる。
の分流器3.増幅器4.電流制限レベル設定器6.コン
パレータ7、フリップフロップ10゜ANDゲート8を
図示のように組合わせて構成されている。ここでコンパ
レータ7は、分流器3に接続した増幅器4の出力と設定
器6で設定した電流制限レベル値とを入力信号として両
者を比較弁別するオペアンプであり、また、フリップフ
ロップ10はコンパレータ7の出力、同期パルスをそれ
ぞれセット、リセット入力信号としてその出力を反転さ
せるよう動作する。なお、PWMパルスは図示されてな
い制御系の速度ループを経て与えらる。
次に、上記回路による電流制限動作を説明する。
まず、負荷電流があらかじめ設定した制限電流レベル以
下であればコンパレータ7が作動せず、その出力はLレ
ベル、したがってフリップフロップ10は同期パルスに
よりリッセトされてその出力がHレベルとなっている。
下であればコンパレータ7が作動せず、その出力はLレ
ベル、したがってフリップフロップ10は同期パルスに
よりリッセトされてその出力がHレベルとなっている。
これによりANDゲート8を通してFET2のゲートに
はPWMパルスがそのまま印加され、モータ1はPWM
パルスのパルス列に対応してチョッパ制御される。
はPWMパルスがそのまま印加され、モータ1はPWM
パルスのパルス列に対応してチョッパ制御される。
これに対して、モータ1の負荷トルクが象増するなどし
て分流器3の検出電流値が電流制限レベルを超えると、
コンパレータ7の出力がLからHレベルとなり、さらに
フリップフロップ10の出力がLレベルに転位してAN
Dゲート8の出力がLレベルとなる。これにより、FE
T2のゲートに印加されるPWMパルスがカントオフさ
れ、これによりFET2がオフにスイッチングしてモー
タエの通電を絶つ。
て分流器3の検出電流値が電流制限レベルを超えると、
コンパレータ7の出力がLからHレベルとなり、さらに
フリップフロップ10の出力がLレベルに転位してAN
Dゲート8の出力がLレベルとなる。これにより、FE
T2のゲートに印加されるPWMパルスがカントオフさ
れ、これによりFET2がオフにスイッチングしてモー
タエの通電を絶つ。
また、同期パルスが次のサイクルに移行すれば、フリッ
プフロップ10が同期パルスでリセットされるので、P
WMパルスはANDゲート8を通じてFET2のゲート
に印加され、これによりFET2は再びオンとなる。こ
こで、負荷電流が電流制限レベルを趙えると、その時点
で先記と同様に動作してFET2が再びオフとなる。こ
の動作を同期パルスの各サイクルごとに繰り返して瞬時
値制御することにより、はとんど応答遅れなしに負荷電
流をFET2を定格電流に合わせて設定した制限レベル
以下を抑えるよう制限することができる。
プフロップ10が同期パルスでリセットされるので、P
WMパルスはANDゲート8を通じてFET2のゲート
に印加され、これによりFET2は再びオンとなる。こ
こで、負荷電流が電流制限レベルを趙えると、その時点
で先記と同様に動作してFET2が再びオフとなる。こ
の動作を同期パルスの各サイクルごとに繰り返して瞬時
値制御することにより、はとんど応答遅れなしに負荷電
流をFET2を定格電流に合わせて設定した制限レベル
以下を抑えるよう制限することができる。
第2図は前記の電流制限動作を表したタイムチャートで
あり、図中に実線で示した増幅器4の出力波形(負荷電
流に対応する)は前記動作によりピーク値が抑えられて
点線で示すように電流制限レベル以下に制限される。な
お、負荷がモータ1のような誘導負荷である場合は、負
荷の印加電圧(PWM制御によ、り矩形波である)に対
して、負荷電流の波形はインダクタンス成分により図示
のように立ち上がりが緩やかなのこぎり波形となるので
、コンパレータ7で負荷電流のレベル検出を行うのに都
合がよい。
あり、図中に実線で示した増幅器4の出力波形(負荷電
流に対応する)は前記動作によりピーク値が抑えられて
点線で示すように電流制限レベル以下に制限される。な
お、負荷がモータ1のような誘導負荷である場合は、負
荷の印加電圧(PWM制御によ、り矩形波である)に対
して、負荷電流の波形はインダクタンス成分により図示
のように立ち上がりが緩やかなのこぎり波形となるので
、コンパレータ7で負荷電流のレベル検出を行うのに都
合がよい。
また、前記実施例の変形例として図示のように回路内に
パルス発生器11を組み込み、PWMパルスからその立
ち上がりを捕らえて同期パルスを作ることもできる。
パルス発生器11を組み込み、PWMパルスからその立
ち上がりを捕らえて同期パルスを作ることもできる。
実施例2:
第3図は電流制限回路に過電流検出回路を組合わせた本
発明の応用実施例を示すものであり、先に述べて実施例
1の回路構成に加えて、過電流検出用のコンパレータ1
2と、コンパレータ12の出力とイニシャルリセットパ
ルス (を源投入時に与えるパルス)を入力信号として
動作するフリップフロップ13を追加装備したものであ
る。
発明の応用実施例を示すものであり、先に述べて実施例
1の回路構成に加えて、過電流検出用のコンパレータ1
2と、コンパレータ12の出力とイニシャルリセットパ
ルス (を源投入時に与えるパルス)を入力信号として
動作するフリップフロップ13を追加装備したものであ
る。
ここで、過電流検出レベルと電流制限レベルとの比率は
、例えば過電流検出レベルを電流制限レベルの1.2〜
1.5倍程度に設定されており、電流制限用のコンパレ
ータ7と過電流検出用のコンパレータ12に与える基準
値は、設定器6の抵抗分圧比で決められている。
、例えば過電流検出レベルを電流制限レベルの1.2〜
1.5倍程度に設定されており、電流制限用のコンパレ
ータ7と過電流検出用のコンパレータ12に与える基準
値は、設定器6の抵抗分圧比で決められている。
かかる構成により、電流制限を行う回路部が万一故障し
て動作しなかった場合、あるいは負荷電流の増加が急峻
であるために電流制限レベルでコンパレータ7が応答し
なかった場合には、過電流検出回路が電流制限機能をバ
ンクアップして作動し、FET2のゲートに印加するP
WMパルスをカットオフしてFET、モータを過電流か
ら保護することができる。
て動作しなかった場合、あるいは負荷電流の増加が急峻
であるために電流制限レベルでコンパレータ7が応答し
なかった場合には、過電流検出回路が電流制限機能をバ
ンクアップして作動し、FET2のゲートに印加するP
WMパルスをカットオフしてFET、モータを過電流か
ら保護することができる。
第4図は第3図のタイム千−−トであり、通常は電流制
限レベルでFET2に印加するPWMパルスをオン オ
フ制御している。一方、負荷電流の箸増などにより電流
制限レベルでをさらに超えて増幅器4の出力が過電流検
出レベルに達した状態(P点で表す)になると、フリッ
プフロップ13の出力がHからLレベルに反転し、AN
Dゲート8の出力をLレベルに変える。これにより即時
にFET2のゲートに印加するPWMパルスがカットオ
フとなってモータ1への通電を絶つ。
限レベルでFET2に印加するPWMパルスをオン オ
フ制御している。一方、負荷電流の箸増などにより電流
制限レベルでをさらに超えて増幅器4の出力が過電流検
出レベルに達した状態(P点で表す)になると、フリッ
プフロップ13の出力がHからLレベルに反転し、AN
Dゲート8の出力をLレベルに変える。これにより即時
にFET2のゲートに印加するPWMパルスがカットオ
フとなってモータ1への通電を絶つ。
実施例3:
第5図、第6図は、負荷が電熱ヒータなどの抵抗負荷1
4である電力負荷回路に通用したFET2の電流制限回
路の実施例であり、分流器3に接続した増幅器4とコン
パレータ7との間にはCR積分回路14が追加装備され
ている。なお、積分回路14には放電用のダイオードが
組み込んである。
4である電力負荷回路に通用したFET2の電流制限回
路の実施例であり、分流器3に接続した増幅器4とコン
パレータ7との間にはCR積分回路14が追加装備され
ている。なお、積分回路14には放電用のダイオードが
組み込んである。
すなわち、負荷が抵抗負荷であると、負荷電流の波形は
電圧波形(PWMパルスに対応した矩形波)とほぼ同じ
である。この場合にFET2に対して実施例1と同様な
電流制限回路を用いたとすると、増幅器4の出力波形も
急峻に立ち上がる矩形波となるので、コンパレータ7が
応答しないことがあるなどレベル検出動作が不安定とな
る。そこで、図示のように積分回路14を通して矩形波
をのこぎり波に変えることにより、安定したレベル検出
動作が得られる。
電圧波形(PWMパルスに対応した矩形波)とほぼ同じ
である。この場合にFET2に対して実施例1と同様な
電流制限回路を用いたとすると、増幅器4の出力波形も
急峻に立ち上がる矩形波となるので、コンパレータ7が
応答しないことがあるなどレベル検出動作が不安定とな
る。そこで、図示のように積分回路14を通して矩形波
をのこぎり波に変えることにより、安定したレベル検出
動作が得られる。
なお、この実施例の電流制限動作は実施例1と同様であ
る。
る。
以上説明したように、本発明によれば負荷電流の急増な
どに対して、応答の遅れなしにPWM増幅器の電流を制
限して過電流保護を行うことができ、PWM増幅器の使
用上での安全性、信転性の向上が図れる。
どに対して、応答の遅れなしにPWM増幅器の電流を制
限して過電流保護を行うことができ、PWM増幅器の使
用上での安全性、信転性の向上が図れる。
第1図、第3図、第5図はそれぞれ異なる本発明実施例
の電流制限回路図、第2図、第4図、第6図はそれぞれ
第1図、第3図、第5図の電流制限動作を表したタイム
チャート図、第7図は従来実施されている電流制限回路
図、第8図は第7図の電流制限動作を表したタイムチャ
ート図ある。 図において、 1:モータ(誘導負荷) 、2 : FET (PWM
増幅器)、3:分流器、6:電流制限レベル設定器、7
:コンパレータ、8:ANDゲート、10:フリップフ
ロップ。 12図 第3図 士ゝ−]
の電流制限回路図、第2図、第4図、第6図はそれぞれ
第1図、第3図、第5図の電流制限動作を表したタイム
チャート図、第7図は従来実施されている電流制限回路
図、第8図は第7図の電流制限動作を表したタイムチャ
ート図ある。 図において、 1:モータ(誘導負荷) 、2 : FET (PWM
増幅器)、3:分流器、6:電流制限レベル設定器、7
:コンパレータ、8:ANDゲート、10:フリップフ
ロップ。 12図 第3図 士ゝ−]
Claims (1)
- 1)モータなどの電力負荷制御用パワーアンプとして用
いるPWM増幅器の電流制限回路であり、負荷電流があ
らかじめ設定した電流制限レベルを超えた際に、指令信
号としてPWM増幅器の制御端子に印加するPWMパル
スをカットオフしてPWM増幅器の電流制限を行うもの
において、負荷電流検出器の出力と電流制限レベルとを
比較するコンパレータと、該コンパレータの出力、およ
び同期パルスをセット、リセットの入力信号として動作
するフリップフロップと、該フリップフロップの出力を
一方の入力としてPWM増幅器の制御端子に加えるPW
Mパルスをオン、オフ制御するANDゲートとを組合わ
せて構成したことを特徴とするPWM増幅器の電流制限
回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2189860A JPH0479784A (ja) | 1990-07-18 | 1990-07-18 | Pwm増幅器の電流制限回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2189860A JPH0479784A (ja) | 1990-07-18 | 1990-07-18 | Pwm増幅器の電流制限回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0479784A true JPH0479784A (ja) | 1992-03-13 |
Family
ID=16248396
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2189860A Pending JPH0479784A (ja) | 1990-07-18 | 1990-07-18 | Pwm増幅器の電流制限回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0479784A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007259626A (ja) * | 2006-03-24 | 2007-10-04 | Howa Mach Ltd | 直流モータの駆動装置 |
JP2010130804A (ja) * | 2008-11-28 | 2010-06-10 | Denso Wave Inc | 携帯端末 |
EP2237407A1 (en) | 2009-04-04 | 2010-10-06 | Dyson Technology Limited | Control system for an electric machine |
US9742318B2 (en) | 2009-04-04 | 2017-08-22 | Dyson Technology Limited | Control of an electric machine |
US9742319B2 (en) | 2009-04-04 | 2017-08-22 | Dyson Technology Limited | Current controller for an electric machine |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61157288A (ja) * | 1984-12-28 | 1986-07-16 | Matsushita Electric Ind Co Ltd | サ−ボモ−タ制御装置 |
-
1990
- 1990-07-18 JP JP2189860A patent/JPH0479784A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61157288A (ja) * | 1984-12-28 | 1986-07-16 | Matsushita Electric Ind Co Ltd | サ−ボモ−タ制御装置 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007259626A (ja) * | 2006-03-24 | 2007-10-04 | Howa Mach Ltd | 直流モータの駆動装置 |
JP2010130804A (ja) * | 2008-11-28 | 2010-06-10 | Denso Wave Inc | 携帯端末 |
EP2237407A1 (en) | 2009-04-04 | 2010-10-06 | Dyson Technology Limited | Control system for an electric machine |
US8395340B2 (en) | 2009-04-04 | 2013-03-12 | Dyson Technology Limited | Control system for an electric machine |
US9742318B2 (en) | 2009-04-04 | 2017-08-22 | Dyson Technology Limited | Control of an electric machine |
US9742319B2 (en) | 2009-04-04 | 2017-08-22 | Dyson Technology Limited | Current controller for an electric machine |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4266177A (en) | Power factor control system for AC induction motors | |
US4682278A (en) | Procedure and device for detecting the non-conducting state of turn-off thyristors | |
US4686617A (en) | Current limited constant frequency dc converter | |
US3938024A (en) | Converter regulation by controlled conduction overlap | |
US4013939A (en) | Multiple feedback control apparatus for power conditioning equipment | |
JPH08316808A (ja) | 半導体装置 | |
JPS5953795B2 (ja) | サイリスタモ−タの制御装置 | |
JPH05276761A (ja) | パワー半導体素子の過電流検出方法及び回路並びにこれを用いたインバータ装置 | |
US5666066A (en) | Overcurrent detecting device for a DC motor | |
JPH0479784A (ja) | Pwm増幅器の電流制限回路 | |
US3427506A (en) | Voltage responsive pulse width limiting means for pulse modulation system | |
US4567408A (en) | Digitally controlled rectifying system for driving a motor | |
JPS61293159A (ja) | 直流電圧制御回路 | |
JP2001023819A (ja) | リニアソレノイド制御装置 | |
JPS6223539B2 (ja) | ||
US4171510A (en) | System for detecting output of controllable semiconductor device | |
JP3263962B2 (ja) | 直流制動方式 | |
US5926011A (en) | On-off controller | |
US4345190A (en) | Chopper control system | |
JPH0756582Y2 (ja) | 過電流検出回路 | |
JPH08251938A (ja) | インバータ装置 | |
KR0123002Y1 (ko) | 유도전동기의 제동회로 | |
JP2505604B2 (ja) | 地絡検出装置 | |
JP4488751B2 (ja) | スイッチング電源 | |
JPH04334970A (ja) | スイッチング電源 |