JPH0475191A - Ic card - Google Patents

Abstract

PURPOSE:To enable fast access and to make a current small when data are backed up by providing a fast access SRAM and an SRAM which consumes a small stand-by current in the IC card and properly using them. CONSTITUTION:The fast access SRAM 16 and the SRAM 9 which requires the extremely small current in stand-by mode are both mounted. Then the fast access SRAM 16 are used for read and write operation and when data are held, the data are copied to the SRAM 9 which is small in stand-by current and only the SRAM 9 is backed up by a battery 5. Consequently, the IC card can be accessed fast and the holding life is made long.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はＳＲＡＭを搭載し、高速アクセスかつデータ
保持が長寿命のＩＣカードに関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an IC card equipped with an SRAM, which provides high-speed access and long-life data retention.

〔従来の技術〕[Conventional technology]

第２図は従来のＳＲＡＭを搭載したＩＣカードの回路を
示すブロック図である。図において１１１ＦｉＩｃ：ｌ
’Ｊ−ド、（２）は外部Ｖｃａ電源、（３）はＧＮＤ電
源、Ｉ４）は電源切り替え回路、（６）は電池。FIG. 2 is a block diagram showing a circuit of an IC card equipped with a conventional SRAM. In the figure 111FiIc:l
'J-de, (2) is an external Vca power supply, (3) is a GND power supply, I4) is a power supply switching circuit, and (6) is a battery.

６１は抵抗、）７）はダイオード、（８）は内部Ｖｃｃ
電源、１９１＃：ｔＳＲＡＭ、１αはアドレスバス％（
ロ）ハＤＥ信号線、■はＣＦｉ信号線、＋１場はＶＺＣ
信号線。61 is a resistor, )7) is a diode, (8) is an internal Vcc
Power supply, 191#: tSRAM, 1α is address bus% (
B) DE signal line, ■ is CFi signal line, +1 field is VZC
Signal line.

Ｉはデータバス％ａ６は電池電源である。I is a data bus %a6 is a battery power supply.

次に動作について説明する。従来のＩＣカード…は外部
Ｖｃｃ電源（りの電圧と、電池電源ＱＦＡの電圧を電源
切り替え回路（４１によって比較し、高い電圧電圧の電
源を内部Ｖｃｃ電源（８１としてＩＯカード１１１内部
に供給することになる。すなわち、通常８　ＲＡ　Ｍ　
＋９１に読み出し動作や、書き込み動作させる場合、外
部Ｖｃｃ電源（２）の方が電池電源−より電圧が高いた
め、内部Ｖｃａ電源（８）は外部Ｖｃｃ電源＋２１に切
り替わる。次にデータ保持させる場合は外部Ｖｃｃ電源
１２）に電圧が与えられないため、電池電圧ａφの方が
、内部Ｖａｃ電源（８）に切り替わる・ 〔発明が解決しようとする課題〕 従来のＩＣカードは以上のように構成されているので、
ＳＲＡＭが高速アクセスできるものであれば、スタンド
バイ時の電流が多く流れ。Next, the operation will be explained. Conventional IC cards...compare the voltage of the external Vcc power supply (2) and the voltage of the battery power supply QFA by the power supply switching circuit (41), and supply the high voltage power to the inside of the IO card 111 as the internal Vcc power supply (81). i.e. typically 8 RAM
When performing a read operation or a write operation at +91, the external Vcc power supply (2) has a higher voltage than the battery power supply -, so the internal Vca power supply (8) is switched to the external Vcc power supply +21. Next, when data is to be retained, no voltage is applied to the external Vcc power supply 12), so the battery voltage aφ is switched to the internal Vac power supply (8). [Problem to be solved by the invention] Conventional IC cards Since it is configured as above,
If the SRAM can be accessed at high speed, a lot of current will flow during standby.

スタンドバイ時の電流が小さいものであれば、アクセス
タイムが遅く、両方を兼ねそなえているＳＲＡＭがない
ため、以上のような問題点があった。If the current during standby is small, the access time is slow, and there are no SRAMs that have both functions, resulting in the above-mentioned problems.

この発明は上記のよう々問題点を解消するためになされ
たもので、高速でアクセスでき、しかも、データ保持寿
命が長いＩＣカードを得ることを目的とする。This invention was made to solve the above-mentioned problems, and aims to provide an IC card that can be accessed at high speed and has a long data retention life.

〔課題を解決するための手段〕[Means to solve the problem]

この発明に係るＩＣカードは、高速アクセスＳＲＡＭと
、スタンドバイ時の電流が大変小さいＳＲＡＭの両方を
搭載したものである。The IC card according to the present invention is equipped with both a high-speed access SRAM and an SRAM that consumes very little current during standby.

〔作用〕[Effect]

この発明におけるＩＣカード＃−ｔ％読み出し、書き込
み時は高速アクセスＳＲＡＭを使用し、データ保持の時
は、データをスタンドバイ電流の小さいＳＲＡＭＫゴビ
ーして、そのＳＲＡＭのみを電池でバックアップさせ、
長寿命のデータ保持を可能にさせる。The IC card #-t% in this invention uses a high-speed access SRAM when reading and writing, and when storing data, the data is transferred to an SRAMK with a small standby current, and only that SRAM is backed up by a battery.
Enables long-life data retention.

〔実施例〕〔Example〕

以下、この発明の一実施例を図について説明する。第１
図においてＩＩＩ〜Ｑ＠は第８図の従来例に示したもの
と同等であるので説明を省略する。An embodiment of the present invention will be described below with reference to the drawings. 1st
In the figure, III to Q@ are the same as those shown in the conventional example of FIG. 8, so their explanation will be omitted.

Ｑ・は高速アクセス日ＲＡＭ％ＩＩηはコピー信号線、
　＋Ｉ１１は最上位アドレス、翰はコピーモード時のＯ
Ｋ信号線、翰はτ１デコード回路、圓はｗｇデコード回
路、’１２．Ｂ、ｕ、＠、はトライステートバッファ、
Ｃはコピーモード切り替えスイッチ群、翰はＤＩコント
ロールバッファ、凶はアドレスバッファ、鴫はＯＫ２信
号線、０′ＤはＣ］！ｉｌ信号線、＠はＷＫ２信号線、
（至）はＷｌｘ信号線、（至）は内部アドレスバス、（
至）は内部ＯＥ信号線である。Q is the high-speed access day RAM%IIη is the copy signal line,
+I11 is the highest address, 翺 is O in copy mode
K signal line, the wire is the τ1 decoding circuit, the circle is the wg decoding circuit, '12. B, u, @ is a tri-state buffer,
C is the copy mode switch group, the wire is the DI control buffer, the arrow is the address buffer, the black is the OK2 signal line, and 0'D is C]! il signal line, @ is WK2 signal line,
(to) is the Wlx signal line, (to) is the internal address bus, (
) is the internal OE signal line.

次にＩＣカードは）の動作及び使用方法について説明す
る。まず最初に外部Ｖｃｃ電源（！ｌに電圧を与える。Next, the operation and usage of the IC card will be explained. First, apply voltage to the external Vcc power supply (!l).

アドレスバスｔｌＯ）を設定し最上位アドレス賭を“Ｌ
”　　に設定し、０８信号線［１２＋を”　ＩＩ　”。address bus tlO) and set the highest address bet to “L”.
” and set the 08 signal line [12+ to “II”.

ＷＸ信号線（１１ｔ−”Ｌ＃Ｋ、ニア　ヒーｆ１号線Ｑ
ｎｋ”ｒ、ｒｎにする・するとトライステートバッファ
２ｉＢ、２３゜−はすべてＨｌｈ−Ｚの状態となり代り
にトライステートバッファー、（至）がバッファとして
働く。WX signal line (11t-”L#K, near hee f1 line Q
When nk''r, rn are set, the tristate buffers 2iB and 23°- are all in the Hlh-Z state, and the tristate buffer (to) works as a buffer instead.

そのためＯＸデコード＠路頭によってｃｈｌ信号４１（
２）を“Ｈ，”　　ＱＷｍ信号線−が“Ｌ〃となる。Therefore, chl signal 41 (
2) becomes “H” and the QWm signal line becomes “L”.

また、Ｗｘデコード回路圓によってＷｌｌｉｌ信号線＠
ｉ−Ｈ”　Ｗｌｌｉａ信号線（至）が“Ｌ〃となり高速
アクセスＳＲＡＭ１１１が書き込み状態になる。この時
データをデータバスａ４に設定すると高速の書き込みが
できる。In addition, the Wllil signal line @
The i-H”Wllia signal line (to) becomes “L” and the high-speed access SRAM 111 enters the write state. At this time, if data is set on data bus a4, high-speed writing is possible.

次に読み出し時は同じく、アドレスバスｕｏ＋　１設定
し、最上位アドレスバスをＬ＃に設定、ａＳ信号線Ｑ２
）を“Ｌ　〃、　Ｗ　ｌｌｔ信号線０濁を“■”、ＤＩ
信信号線時を“Ｌ＃にし、コピー信号線０７）ｔ−”Ｌ
”にする。するとＯＫデコード回回路例よって、上記と
同じように高速アクセスＳ　ＲＡ　Ｍ　ＩＩが選択され
、データバスＩにデータが現われ、高速の読み出しがで
きる。Next, when reading, the address bus uo+ is set to 1, the highest address bus is set to L#, and the aS signal line Q2 is set.
) to "L", Wllt signal line 0 to "■", DI
Set the signal signal line to "L#" and copy signal line 07)t-"L
Then, the OK decoding circuit example selects high-speed access S RAM II in the same way as above, and data appears on data bus I, allowing high-speed reading.

この時、外［５Ｖ　ｃ　ｃ電源１りは電池電源（ｌ＠よ
りも電圧が高いため、内部Ｖｃｃ電源（８）は電源切り
替え回路（４）によって外部Ｖｃｃ電源（２）となって
いるため、電池ｉｌｌから電流が流れることはない。次
にデータの保持方法について説明する。まず高速７り一
！７．ＳＲＡＭＱ１１のデータを低スタンドバイ電流の
ＳＲＡ　Ｍ　＋９１にコピーする。コピー信号線［１７
）をＩＩ　ＨＰＩ、最上位アドレスα槌を“Ｉ、　”　
、　ＣＢ信号線Ｏａｔ“Ｌ　’ｌ　、　Ｗ　Ｉｔ！信号
線Ｄａｆｔ　”　Ｈ〃、　ＯＫ信号線συを“Ｌ〃にす
るとトライステートバッファ翰、［有］、＋２１９と、
ＷＥデコード回路２υと、コピーモード切り替えスイッ
チ群ｎによって高速アクセスＳＲＡＭＱ６１が読み出し
状態、低スタンドバイ電流のＳ　ＲＡ　Ｍ　＋９１が書
き込み状態となりアドレスをインクリメントしてやると
データがデータバスａ４に現われて、低スタンドバイ電
流のＥＩＲＡＭ（９１に書き込まれる。すべてのデータ
を書き込んで、外部ｖｃｃｔ源（２１を切断すると電源
切り替え回路１４＋によって内部Ｖａａ電源電源切り替
わり、低スタンドバイ電流のＳＲＡＭ＋９１のデータを
保持することが可能となる。この時、電池（６）は低ス
タンドバイを流のＳ　ＲＡ　Ｍ　＋９１のみをバックア
ップするので、電池の長寿命化が可能となる。At this time, since the external [5V cc power supply 1] has a higher voltage than the battery power supply (l@), the internal Vcc power supply (8) has become the external Vcc power supply (2) by the power supply switching circuit (4), No current flows from the battery ill.Next, we will explain how to hold data.First, copy the data in the high-speed 7RI1!7.SRAMQ11 to the low standby current SRAM+91.Copy signal line [17
) to II HPI, the highest address α is “I,”
, CB signal line Oat "L'l, W It! signal line Daft" H〃, When OK signal line συ is set to "L", tri-state buffer wire, [Yes], +219,
The WE decode circuit 2υ and the copy mode switch group n put the high-speed access SRAM Q61 in the read state and the low standby current SRAM+91 in the write state.When the address is incremented, data appears on the data bus a4 and the low standby current is set. The current is written to the EIRAM (91). When all data is written and the external vcct source (21 is disconnected, the internal Vaa power supply is switched by the power supply switching circuit 14+, making it possible to hold the data in the SRAM+91 with a low standby current. At this time, the battery (6) backs up only S RAM +91 in low standby mode, making it possible to extend the life of the battery.

次に再び、読み出し動作する時は、外部■ｃｃ電源１２
１に電圧を与え、コピー信号線Ｔ：１７）を“Ｈ”＋最
上位アドレス帖を“Ｈ’）　、　ＣＥｌ信号線α匂を”
Ｌ、ＷＺ信号線圓を“Ｈ＃に設定するとトライステート
バッファｄ　、　Ｚｌ　、　＠　トコビーモード切替え
スイッチ群−によって低スタンドバイ電流（Ｄ　８　Ｒ
Ａ　Ｍ　（９１が読み出し状態、高速アクセスＳＲＡ　
Ｍ　１８が書き込み状態となり、アドレスインクリメン
トするとＳ、ＲＡＭ＋９１のデータがすべて高速アクセ
スＳＲＡＭＱ・に書き込まれることになる。このように
して後は通常の読み出し・書き込みを行えば、高速アク
セスｓ　ＲＡ　Ｍ　１１を使用しているため、高速でア
クセスすることができる。Next, when performing the read operation again, use the external CC power supply 12.
Apply voltage to 1, copy signal line T: 17) to “H” + top address line to “H’), CEL signal line α”
When the L and WZ signal lines are set to "H#," a low standby current (D 8 R
A M (91 is read state, high speed access SRA
When M18 enters the write state and the address is incremented, all data in S and RAM+91 will be written to the high-speed access SRAMQ. If normal reading and writing are performed in this manner, high-speed access can be achieved since the high-speed access RAM 11 is used.

なお上記実施例では、データを保持するために低スタン
ドバイ電流の８　ＲＡ　Ｍ　＋９１を用いた場合につい
て説明したが、高速アクセスＢＲＡＭαｅとタイミング
を除いて同じように読み出し。In the above embodiment, a case has been described in which 8 RAM +91 with a low standby current is used to hold data, but reading is performed in the same manner as the high-speed access BRAM αe except for the timing.

書き込みができるＲＯＭであってもよい。その際には電
源切り替え回路（４１及び電池（６１などは不要である
。It may also be a writable ROM. In this case, the power supply switching circuit (41), battery (61, etc.) are not required.

〔発明の効果〕〔Effect of the invention〕

以上のようにこの発明によれば、ＩＣカード内に高速ア
クセスＳＲＡＭと低スタンドバイ電流のＳＲＡＭを設け
、使い分けるようにしたので、高速アクセスができ、し
かもデータのバックアップ時の電流が非常に小さい工０
カードが得られる効果がるる。As described above, according to the present invention, a high-speed access SRAM and a low standby current SRAM are provided in an IC card and used separately, so that high-speed access is possible and the current consumption during data backup is extremely small. 0
The effect that the card can obtain increases.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図はこの発明の一実施例によるＩＣカードの回路を
示すブロック図、第８図は従来のＩＣカードの回路を示
すブロック図である。 図において田はＩＣカード％１２）は外部ｖＣＣ電源、
）３１は（）ＮＤｔ源、（４）は電源切り替え回路、（
５）は電池、（６）は抵抗、（７）はダイオード％（８
）は内部Ｖｃｃ電源、（９）はＳＲＡＭ、（１０）はア
ドレスバス、αυはＯＸｇ号ｍ、　＋１２１　、　（ｌ
ｌｆｌ　ＣＫ（Ｗ号線、（＋３１ｄｗｍ信号線、０４１
ｉｊ　ｒ　　ｌ　ハＸ、Ｑ５１　ハｉＩ　＆　電源。 （Ｉ四は高速アクセスＳＲＡＭ％ａηはコピー信号線、
α樽は最上位アドレスバス、四はＯＲデコード回路％ば
はＷＸＸココ−回路、−〜（至）はトライステートバッ
ファ、ｎはコピーモード切り替えスイッチ群、圀はＯＥ
コントロールバッファ、四はアドレスバッファ、働は０
１２信号線、（ロ）はＯＫＩ信号線、＠はＷｌ、２信号
線、（至）はＷＥ１信号線、（至）は内部アドレスバス
、（７）は内部ＯＥ信号線である。 なお、図中、同一符号は同一、又は相当部分を示す。FIG. 1 is a block diagram showing a circuit of an IC card according to an embodiment of the present invention, and FIG. 8 is a block diagram showing a circuit of a conventional IC card. In the figure, field is IC card %12) is external vCC power supply,
)31 is ()NDt source, (4) is power supply switching circuit, (
5) is the battery, (6) is the resistor, (7) is the diode% (8
) is the internal Vcc power supply, (9) is the SRAM, (10) is the address bus, αυ is OXg, +121, (l
lfl CK (Line W, (+31dwm signal line, 041
ij r l HaX, Q51 High iI & Power. (I4 is a high-speed access SRAM%aη is a copy signal line,
α barrel is the highest address bus, 4 is the OR decoding circuit, % is the WXX circuit, -~ (to) is the tri-state buffer, n is the copy mode switch group, and the area is OE
Control buffer, 4 is address buffer, function is 0
12 signal lines, (b) is the OKI signal line, @ is the Wl, 2 signal line, (to) is the WE1 signal line, (to) is the internal address bus, and (7) is the internal OE signal line. In addition, in the figures, the same reference numerals indicate the same or equivalent parts.

Claims (1)

【特許請求の範囲】[Claims] 半導体記憶素子を搭載したＩＣカードにおいて、高速で
読み出し、書き込みが可能なメモリとスタンドバイ状態
での電流が大変小さいＳＲＡＭの両方を有し、動作時は
高速で読み出し、書き込みが可能なメモリを使用し、デ
ータのバツクアツプ時には、スタンドバイ電流が小さい
ＳＲＡＭを使用することによつて、高速で読み出し書き
込みができ、しかも、スタンドバイ電流が小さいことを
特徴とするＩＣカード。For IC cards equipped with semiconductor memory elements, use memory that can be read and written at high speed and has both memory that can be read and written at high speed and SRAM that has a very low current in standby state, and that can be read and written at high speed during operation. However, when backing up data, an IC card is characterized in that by using an SRAM with a small standby current, it is possible to read and write at high speed, and the standby current is small.