JPH0470216A - オーバサンプリング形ディジタル／アナログ変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、信号周波数より十分高いサンプリング周波
数でディジタル信号をアナログ信号に変換するオーバサ
ンプリング形ディジタル／アナログ変換装置に関するも
のである。

〔従来の技術〕

第５図は例えば特開昭６１−１７７８１９号公報に示さ
れた従来のオーバサンプリング形ディジタル／アナログ
（以下、Ｄ／Ａという）変換装置を示すブロック図であ
り、図において、１は基準電圧が印加される入力端子、
２は出力端子、３゜４．５，６，７，８，９，１０はア
ナログスイッチ、１１，１２．１３は容量Ｃａ、ｃｂ、
Ｃｃのコンデンサ、１４は演算増幅器である。

次に動作について説明する。

コンデンサ１１，１２．１３の容量をそれぞれＣａ、Ｃ
ｂ、Ｃｃとし、また、ディジタル信号をＸ、出力端子２
より出力されるアナログ信号をＹとする。ディジタル信
号Ｘによりアナログスイッチ３〜６の接続を制御して、
容量Ｃａのコンデンサ１１に基準電圧Ｖ。Ｆ相当の電荷
を充電し、−方、アナログスイッチ４の出力により、演
算増幅器１４の入出力間に接続されたコンデンサ１２の
容量ｃｂまたはアナログスイッチ７〜１０で帰還制御さ
れるコンデンサ１３の容量Ｃｃの充電、放電を行い、ア
ナログ信号Ｙを出力する。こうして出力されるアナログ
信号Ｙは、（１）式で表わされる。

この（１）式は、アナログ信号Ｙが２値または３（ｆ！
！のディジタル入力信号Ｘの積分出力であることを示し
ており、伝達特性は（２）式となる。

また、第６図は上記公報に示された他の従来例の多数段
量子化ノイズシュイピング形Ｄ／Ａ変換器である。これ
について説明すると、２１は入力端子、２２は出力端子
、２３は入力されたディジタル信号と、帰還信号との差
を入力とする積分回路、２４はこの積分回路２３のディ
ジタル信号の分解能を低減する量子化器、２５，２７，
２９゜３４は遅延回路、２６はディジタル信号をアナロ
グ信号に変換するＤ／Ａ変換回路、２８，３０゜３１は
加算器、３２は積分回路、３３は量子化器、３５は量子
化器３３の出力を微分する微分回路。

３６はＤ／Ａ変換回路、３７はＤ／Ａ変換回路２６とＤ
／Ａ変換回路３６の出力を加算する加算器で、この加算
器３７の出力が出力端子２２より出力されるように構成
されている。

次に動作について説明する。積分回路２３はディジタル
信号と量子化器２４の出力信号との差を入力し、積分回
路３２は積分回路２３．量子化器２４の出力差、即ち、
量子化誤差信号と、量子化器３３の出力信号との差を入
力している。そして、量子化器２４の出力と、量子化器
３３の各出力を微分回路３５で処理した信号とを、それ
ぞれＤ／Ａ変換回路２６．３６でアナログ値に変換した
後に、加算器３７で加算して、出力信号を得ている。

ここで、量子化器２４．３３の量子化誤差をそれぞれＶ
　ｅｘ、　＋　Ｖ　ｅ　２とし、積分回路２３．３２お
よび微分回路３５の伝達特性をそれぞれＨｌ、Ｈ２゜Ｈ
３として、Ｈ１＝Ｈ２＝１／Ｈ３＝１／　（１−Ｚ−１
）としたとき、出力信号の雑音成分Ｖ、４は（３）式で
表わされる。

Ｖｓ　＝Ｖｅ−・　（Ｉ　　Ｚ−Ｊ　２　−　（３）〔
発明が解決しようとする課題〕 従来のオーバサンプリング形り／Ａ変換装置は以上のよ
うに構成されているので、上記１の従来例では、Ｎ値の
データを３値または２値のシリアルデータに変換する際
、歪の発生など周波数成分の分布を劣化させないように
しなければならず。

また、積分特性または出力帰還用の容量Ｃｄ、ＣＣに起
因する周波数特性により、信号帯域における周波数特性
が劣化するなどの課題があった。

また、上記他の従来例では、伝達特性の向上および量子
化誤差を低減することにより、分解能の向上、出力の多
値化によりＳ／Ｎ比（信号対雑音比）の向上は期待でき
るが、Ｄ／Ａ変換回路２６゜３６に４値以上のディジタ
ル信号入力によるＤ／Ａ変換が要求され、量子化器２４
．３３が複雑になりやすいなどの課題があった。

この第１の請求項の発明は上記のような課題を解消する
ためになされたもので、Ｎ値のデータから３値または２
値のシリアルデータへの変換を容易にするとともに、Ｎ
値のデータが持つ周波数成分の分布を忠実にアナログ信
号として再現できるオーバサンプリング形り／Ａ変換装
置を得ることを目的とする。

また、この第２の請求項のＤ／Ａ変換回路は２値または
３値のままで量子化器出力の多値化を可能にするととも
に、入力信号の振幅と量子化器の範囲、出力値、高力数
を一定手順で設定し、Ｓ／Ｎ比と回路の最適化を図るこ
とができるオーバサンプリング形り／Ａ変換装置を得る
ことを目的とする。

〔課題を解決するための手段〕

この第１の請求項の発明に係るオーバサンプリング形り
／Ａ変換装置は、ディジタル信号を所定整数ビットのシ
リアルデータに変換するシリアル変換回路と、該シリア
ル変換回路に設けられて、上記シリアルデータのビット
ごとに基準電圧を出力するコンデンサと、上記基準電圧
を、上記シリアルデータの１ビットごとに自己の出力に
加算して出力する演算増幅器とを備えて、該演算増幅器
の入出力間に接続された帰還コンデンサの電荷を一掃す
るように、上記整数ビットごとにアナログスイッチによ
り切り替えて、基底電圧を基準とした出力電圧を上記演
算増幅器から出力させるようにしたものである。

また、第２の請求項の発明に係るオーバサンプリング形
り／Ａ変換装置は、整数ビットのディジタル信号と、該
ディジタル信号の１サンプル前の量子化した帰還信号と
の差信号の積分出力を、Ｎ値に量子化する第１の量子化
器と、該第１の量子化器で発生した量子化誤差信号と該
量子化誤差信号にもとづく１サンプル前の量子化した帰
還信号との積分出力を３値に量子化する第２の量子化器
と、上記第１の量子化器の正規化出力と第２の量子化器
の正規化出力の微分出力とを加算して、９値の量子化信
号を出力する加算器とを備えて、上記９値の量子化信号
をパラレル／シリアル変換した後にＤ／Ａ変換回路によ
りアナログ信号に変換して出力するようにしたものであ
る。

〔作用〕

この第１の請求項の発明におけるオーバサンプリング形
り／Ａ変換装置は、Ｎ値を変換したＭビットのシリアル
データに応じて演算増幅器の入出力間に接続した容量に
゛対し充電、放電を制御し、Ｍビット目にＮ値に相当す
る電圧を出力する。そして、次のＭビットのデータが入
力されるまでに、出力を基底電圧とし容量の電荷を一掃
することで。

Ｍビット毎に基底電圧を基準とした電圧を出力する。

また、この第２の請求項の発明におけるオーバサンプリ
ング形り／Ａ変換装置は、出力段の加算器出力を９１と
することにより、容易に３値の４ビット、２値の８ビッ
トまたは１６ビットなどのシリアルデータを得られるよ
うにし、２値または３値のＤ／Ａ変換回路で高精度のＤ
／Ａ変換を可能にし、また、量子化出力を入力振幅の最
大値が２の乗数を基準にすることで、オーバーフローに
よるＳ／Ｎ劣化を防ぎ、演算処理を簡略化できるように
する。

〔発明の実施例〕

以下、この発明の一実施例を図について説明する。第１
図において、４１は基準電圧が印加される入力端子、４
２は出力端子、４３〜５１はアナログスイッチ、５２は
アナログスイッチ４３〜４６で充電、放電する容量Ｃ１
のコンデンサ、５３はアナログスイッチ４７〜５０で充
電、放電する容量Ｃ２のコンデンサ、５４はコンデンサ
５２゜５３から送られる電荷を充電し、アナログスイッ
チ５１で放電する容量Ｃ３の帰還コンデンサとしてのコ
ンデンサ、５５は正電圧入力端子を基底電位にした演算
増幅器である。

次に動作について説明する。この発明では、９値のディ
ジタル信号（−４，−３，−２，−１゜０，１，２，３
．４）を周波数ｆ、でサンプリングし、３値（−ｉ、ｏ
、１）４ビットのシリアルデータに変換し、速度４ｆ、
で出力する変換回路の出力に基づいて、アナログスイッ
チ４３〜４６゜４７〜５０を制御し、基準電圧ＶＲ，，
を充電したコンデンサ５２．５３の各容量でそれぞれコ
ンデンサ５４の充電、放電を行う操作および無充電（無
放電）の操作で、３通りの操作を行う。すなわち、各容
量Ｃ工、　Ｃ２，Ｃ，をＣ工＝Ｃ２＝Ｃ１とし。

４ビットデータを（１，１，１，１）とすると、４ビッ
トデータの１ビットごとに演算増幅器５５の出力電圧Ｖ
ｘｚｙが加算され、４ビット目に出力電圧は４ＸＶｉｔ
ｐとなる。アナログスイッチ５１は４サンプルに１回閉
じられ、例えば次の４ビットデータを（−１，−１，０
，Ｏ）とすると、最初のデータ（−１）が入力されるま
でにコンデンサ５４の両端を短絡し、電荷を０にしてス
イッチを開き、４サンプル後に出力電圧−２ＸＶ＋Ｂｙ
が出力され、さらに次の４ビットデータが入力されるま
でに再びコンデンサ５４８の容量Ｃ２を０にし。

出力電圧を基底電圧○Ｖに戻す。

このように３値データ（１，−１，Ｏ）に基づいてそれ
ぞれ充電、放電、無充電が、アナログスイッチ５１によ
り常に出力電圧を○Ｖにしてから行われるので、４サン
プル後、９値に比例する電圧を出力することが可能であ
る。また、このときのアナログ信号Ｙは（４）式で表わ
される。

Ｙ＝ｋＸ　　　（ｋ：比例定数）　・・・（４）なお、
上記実施例では入力端子４１に基準電圧７口Ｆを印加し
、シリアルデータに基づいてアナログスイッチを操作し
たものを示したが、第２図のようにシリアルデータを直
接入力端子４１に入力してもよい。これについて説明す
ると、４１はシリアルデータの入力端子で、Ｎ短データ
を３値のＭビット（Ｎ／３＋１≦Ｍ：Ｍは整数）のシリ
アルデータに変換する回路において、その出力を＋　Ｖ
　＊　ｚ　Ｆ　ｙ○ｒ　　ＶＲＩＩＦとすると、上記実
施例と同じ出力が得られる。このとき、′コンデンサ５
２の容量Ｃ４とアナログスイッチ４３〜４６で、コンデ
ンサ５４に対し充電、放電、無充電の３通りの操作を行
う。

また、上記実施例ではＮ短データを３値のＭビットに変
換した場合について説明したが、２値のＬビット（Ｌ≧
Ｎ−１：Ｌは２の倍数）のシリアルデータに変換しても
よく、上記実施例と同様の効果を奏する。この場合、コ
ンデンサ５４に対し充電、放電の２通りの操作となり、
アナログスイッチ５１をＬビット毎に閉じて出力を基底
電圧に戻すことで、Ｌビット毎にＮＩ！に比例する電圧
が得られる。

第３図はこの発明の別の発明を示すブロックである。同
図において、６１は入力端子、６２は出力端子、６３．
６９は積分回路、６４は積分回路６３の出力を５値に量
子化する第１の量子化器としての量子化器、６５．７１
は遅延回路、６６゜６７．６８は加算器、７０は積分回
路６９の出力を３値に量子化する第２の量子化器として
の量子化器、７２は量子化器７０の３値正規化出力を微
分する微分回路、７３は量子化器６４の正規化出力と微
分回路７２の出力を加算し９値を出力する加算器、７４
は加算器７３の９値出力を２値または３値のシリアルデ
ータに変換するパラレル／シリアル変換回路、７５はパ
ラレル／シリアル変換回路７４の２ｆＩｉまたは３値の
シリアルデータをアナログ信号に変換するＤ／Ａ変換回
路である。

次に動作について説明する。

入力端子６１に入力されるディジタル信号を、符号１ビ
ットを含む１４ビットとして、信号周波数ｆ、より十分
高い周波数ｆ、で入力するものとすると、量子化器６４
は（−２１３，−２１２，０゜２１２、２１３）の５値
を出力値とし、量子化器７０は（−２１２，０，２”）
の３値を出力値とする。

入力されたディジタル信号は加算器６６において１サン
プル前の量子化器６４の出力との差信号となり、積分回
路６３に入力される。積分回路６３の積分出力は通常±
２１３．±２１１以内の値をとる６次に、量子化器６４
はこの積分回路６３の出力を上記のような値に量子化し
、遅延回路６５．加算器６６への帰還信号および加算器
６７．６８への次段入力用信号として出力される。また
、加算器７３に対しては正規化した出力（−２，−１，
Ｑ。

１．２）を出力する。上記次段入力信号は、加算器６７
で積分回路６３の出力との差がとられ、量子化誤差ｖ０
、として次段の加算器６８に入力される。積分回路６９
はこの量子化誤差ｖ０、と量子化器７０の１サンプル前
の出力との差を入力とし、その積分出力は量子化器７０
で（−２１２，０，２１２）の３値に量子化される。微
分回路７２は量子化器７ｏの正規化出力（−１，０，１
）を入力とし、微分処理後（−２，−１，０，１，２）
の５値を出力する。加算器７３はこの微分回路７２の出
力と量子化器６４の出力を加算し、（−４゜３、−２．
−１，０，１，２．３，４）の９値を出力する。

以上の処理はすべてｆ、のサンプル周波数で行われ、加
算器７３で９値に変換されたディジタル信号は、速度ｆ
ｂで出力される。パラレル／シリアル変換回路７４は、
９値ディジタル信号を３値４ビットのシリアルデータに
変換し、速度４Ｘｆ、で３値を出力する。例えば、変換
前後の入出力の関係を示すと次の通りになる。すなわち
、（入力→出力）とすると、（−４→−１，−１，−１
゜−１）、（−３→−１，−１，−１，０）、（−２→
−１，−１，Ｏ，Ｏ）、（−１→−１，０゜０．０）、
（０→Ｏ，Ｃ）、Ｏ，Ｏ）、（１→１゜０、Ｏ，Ｏ）、
（２→１，１．Ｏ，Ｏ）、（３→１．１，１．Ｏ）、（
４→１，１，１．１）のようになる。Ｄ／Ａ変換回路７
５は、パラレル／シリアル変換回路７４の出力を４×ｆ
、でサンプルし、Ｄ／Ａ変換処理してアナログ信号を出
力する。

このアナログ信号に含まれる雑音成分は、従来と同様に
（３）式で表わされる。量子化誤差ｖ、ｘの大きさは、
量子化器７０の分解能と加算器６８に入力される信号振
幅、すなわち、量子化＠６４の量子化誤差Ｖｔｔで決定
されるため、量子化器６４を５値に多値化した相当分の
雑音低減となる。

ここで、加算器７３の出力が９値になるように量子化器
６４．７０の出力を設定したが、仮に１０値以上または
８値以下の場合は、パラレル／シリアル変換回路７４の
出力速度が５Ｘｆ、または３×ｆ、になるなど、ｆ、の
２の乗数倍でなくなり、サンプリングクロックの制御が
複雑となるほか、回路の高速化、変換精度を考慮する必
要がある。このため、クロック制御が容易で多値化の長
所を発揮できる９値に設定している。

なお、上記実施例では２つの積分回路６３，６９を設け
たものを示したが、第４図に示すように３つの積分回路
で構成してもよく、上記実施例と同様の効果を奏する。

すなわち、第４図において、積分回路７６は積分回路６
９の出力と量子化器７０の１サンプル前の帰還信号との
差を加算器７７でとり、この差信号を入力とし、積分結
果を出力する。他は上記実施例と同様の動作により、加
算器７３で９値データを出力し、パラレル／シリアル変
換後、Ｄ／Ａ変換回路７５でアナログ信号に変換する。

このときアナログ信号に含まれる雑音成分ｖ９は、（５
）式で表わされる。

Ｖ）Ｉ＝Ｖ、ＩＸ（１−Ｚ−１）３　　　−（５）これ
を（３）式と比較すると、信号周波数帯である低域での
雑音が低下することがわかる。

また、上記実施例では加算器７３の９値出力をパラレル
／シリアル変換回路７４で３値４ビットのシリアルデー
タに変換したものを示したが、２値８ビットまたは２値
１６ビットのシリアルデータに変換してもよく、その場
合Ｄ／Ａ変換回路７５はそれぞれ８ｘｆｂ　、１６ｘＬ
でサンプリングし、２値のＤ／Ａ変換処理後アナログ信
号を出力することができ、上記実施例と同様の効果を奏
する。

〔発明の効果〕

以上のように、この第１の請求項の発明によればＮ［デ
ータを３値Ｍビットまたは２値Ｌビットに変換し、Ｍビ
ットまたはＬビット毎に演算増幅器の出力を基底電圧に
戻しＮ値に比例する電圧を得るように構成したので、シ
リアルデータに変換する際に歪成分の発生などを考慮し
なくてもよく、また、Ｎ値のディジタル信号を忠実にア
ナログ信号として再現でき、Ｎ値のディジタル信号の持
つ周波数成分をそのまま保持できるものが得られる効果
がある。

また、この第２の請求項の発明によれば符号１ビットを
含むｎビットのディジタル信号入力に対し初段量子化器
の出力を５値に設定し、後段量子化器出力を３値に設定
するように構成したので。

２道表示で上位数ビットを除く全てを０とすることがで
き、各演算処理において演算結果が容易に得られ、また
、出力段加算器の出力を９値としたことで、３値の４ビ
ット、２値の８ビットなどシリアルデータへの変換が容
易で、低分解能のＤ／Ａ変換器で高精度のアナログ信号
が得られる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるオーバサンプリング
形り／Ａ変換装置を示すブロック図、第２図はこの発明
の他の実施例を示すオーバサンプリング形り／Ａ変換装
置のブロック図、第３図はこの発明の別の発明の一実施
例によるオーバサンプリング形り／Ａ変換装置を示すブ
ロック図、第４図はこの別の発明の他の実施例を示すオ
ーバサンプリング形り／Ａ変換装置を示すブロック図、
第５図は従来のオーバサンプリング形り／Ａ変換装置を
示すブロック図、第６図はオーバサンプリング形り／Ａ
変換装置の他の従来例を示すブロック図である。 Ａはシリアル変換回路、５１はアナログスイッチ、５２
．５３はコンデンサ、５４は帰還コンデンサ、５５は演
算増幅器、６４は第１の量子化器、７０は第２の量子化
器、７３は加算器、７５はディジタル／アナログ変換回
路（Ｄ／Ａ変換回路）。 なお、図中、同一符号は同一、または相当部分を示す。 ６４　第１の１斗イこ器 ５５゛；質１１？籟Ｉ落 第４図

Claims (2)

【特許請求の範囲】
1. （１）信号周波数より十分高いサンプリング周波数でデ
   ィジタル入力信号をアナログ信号に変換するオーバサン
   プリング形ディジタル／アナログ変換装置において、上
   記ディジタル入力信号を所定整数ビットのシリアルデー
   タに変換するシリアル変換回路と、該シリアル変換回路
   に設けられて、上記シリアルデータのビットごとに基準
   電圧を出力するコンデンサと、上記基準電圧を、上記シ
   リアルデータの１ビットごとに自己の出力に加算して出
   力する演算増幅器と、該演算増幅器の入出力間に接続さ
   れた帰還コンデンサの電荷を一掃するように、上記整数
   ビットごとに切り換えられ、基底電圧を基準とした出力
   電圧を上記演算増幅器から出力させるアナログスイッチ
   とを備えたことを特徴するオーバサンプリング形ディジ
   タル／アナログ変換装置。
2. （２）信号周波数より十分高いサンプリング周波数でデ
   ィジタル入力信号をアナログ信号に変換するオーバサン
   プリング形ディジタル／アナログ変換装置において、上
   記サンプリング周波数で３以上の整数ビットのディジタ
   ル入力信号と、該ディジタル入力信号の１サンプル前の
   量子化した帰還信号との差信号の積分出力を、５値に量
   子化する第１の量子化器と、該第１の量子化器で発生し
   た量子化誤差信号と該量子化誤差信号にもとづく１サン
   プル前の量子化した帰還信号との差信号の積分出力を３
   値に量子化する第２の量子化器と、上記第１の量子化器
   の正規化出力と第２の量子化器の正規化出力の微分出力
   とを加算して、９値の量子化信号を出力する加算器と、
   上記９値の量子化信号をパラレル／シリアル変換した後
   にアナログ信号に変換して出力するディジタル／アナロ
   グ変換回路とを備えたオーバサンプリング形ディジタル
   ／アナログ変換装置。