JPH0469868A - Clock detection of optical disk - Google Patents

Abstract

PURPOSE:To stabilize the system operation by weighting the sampling value from a clock pit to include it in data forming a PLL error signal and using an arithmetic formula based on spatially orthogonal error information. CONSTITUTION:The reproduced RF signal obtained from each wobbling pit is sampled by a channel clock to obtain values A1, A2, B1, and B2. The reproduced RF signal obtained from a clock pit is sampled by the channel clock to obtain values C1 and C2. The operation is performed in accordance with ((A1 + C1))<2> + (B1 + C1)<2>) - ((A2 + C2)<2> + (B2 + C2)<2>), and the PLL error signal generated based on the operation result is charged to a PLL circuit to generate a channel clock signal.

Description

【発明の詳細な説明】[Detailed description of the invention]

［産業上の利用分野］ この発明は、光ディスクのトラックがサンプルビットに
よって構成されているような光デイスク装置において、
データの読み出し、又は書き込みのためのクロックを検
出する際に好適な光ディスクのクロック検出方式に関す
るものである。 ［発明の概要］ 本発明の光デイスク検出方式は、記録トラックを形成す
るために、所定の間隔で同心円状に配置されている一対
のウォブリングピット、及びクロックビ・ントを設けた
光ディスクにおいて、各ウォブリングピットから得られ
る再生ＲＦ信号からチャンネルクロックによってサンプ
リングされるＡ　＋、　Ａ　２及びＢ＋、Ｂｚの値と、
クロックピットから得られる再生ＲＦ信号がらチャンネ
ルクロックによってサンプリングされるＣ、、Ｃ２の値
に対して、 ＜　　（Ａ＋＋Ｃ＋ｌ　２＋（Ｂｔ＋Ｃｔ）２）’１（
Ａｚ”Ｃｉｌ　２＋（１３，＋に２ン２）の演算を行な
い、当該演算の演ｐ結果に基づいて生成されたＰ　Ｌ、
　Ｌエラーイハ乞をＩ３　Ｎ、−１，、、、回路に注入
してチャンネルクロックイに号を形成するように構成す
ることにより、ｌ−ラッキング状態に関わらず、チャン
ネルク［１ツク生成のための同ゲ、インのＩ）　Ｌ　Ｉ
＝　、、−１ラ一仁号が形成されるようにするとともに
、オントラック時におけるーｙヤンネルクＬ１ツク再生
をより安定化させるものである。 ［従来の技術］ 光に感応してデータを記録できるようにした光ディスク
には、所定の間隔で同心円状にす・−ボビットを配置し
、光ディスクの記録面にＩ′ｌｉｊ心円状の記録トラッ
クが形成されるようにしたものが知られている。 第５図はこのような勺ンブルフォーマット光ディスクの
；２録曲を示したものでＳ、−Ｓ３□は、例えば円周方
向に３２分割され−Ｃいるセクターを示す。 各セクターＳのトラックはアトｌメス領域Ａ、　Ｄと、
これに続く４２のセグメントＳＧ１へ一５Ｇ、。 に分割さ才ｌ、各セグメントには１８バイトの７′夕が
記録さＦするようになされでいる。 又、各セグメントＳ　Ｇには、例えば第６図に示すよう
に、最初に２バイトのサーボバイトート図が配置され、
これに続いてＩ　Ｅ５バイトのデルタバイ１−　ＩＩＩ
）　Ｂ　、−Ｄ　Ｂ　、が設けらｔｌている。 サーボバイトＳＢにはトラック１”を中心として外周及
び円周方向にｌ／４トラツクピツチずれている一対のつ
４ブリングビツトＦｌ　、　、　Ｆ１２と、トラック丁
の中心線トに配置されでいるり［］ツクビット））３が
あらかじめ−Ｌンボス加圧等によっで形成されＣいる。 例えばつオブリングビッ＋−１）　、。Ｐ２とり［１ツ
クビツトＰ３の中間は、ミラー面Ｍ　Ｒとさね、このミ
ラー面から反射されたレーザ光によ−）で、フォーカス
サーボ信号が検出されると共に、レーザパワーのニフン
ト［７−ルを行うことができるよう↓こしている。 このような光ディスクの場合は、通常ウオブリングピッ
ｌ−Ｐ　、　、　Ｐ　、をサンプル点ｔ＋、ｔ２で検出
した時の反射光を演算することによって、トラッキング
エラー伝号を形成することができ、又、クロックピット
１］３をサンプル点ｔ、で検出したときの信号によって
データの読み出しクロック（以下、−ブヤンネルクロツ
クという）を形成している。 ところで、本出願人は先に、クロックピットを使用ゼず
、一対のウオブリングビットから得られるイへ号のイン
ブリンクデータを演算し、その演算出力によって電圧可
変発振器をコン）ａ−ルするＰＬＬ回路によって、チャ
ンネルク［コック信号を発生するように構成することで
、温度変化に対してきわめて安定なＰ　Ｌ　Ｉ＝回路を
実現するとともに正確なチャンネルク[Industrial Application Field] The present invention is applicable to an optical disc device in which tracks of an optical disc are composed of sample bits.
The present invention relates to an optical disk clock detection method suitable for detecting a clock for reading or writing data. [Summary of the Invention] The optical disc detection method of the present invention detects each wobbling pit in an optical disc provided with a pair of wobbling pits and a clock bit arranged concentrically at a predetermined interval to form a recording track. A+, A2 and B+, Bz values sampled by the channel clock from the reproduced RF signal obtained from the pit;
<(A++C+l 2+(Bt+Ct)2)'1(
P L generated based on the result of the operation p of the operation,
By injecting L errors into the circuit to form a signal in the channel clock, regardless of the l-racking state, the Same game, In's I) L I
= , , -1 L1 is made to be formed, and -y Y channel L1 track reproduction is made more stable when on-track. [Prior Art] An optical disc that is capable of recording data in response to light has concentric bobbits arranged at predetermined intervals, and recording tracks in the form of an I'lij center circle are formed on the recording surface of the optical disc. There is a known method that allows the formation of FIG. 5 shows two recordings of such a single-format optical disc, where S and -S3□ indicate sectors -C, which are divided into 32 in the circumferential direction, for example. The track of each sector S has at least one female area A, D,
This is followed by 42 segments SG1 to 5G. Each segment is divided into 18 bytes of 7' data. Furthermore, in each segment SG, for example, as shown in FIG. 6, a 2-byte servo byte diagram is arranged first,
This is followed by IE5 bytes of delta by 1-III
) B , -D B , are provided. The servo tool SB has a pair of four-ring bits Fl, , F12 which are shifted by 1/4 track pitch in the outer circumference and circumferential direction with track 1'' as the center, and are arranged on the center line of the track. 3 is formed in advance by applying pressure to the -L boss, etc. For example, the middle of the 1 bit is the mirror surface MR, and this The focus servo signal is detected by the laser beam reflected from the mirror surface, and the laser power is adjusted so that it can be adjusted. Normally, a tracking error signal can be formed by calculating the reflected light when the wobbling pits l-P, , P are detected at the sample points t+, t2. The signal detected at point t forms a data read clock (hereinafter referred to as a -byannel clock).By the way, the present applicant has previously proposed a method using a pair of wobbling clocks without using a clock pit. By configuring the PLL circuit to calculate the inblink data of the number obtained from the bit and control the voltage variable oscillator using the calculated output, a channel clock signal is generated. It realizes an extremely stable PLI circuit and accurate channel clock.

【フックを無調整
のＰＬＬ回路によって発生させることを可能とする技術
を提案した（特願平１−２９５１４１号）。 すなわち、第７図（ａ）に示すようにつ４ブリンクビッ
トＰ、、Ｐ、によって得られるＲＦ再生イ言号−５ＲＦ
に対してヂャンネルクロックＣ−ＣＬＫに同期したザン
ブリングバルスＳｌ、によって、レベＪしく直Ａ、、Ａ
、、Ｂ＋、ｌ）ｚを→ノンブリングし、（Ａ＋　＋Ｂ＋
１−（Ａ２＋Ｂｚ）の演算を行なって、これを位相差を
示すＰＬＩ、エラー信号としてＰＬＬＮ路に注入するこ
とによって２第７図（ａ）のイーＱ相状態が保たれるよ
うにするものである。 例えば同図（ｂ）のように位相がずれた状態ではｆＡ＋
”Ｂ＋１ｌＡｚ”Ｂｚｌ　＞　ｏとなり、また同図（ｅ
）の状態では（ＡＩ＋Ｂｌ）−（Ａ２十８２）〈Ｏとな
るＰ　Ｌ−１，−エラー信号が生成され、ヂャンネルク
ロックの位相ずれが補正される。 このクロック検出方式によってビットとヂャンネルクロ
ックが同期すれば温度変化にかかわらず、無調整で、例
えば同図（ａ　）　（７）　Ａ　ｐＸ、　Ｂ　ｐｘで示
されるようにウオブリングビットの正確なビク点を得る
ことができ、正確なｌ・ラッキングニラ−信号を得られ
るようになる等、ヂャンネルクロックに基づく正確なシ
ステム動作が実現される。 ［発明が解決しようとする問題点］ しかしながら、ウォブリングピットはトラックセンタか
ら１／４トラック偏位しているため、光スポットがオン
トラック状態の時には、その再生信号レベルはトラック
センタにあるビット（クロックピットＰ３）による再生
信号レベルに比べて低く　Ｓ／Ｎが悪い。従って、この
ウォブリングピットの再生信号を使用してクロック再生
を行なう方式においては、オントラック時、つまりチャ
ンネルクロックに対して最も安定性が要求される記録時
或は再生時に、多少チャンネルクロックの再生安定性に
欠けてしまうという問題がある。 また、オントラック時とオフトラック時では、上記演算
によって得られるＰＬＬエラー信号のゲインが正確には
一定にならないため、特にシーク時等は必ずしも常に安
定した位相関係に保持されるとは限らないという問題も
ある。 ［問題点を解決するための手段］ 本発明はこのような問題点にかんがみてなされたもので
、各ウォブリングピットから得られる再生ＲＦ信号から
チャンネルクロックによってサンプリングされるＡ　１
．　Ａ　２及びＢ、、Ｂ、の値だけでなく、クロックピ
ットから得られる再生ＲＦ信号からも同様にチャンネル
クロックによってサンプリングされるＣ、、Ｃ２の値を
得、これらの値に対して（ｆＡ＋＋ｃ＋）”＋（Ｂ＋＋
Ｃ，）”）−（ｌＡｚ”ｃｚｌ”＋ｆＢｚ＋ｃｚ１２）
の演算を行なってその演算結果に基づいて生成されたＰ
ＬＬエラー信号をＰＬＬ回路に注入してチャンネルクロ
ック信号を形成するように構成する。 ［作用］ ＰＬＬエラー信号を形成するデータ内にクロックピット
からのサンプリング値が重みづけされて含まれることに
より、オントラック時におけるＰＬＬエラー信号生成の
ための再生ＲＦ信号のＳ／Ｎは向上することになり、ま
た、空間的に直交するエラー情報（ＡＩ＋Ｃ１１−（Ａ
２＋Ｃ２１と（Ｂ＋＋Ｃ＋）−ＩＢｔ＋ｃ２）に基づい
て演算式が構成されていることにより、トラッキング状
態に関わらず一定ゲインＰＬＬエラー信号を得ることが
できる。 ［実施例］ 第１図は、本発明の光ディスクのクロック検出方式の一
実施例を実現するためのクロック検出回路のブロック図
である。 １０は光ディスクに記録されている再生ＲＦデータをデ
ジタル信号に変換するＡ／Ｄ変換器、１１はサーボバイ
トに含まれているサーボパターンを検出するサーボパタ
ーン検出部、１２は前記サーボパターン検出部１１から
サーボパターンを示す一連のデータが出力されたとき、
このデータがロードされ、計数値が所定の値にセットさ
れるカウンタを示し、このカウンタは通常、ｌセグメン
トのビット数（１８バイトＸ１５クロツク）２７０進に
設定されている。 １３は前記カウンタ１２の係数値によってサンプルパル
スを出力するようにしたデコーダを示し、デコーダ１３
の出力はサンプリング回路１４に供給されている。サン
プリング回路１４はサンプルパルスによって再生ＲＦデ
ータの中から特定のタイミングで出力されているデータ
を演算部１５に供給している。演算部１５は、後述する
ように再生ＲＦデータを演算することによってチャンネ
ルクロックと同期をとるためのＰＬＬエラーデータを形
成すると同時に、トラッキングエラーも検出できるよう
に構成されている。 １６はＰＬＬエラーデータをアナログ信号に変換するＤ
／Ａ変換器、１７は位相補償回路、１８は電圧可変発振
器を示す。 電圧可変発振器１８の出力は前記カウンタ１２のクロッ
ク信号として供給されると同時に、同期状態が確立され
たときにはチャンネルクロックとなり、このチャンネル
クロックによって光ディスクから読み出される再生ＲＦ
データを差分検出方式で復調する； 第２図は１本発明のクロック検出方式が適用できる光デ
イスク上のサーボバイトの一例を示したもので、ＳＥＰ
はサーボパターンデータとして例λば１−１Ｏ００１，
ＯＯＪが記録されている導入部、Ｗ　ＩＩ）　Ｐはｌ−
ラックセンタより１／４トラツクビツヂ偏侍した一対の
つ４ブリングピットＰ、。 Ｂ２と、トラックセンタ十に位置するクロックピットＰ
３が形成されでいるサーボ領域、ＭＲは全反射面とされ
たミラ一部であり、この後にデータが記録される領域Ｄ
Ａが続いている。 本発明のクロック検出力式は上記したような機能ブロッ
クを備えることにより、安定なチャンネルクロックを形
成するが、以上この動作を説明する。 第２図に示したように、記録再生時にトラック上に記録
されているザーボバ・イト領域なレーザスポットＬ　Ｓ
が２ントラツク状態で照射すると、まずサーボパターン
データ例えばＦ’ｌ　０００１００」がづ−ボパターン
検出部１１によって検出される。そしてカウンタ１２を
所定値にセットし電圧可変発振器１８のタロツクを計数
する。カウンタ】２の計数値はこのクロックを計数し、
所定の計数値で第３図（ａ）に示すようなサンプルパル
ス８Ｐをヲ′コーダ１３から出力し、このサンプル時点
で出力されるライブリングビットＰ、、Ｐ、及びクロッ
クピットＰ３の信袷波形のレベル値（デジタル値）をラ
ッチする。な才コ、オントラック状態の場合、トラック
センタに位置するりｌ“〕ツクビットＰ３による再生出
力レベルは、図示４″るようにつ４ブリングビットＰ１
．ｌ〕２による出生出力レベルよりも太き（なる。 →ノンプルパルスＳＰに基づいでつオンリングビットｉ
）　、　、　　ｌ）２の再生伝号から→ノンブリングさ
れたレベルをそれぞれ図示のとおりＡ、、Ａ２．Ｂ】３
□どし、またり［ｌツクビット■）、の再生出力からザ
ンブリングされたレベルなＣ，、Ｃ，とすると、演算部
１５において、次の演算を行なって１１３　Ｌ　Ｌ、、
、エラー信号Ｅ　ｐｓを生成する。すなわち、ＰＬＬエ
ラー信号Ｅｐｌ。 ””　　（ｆＡ、＋ｃ、）２＋（口１＋ｃＩ）２）−（
（Ａ２＋Ｃ２）　２＋（Ｂ２＋Ｃ２）　２）・・・・・
（１） とされる。 この第１式による出力はＤ／Ａ変換器１６でアナログ信
号に変換され、電圧可変発振器１８の発振位相を制御す
ることになる。 すなわち、この第１式によるＰ■、Ｌエラー信号Ｅ　Ｐ
Ｈは、第３図（ｂ）或は（ｅ）に示すようにチャンネル
クロックの位相がビットに対してずれている場合に２こ
れを同図（ａ）の状態に調整する、ヂャンネルクロツク
再生動作のサーボ信号となり、しかも、そのＰＬＬ”Ｊ
−ボルーブにおけるゲインはトラッキング状態に関わら
ず一定を保つことができる。以）、この第１式について
説明する。 上記Ａ、、Ａ２、Ｂ１、Ｂ２、Ｃ，、Ｃ１、Ｃ２の値に
ついて考えると、 ＋Ａ、−Ａ、ｚ）”ｆｃ＋−Ｃｚ）　＝　ｆＡ＋＋ｃ＋
１−（Ａｚ＋Ｃｚ）・・・・（２）ｆＢＩ−８２）＋（
Ｃ１−Ｃ２）　＝　（ＢｕＣｉ）ｌＢｚ＋ｃｚｌ　・・
・　（３）の各個は、それぞれ県独でもＰＬＬエラー情
報としての性質を有する。すなわち、第３図（ａ）の場
合は ・（Ａ、＋＋Ｃ＋）−”　ｆＡｔ÷Ｃ２１＝Ｏ１即ち（
Ａｔ＋Ｃ，）・（Ａ２÷Ｃ２）・ｆｎｌ＋ｃｌ）ｉＬ＋
ｃ２）　＝０、即ちｆＢ、＋ｃ、ｌ・ｆｒｂ”ｃ２）と
なり、同図（ｂ　の場合は、 ・ｆＡ、＋ｃ、）ｉＡ２＋Ｃ２１＞　Ｏ１即ちｆＡ＋＋
ｃ＋ｌ　＞　（Ａｚ＋ｃ２）・ｆＢ、÷Ｃ＋）−ｆＢｚ
＋ｃ２）　＞　ｏ、即ち（Ｂ、＋−１＞　（ｏｚ＋ｃ２
）さらに、同図（Ｃの場合は、 ・ｆＡＩ＋ｃＩ）ｉＡ、２＋ｃ２）　＜　０、即ち（Ａ
ｌ＋Ｃ１ｌ＜（Ａ２＋Ｃ２１・　ｆＢｌ”ｃｌｌ’−ｆ
Ｂ２＋ｃ２）　　＜　０、即ちｉＢ＋＋ｅ＋）＜（ｉ３
□十Ｃ２＋となる。 従って、上記第１式によるＰ　１．、　Ｉ、エラー１８
号Ｅ、ｐ＋□、すなわち（Ａ　Ｉ　＋　Ｃｌ）とｆＢ、
＋ｃ、ｌの和の２乗と、（Ａ、＋Ｃ２）　と（Ｂ２÷Ｃ
，］の和の２乗との差は、・第３図（ａ）の場合・・・
・Ｅｐ□＝０・第３図（ｂ）の場合・−・・ＥＰＨ＞０
・第３図（ｅ）の場合・・・・ＥｐＨ＜０となり、一つ
まり、このＰＬＬエラー信号Ｅ　ＰＨを利用して正確な
チャンネルクロック再生が可能であることが理解される
。 ここで、つオンリングビットＰ、、ｐ２は、トラックセ
ンタより１／４トラックビッヂ偏位Ｌ２ているため、デ
ィスク半径方向にレーザスポットＬＳがずれたときに出
力されるトンバース漬けば位相差で９０°ずれることに
なる。すなわち、第４図に示すように、クロックピット
Ｐ３の検出信号Ｃに対し、つオンリングビットＰ７．Ｐ
２の検出信号Ａ、Ｂは、ベクトル的に±９０°の位相差
を有する。この第４図上において上記第２式及び第３式
による和信号はベクトル（Ａ＋Ｃ）、及びベクトルＣＢ
＋Ｃ）で表わされるため、第２式及び第３式によるＰＬ
Ｌエラー情報は直交することがわかる。 従って、（Ａ＋Ｃ）”＋　（Ｂ＋］　２は、常に一定で
あり、トラッキング状態によって変化することはない。 これは、上記Ａ、、Ａ２、Ｂ２．Ｂ２、Ｃ，、Ｃ１、Ｃ
２の値については、オントラック、オフトラックの状態
に関わらず常に、 （Ａｌ＋Ｃ１）”＋　ｆＢ＋＋ｃ＋１”＝　ｘ　＋　　
（一定値）（Ａ２”Ｃ２１”＋　ｆＢｚ＋ｃｚ１２＝　
Ｘ　２　（一定値）となるものであると言換えることが
できる。 そして上述したように、ｆＡｉ”ｃｉ　２＋　（Ｂ＋　
＋ｃ＋−１２の値（ｘｌ）と、　　ｆＡ２＋ｃ２１　”
＋　（Ｂ２＋Ｃ２１”（７）値（ｘ２）の差はＰＬＬエ
ラー信号となるものであるため、当該差データ、つまり
第１式から得られるデータ値は、トラッキング状態に関
わらず常に一定ゲインのＰＬＬエラー信号Ｅ　ＰＨとな
ることになる。 本発明のクロック検出方式は、以上のような第１式の演
算値によって電圧可変発振器１８の発振位相がコントロ
ールされるようにしているので、例えば書込／読出動作
時であってオントラック状態のときでも、シーク動作中
でオフトラック状態であっても常に安定したクロック再
生を行なえることになる。 さらに、第１式の演算値であるＰＬＬエラー信号ＥＰＨ
には、クロックピットＰ３の再生信号からのサンプリン
グデータＣ，，Ｃ２を、ウオブリングビットＰ、、Ｐ、
の再生信号からのサンプリングデータＡ１．Ａ２、Ｂ２
．Ｂ２の２倍の重みで含有することになるため、特にオ
ントラック状態時に演算部１５に入力される信号のＳ／
Ｎが良好となり、最も正確なチャンネルクロックが要求
される書込／読出時におけるクロック安定性を向上させ
ることができるものとなる。 なお、さらに再生反射率の差によって生じるレベル変動
も吸収したい場合には、第１式の演算結果を各サンプリ
ング値で割ればよい。 つまり、 ［発明の効果］ 以上説明したように本発明の光ディスクのクロック検出
方式は、つオンリングビット及びクロックピットの再生
信号からチャンネルクロックのタイミングでサンプリン
グしたＡ、、Ａ２．Ｂ、。 Ｂ２、Ｃ，、Ｃ２の値に対して行なった上記第１式の演
算結果に基づいてＰＬＬエラー信号を生成するため、Ｐ
ＬＬエラー信号をトラッキング状態に関わらず一定ゲイ
ンとし、また特にオントラック時に正確なＰＬＬエラー
信号を生成できるため、このＰＬＬエラー信号に基づい
て形成されるチャンネルクロックはより安定化し、もっ
てシステム動作の安定化を促進することができるという
効果がある。[We have proposed a technique that allows a hook to be generated by an unadjusted PLL circuit (Japanese Patent Application No. 1-295141). That is, as shown in FIG. 7(a), the RF reproduction signal obtained by 4 blink bits P, , P,
With the summing pulse Sl synchronized with the channel clock C-CLK, the level J is set directly to A,,A
,,B+,l) → non-bringing z, (A+ +B+
By calculating 1-(A2+Bz) and injecting this into the PLI and PLLN paths indicating the phase difference as error signals, the E-Q phase state shown in FIG. 7(a) is maintained. be. For example, in a state where the phase is shifted as shown in the same figure (b), fA+
“B+1lAz”Bzl > o, and the same figure (e
), a P L-1,- error signal that becomes (AI+Bl)-(A282)<O is generated, and the phase shift of the channel clock is corrected. If the bit and channel clock are synchronized using this clock detection method, accurate fluctuations of the wobbling bit can be achieved without any adjustment regardless of temperature changes, as shown by A pX and B px in (7) (a) of the same figure. Accurate system operation based on the channel clock is achieved, such as by being able to obtain accurate l.racking nilla signals. [Problems to be Solved by the Invention] However, since the wobbling pit is deviated by 1/4 track from the track center, when the optical spot is on track, the level of the reproduced signal is equal to the bit (clock) at the track center. The S/N ratio is low compared to the reproduced signal level due to pit P3). Therefore, in the method of clock reproduction using the reproduction signal of the wobbling pit, the reproduction stability of the channel clock may be slightly affected during on-track, that is, during recording or reproduction, where the most stability is required for the channel clock. The problem is that they lack sex. Furthermore, since the gain of the PLL error signal obtained by the above calculation is not exactly constant between on-track and off-track, a stable phase relationship is not always maintained, especially during seek. There are also problems. [Means for Solving the Problems] The present invention has been made in view of the above problems, and is based on the A1 signal sampled by the channel clock from the reproduced RF signal obtained from each wobbling pit.
．． In addition to the values of A2 and B,,B,, we also obtain the values of C,,C2 sampled by the channel clock from the reproduced RF signal obtained from the clock pit, and for these values, (fA++c+) ”+(B++
C,)")-(lAz"czl"+fBz+cz12)
P generated based on the result of the calculation
The LL error signal is configured to be injected into a PLL circuit to form a channel clock signal. [Function] By weighting and including the sampling value from the clock pit in the data forming the PLL error signal, the S/N of the reproduced RF signal for generating the PLL error signal during on-track is improved. , and spatially orthogonal error information (AI+C11−(A
2+C21 and (B++C+)-IBt+c2), a constant gain PLL error signal can be obtained regardless of the tracking state. [Embodiment] FIG. 1 is a block diagram of a clock detection circuit for realizing an embodiment of the optical disk clock detection method of the present invention. 10 is an A/D converter that converts reproduced RF data recorded on an optical disk into a digital signal; 11 is a servo pattern detection unit that detects a servo pattern included in a servo byte; 12 is the servo pattern detection unit 11; When a series of data indicating a servo pattern is output from
It shows a counter into which this data is loaded and whose count value is set to a predetermined value, and this counter is normally set to the number of bits of an l segment (18 bytes x 15 clocks) in 270 decimal. Reference numeral 13 denotes a decoder that outputs sample pulses according to the coefficient value of the counter 12;
The output of is supplied to the sampling circuit 14. The sampling circuit 14 supplies data that is output at a specific timing from among the reproduced RF data to the arithmetic unit 15 using sample pulses. The calculation unit 15 is configured to form PLL error data for synchronizing with the channel clock by calculating the reproduced RF data as described later, and at the same time, it can also detect tracking errors. 16 is D that converts PLL error data into an analog signal
17 is a phase compensation circuit, and 18 is a voltage variable oscillator. The output of the voltage variable oscillator 18 is supplied as a clock signal to the counter 12, and at the same time becomes a channel clock when a synchronization state is established, and the reproduced RF signal read out from the optical disk by this channel clock.
The data is demodulated by the differential detection method; Figure 2 shows an example of a servo byte on an optical disk to which the clock detection method of the present invention can be applied.
is the servo pattern data, for example λ1-1O001,
Introduction where OOJ is recorded, W II) P is l-
A pair of 4-bring pits P, 1/4 track width apart from the rack center. B2 and clock pit P located at track center 10
The servo area where 3 is formed, MR is a part of the mirror that is a total reflection surface, and the area D where data will be recorded after this.
A continues. The clock detection power type of the present invention forms a stable channel clock by providing the above-mentioned functional blocks, and the operation thereof will be explained above. As shown in Fig. 2, the laser spot L S is the laser spot area recorded on the track during recording and reproduction.
When irradiation is performed in a two-track state, first, servo pattern data such as F'l 000100 is detected by the servo pattern detection section 11. Then, the counter 12 is set to a predetermined value and the tarok of the voltage variable oscillator 18 is counted. The count value of counter】2 counts this clock,
A sample pulse 8P as shown in FIG. 3(a) is output from the coder 13 with a predetermined count value, and the reliability waveform of the live ring bits P, , P and clock pit P3 output at this sampling point is Latch the level value (digital value). In the on-track state, the playback output level by the ring bit P3 located at the track center is as shown in the figure.
．． l]2 is thicker than the output level due to the on-ring bit i based on the non-pull pulse SP.
) , , l) From the reproduced transmission of 2 → non-blending levels are respectively A, , A2 . B]3
□ If the level C,,C, is zumbred from the playback output of Doshi, Matari [ltsukbit ■), then the calculation section 15 performs the following calculation to obtain 113 L L, .
, generates an error signal E ps. That is, the PLL error signal Epl. "" (fA, +c,)2+(mouth1+cI)2)-(
(A2+C2) 2+(B2+C2) 2)・・・・・・
(1) It is said that The output according to the first equation is converted into an analog signal by the D/A converter 16, and the oscillation phase of the voltage variable oscillator 18 is controlled. That is, P■, L error signal E P according to the first equation
H is a channel clock that adjusts the phase of the channel clock to the state shown in Fig. 3 (a) when the phase of the channel clock is shifted from the bit as shown in Fig. 3 (b) or (e). It becomes a servo signal for playback operation, and its PLL "J"
- The gain in the revolve can be kept constant regardless of the tracking state. Hereinafter, this first equation will be explained. Considering the values of A,, A2, B1, B2, C,, C1, and C2 above, +A, -A, z)"fc+-Cz) = fA++c+
1-(Az+Cz)...(2) fBI-82)+(
C1-C2) = (BuCi)lBz+czl...
- Each of the items in (3) has the characteristics of PLL error information in each prefecture and Germany. That is, in the case of Fig. 3(a), ・(A, ++C+)−” fAt÷C21=O1, that is, (
At+C,)・(A2÷C2)・fnl+cl)iL+
c2) = 0, that is, fB, +c, l・frb”c2), and in the same figure (in the case of b, ・fA, +c,)iA2+C21> O1, that is, fA++
c+l > (Az+c2)・fB, ÷C+)-fBz
+c2) > o, i.e. (B, +-1> (oz+c2
) Furthermore, in the same figure (in the case of C, ・fAI+cI)iA, 2+c2) < 0, that is, (A
l+C1l<(A2+C21・fBl"cll'-f
B2+c2) < 0, i.e. iB++e+)<(i3
□It becomes 10C2+. Therefore, P1. according to the first equation above. , I, error 18
No. E, p + □, that is, (A I + Cl) and fB,
+c, the square of the sum of l, (A, +C2) and (B2÷C
The difference between the square of the sum of , ] is ・In the case of Figure 3 (a)...
・Ep□=0・In the case of Fig. 3(b)---EPH>0
- In the case of FIG. 3(e)...EPH<0, which means that it is understood that accurate channel clock reproduction is possible using this PLL error signal EPH. Here, since the two-on ring bits P,, p2 are 1/4 track bit deviation L2 from the track center, the phase difference is 90° if the laser spot LS is output when the laser spot LS is shifted in the disk radial direction. It will shift. That is, as shown in FIG. 4, in response to the detection signal C of clock pit P3, one ring bit P7. P
The two detection signals A and B have a vector phase difference of ±90°. On this FIG.
+C), so PL according to the second and third equations
It can be seen that the L error information is orthogonal. Therefore, (A+C)''+ (B+] 2 is always constant and does not change depending on the tracking state.
For the value of 2, regardless of on-track or off-track status, (Al+C1)"+ fB++c+1" = x +
(Constant value) (A2"C21"+ fBz+cz12=
This can be said to be X 2 (a constant value). And as mentioned above, fAi”ci 2+ (B+
+c+-12 value (xl) and fA2+c21”
+ (B2+C21''(7)) Since the difference between the value (x2) is a PLL error signal, the difference data, that is, the data value obtained from the first equation, is always a PLL error with a constant gain regardless of the tracking state. The clock detection method of the present invention is such that the oscillation phase of the voltage variable oscillator 18 is controlled by the calculated value of the first equation as described above. This means that stable clock reproduction can be performed at all times, even when operating and in an on-track state, or during a seek operation and in an off-track state.Furthermore, the PLL error signal EPH, which is the calculated value of the first equation,
, the sampling data C, , C2 from the reproduced signal of the clock pit P3 are converted into wobbling bits P, , P,
Sampling data from the reproduced signal A1. A2, B2
．． Since it is included with twice the weight of B2, the S/
N becomes good, and clock stability can be improved during writing/reading where the most accurate channel clock is required. Note that if it is desired to further absorb level fluctuations caused by differences in reproduction reflectance, the calculation result of the first equation may be divided by each sampling value. In other words, [Effects of the Invention] As explained above, the clock detection method of the optical disc of the present invention is based on the clock detection method of the optical disc of the present invention, which detects signals A, A2, . B. In order to generate a PLL error signal based on the calculation result of the first equation above performed on the values of B2, C, .
Since the LL error signal has a constant gain regardless of the tracking state, and an accurate PLL error signal can be generated especially when on-track, the channel clock formed based on this PLL error signal becomes more stable, thereby stabilizing system operation. This has the effect of promoting the

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明のクロック検出方式の一実施例に適用で
きるクロック検出回路系のブロック図、第２図は本発明
が適用されるトラックサーボ領域の説明図、 第３図（ａ）（ｂ）（ｃ）はウオブリングビット及びク
ロックビ・ントの再生信号のサンプル点を示す説明図、 第４図はつオンリングビット及びクロックピットの検出
信号の位相差の説明図、 第５図は光ディスクの記録面を示す説明図、第６図は従
来の光ディスクの記録パターンを示す説明図、 第７図（ａ）（ｂ）（ｃ）はつオンリングビットによる
クロック検出方式の説明図である。 １０はＡ、　／　Ｉ−）変換器、１１は→ノ゛−ボバタ
ー、ン検出部、１２はカウンタ、１３は７’ｌ−ダ、１
４はサンプリング回路、１５は演ｐ′部、　■０はＩｉ
）　／　Ａ変換器、１８は電圧可変発振器、Ｐ、、Ｐ、
はウオブリングビット、１〕３はりＯツクビットを示す
。 −ＣＬＫ Ｃ−ＣＬに ｆニーｒ”’−「ルー「−ＬゴFIG. 1 is a block diagram of a clock detection circuit system that can be applied to an embodiment of the clock detection method of the present invention, FIG. 2 is an explanatory diagram of a track servo area to which the present invention is applied, and FIGS. )(c) is an explanatory diagram showing the sample points of the playback signal of wobbling bits and clock pits; Figure 4 is an explanatory diagram of the phase difference of the detection signals of wobbling bits and clock pits; FIG. 6 is an explanatory diagram showing a recording pattern of a conventional optical disc. FIGS. 7(a), (b), and (c) are explanatory diagrams of a clock detection method using on-ring bits. 10 is an A/I-) converter, 11 is a → node detector, 12 is a counter, 13 is a 7'l-da, 1
4 is the sampling circuit, 15 is the performance p' section, ■0 is Ii
)/A converter, 18 is a voltage variable oscillator, P,, P,
indicates a wobbling bit, and 1]3 indicates an O-tsuk bit. -CLK

Claims (1)

【特許請求の範囲】 トラック中心線から内周側及び外周側に偏位している一
対のウォブリングピットと、トラック中心線上に位置す
るクロックピットを所定の間隔で配置した光ディスクに
おいて、 前記各ウォブリングピットの再生信号からチャンネルク
ロックのタイミングでサンプリングしたＡ＿１、Ａ＿２
、Ｂ＿１、Ｂ＿２の値、及びクロックピットの再生信号
からチャンネルクロックのタイミングでサンプリングし
た、Ｃ＿１、Ｃ＿２の値に対して、｛（Ａ＿１＋Ｃ＿１
）＾２＋（Ｂ＿１＋Ｃ＿１）＾２｝−｛（Ａ＿２＋Ｃ＿
２）＾２＋（Ｂ＿２＋Ｃ＿２）＾２｝の演算を行ない、
当該演算の演算結果に基づいて生成されたＰＬＬエラー
信号をＰＬＬ回路に注入してチャンネルクロック信号を
形成することを特徴とする光ディスクのクロック検出方
式。[Scope of Claims] An optical disc in which a pair of wobbling pits deviating from the track centerline toward the inner and outer circumferential sides and a clock pit located on the track centerline are arranged at predetermined intervals, each of the wobbling pits A_1, A_2 sampled at the timing of the channel clock from the reproduced signal of
, B_1, B_2, and the values of C_1, C_2 sampled at the timing of the channel clock from the reproduced signal of the clock pit, {(A_1+C_1
)^2+(B_1+C_1)^2}-{(A_2+C_
2) Perform the operation ^2+(B_2+C_2)^2},
A clock detection method for an optical disc, characterized in that a PLL error signal generated based on the calculation result of the calculation is injected into a PLL circuit to form a channel clock signal.