JPH0469782A - Pwm built-in microcomputer - Google Patents

Abstract

PURPOSE:To prevent the PWMs from being actuated simultaneously by executing the control so that a delay operation is executed between each PWM, when an actuation of plural pulse width modulators (PWM) is applied. CONSTITUTION:A delay operation is executed between plural pulse width modulators (PWM) 1a - 1d and this delay time is controlled. that is, the PWM 1a - 1d executes the pulse width modulation, based on a source clock inputted from a clock divider 2. Also, an enable register 3 controls the operation start and the operation stop of the PWMs 1a - 1d. In such a state, when an actuation of two or more PWMs is applied, a delay control circuit 4 executes a delay operation of the PWM by a set time so that the actuation of each PWM does not occur simultaneously even only one. In such a way, the timing by which the actuation of each PWM 1a - 1d is applied does not match even only one but is delayed, and as long as the operation is executed in the same period, it does not occur that outputs of the PWMs are varied simultaneously.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はパルス幅変調器（以下ＰＷＭと略す）の起動
か同時に掛かることを防ぐためにディレィ制御回路を備
えたマイクロコンピュータに関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a microcomputer equipped with a delay control circuit to prevent pulse width modulators (hereinafter abbreviated as PWM) from being activated simultaneously.

〔従来の技術〕[Conventional technology]

第７図は複数のＰＷＭを制御するための従来のマイクロ
コンピュータのブロック図である。図において、（ｌａ
）、　（Ｉｂ）、　（Ｉｃ）、　（Ｉｄ）はＰ　Ｗ　Ｍ
　、　（２）はクロックデバイダ、（３）はイネーブル
レジスタである。FIG. 7 is a block diagram of a conventional microcomputer for controlling a plurality of PWMs. In the figure, (la
), (Ib), (Ic), (Id) are P W M
, (2) is a clock divider, and (3) is an enable register.

次に動作について説明する。クロックデバイダ（２）は
、システムクロックφを分周し、Ｐ　Ｗ　Ｍ　（ｌａ、
）。Next, the operation will be explained. The clock divider (2) divides the system clock φ and outputs P W M (la,
).

（Ｉｂ）、　（Ｉｃ）、　（Ｉｄ）に出力する。Ｐ　Ｗ
　Ｍ　（Ｉａ）、　（Ｉｂ）（ｌｃ）、　（Ｉｄ）は入
力されるクロックを基に、パルス幅変調を行った波形を
出力する。また、各ＰＷＭの動作開始および動作停止の
制御をイネーブルレジスタ（３）で行う。Output to (Ib), (Ic), and (Id). PW
M (Ia), (Ib), (lc), and (Id) output waveforms that have undergone pulse width modulation based on the input clock. Further, the start and stop of operation of each PWM is controlled by an enable register (3).

〔発明か解決しようとする課題〕[Invention or problem to be solved]

従来のＰＷＭ内蔵マイクロコンピュータは以」−のよう
な構成となっていたのて、各ＰＷＭの周期か同じ場合に
イネーブルすると、ＰＷＭ出力のブタ変化タイミングか
揃い、電磁式アクチュエタ等をドライブした場合、−時
的な電圧降下を招く原因となりそのため、プログラム作
成時、各ＰＷＭの起動を掛けるタイミングをある程度相
対的に遅延させる対策が必要であるという問題点を有し
ていた。A conventional microcomputer with a built-in PWM has the following configuration.If you enable each PWM cycle when they are the same, the PWM output change timings will be the same, and if you drive an electromagnetic actuator, etc. - This causes a temporal voltage drop, and therefore, there is a problem in that when creating a program, it is necessary to take measures to relatively delay the timing of starting each PWM to some extent.

この発明は上記のような問題点を解消するためになされ
たもので、ＰＷＭか同時に起動するのを防止するための
ソフトウェアの負担を無くすことがてきるＰＷＭ内蔵マ
イクロコンピュータを得ることを目的とする。This invention was made in order to solve the above-mentioned problems, and the object is to obtain a microcomputer with a built-in PWM that can eliminate the burden of software to prevent PWM from starting at the same time. .

〔課題を解決するだめの手段〕[Failure to solve the problem]

この発明に係るＰＷＭ内蔵マイクロコンピュタは、複数
のＰＷＭの起動か掛かる時に、各ＰＷＭの間で遅延動作
を行わせるディレィ制御回路を付加したものである。A microcomputer with a built-in PWM according to the present invention has a delay control circuit added thereto to perform a delay operation between each PWM when a plurality of PWMs are activated.

〔作　用〕[For production]

この発明におけるディレィ制御回路は、イネーブルレジ
スタに２つ以上のＰＷＭの動作開始命令が書き込まれた
場合に、ディレィ制御回路により、各ＰＷＭの起動が掛
かるタイミングがとれ１つとして一致せずに遅延し、同
じ周期で動作している限りＰＷＭの出力か同時に変化す
ることを防ぐことができる。The delay control circuit according to the present invention, when two or more PWM operation start commands are written in the enable register, the delay control circuit adjusts the timing at which each PWM starts, so that none of them match and are delayed. As long as they operate at the same cycle, it is possible to prevent the PWM outputs from changing at the same time.

〔実施例〕〔Example〕

以下、この発明の一実施例を図について説明する。 An embodiment of the present invention will be described below with reference to the drawings.

第１図はこの発明の一実施例であるＰＷＭ内蔵マイクロ
コンピュータのブロック図て、図中符号（Ｉａ）、（Ｉ
ｂ）、（Ｉｃ）、（Ｉｄ）、（２）、　（３）は前記従
来のものと同一につきその説明は省略する。図において
、（４）はイネーブルレジスタ（３）とＰ　Ｗ　Ｍ　（
ｌａ）、　（ｌｂ）、　（Ｉｃ）。FIG. 1 is a block diagram of a microcomputer with a built-in PWM, which is an embodiment of the present invention.
b), (Ic), (Id), (2), and (3) are the same as those of the prior art, so their explanation will be omitted. In the figure, (4) is the enable register (3) and P W M (
la), (lb), (Ic).

（１ｄ）の間に接続されたディレィ制御回路である。This is a delay control circuit connected between (1d) and (1d).

次に動作について説明する。クロックデバイダ（２）は
システムクロックφを分周し、Ｐ　Ｗ　Ｍ　（ｌａ、）
。Next, the operation will be explained. The clock divider (2) divides the system clock φ and generates P W M (la,)
.

（Ｉｂ）、　（Ｉｃ）、　（Ｉｄ）はクロックデバイダ
（２）から入力されるソースクロックを基にパルス幅変
調を行う。(Ib), (Ic), and (Id) perform pulse width modulation based on the source clock input from the clock divider (2).

イネーブルレジスタ（３）はＰ　Ｗ　Ｍ　（ｌａ）、　
（Ｉｂ）、　（Ｉｃ）。Enable register (3) is P W M (la),
(Ib), (Ic).

（１ｄ）の動作開始、動作停止を制御する。そして、２
つ以上のＰＷＭの起動か掛かった場合、ディレィ制御回
路（４）は各ＰＷＭの起動かとれ１つとして同時に起き
ないように、ＰＷＭの遅延動作を設定した時間たけ行う
ものである。Controls the start and stop of the operation (1d). And 2
When more than one PWM is activated, the delay control circuit (4) delays the PWM for a set period of time so that the activation of each PWM does not occur simultaneously.

第２図（ａ）はこのＰＷＭ内蔵マイクロコンピュータの
ＰＷＭ出力を一実施例としてタイミングチャートで示し
たものである。各ＰＷＭの出力はディレィ制御回路の効
果により遅延動作を行っているので、同周期で動作して
いる限り出力か同時に立ち上がることはない。FIG. 2(a) is a timing chart showing the PWM output of this PWM built-in microcomputer as an example. Since the outputs of each PWM are delayed by the effect of the delay control circuit, the outputs will not rise at the same time as long as they operate at the same cycle.

第２図（ｂ）は第２図（ａ）の実施例において、ＰＷＭ
■とＰＷＭ３のみ起動を掛けた場合をタイミングチャー
トて示したものである。このとき、各ＰＷＭの出力は（
ａ）の場合よりＰＷＭ２の出力がない場合と等しい。す
なわち、前記従来のものにおいて第６図（ａ）のように
ＰＷＭか起動していたものを、ディレィ制御回路（４）
を設けることにより第６図（ｂ）のように、各ＰＷＭの
周期が同一である限り、波形の変化が同じタイミングで
起こることを防止する。FIG. 2(b) shows the PWM in the embodiment of FIG. 2(a).
This is a timing chart showing the case where only (1) and PWM3 are activated. At this time, the output of each PWM is (
This is equivalent to the case where there is no output of PWM2 compared to case a). In other words, the delay control circuit (4) replaces the conventional circuit that activated PWM as shown in FIG. 6(a).
By providing this, as shown in FIG. 6(b), as long as the periods of each PWM are the same, changes in waveforms are prevented from occurring at the same timing.

第３図（ａ）〜（Ｃ）はディレィ制御回路によるＰＷＭ
の遅延動作のこの発明の他の実施例をＰＷＭ出力をタイ
ミングチャートで表わすことにより示したものである。Figures 3(a) to (C) show PWM using the delay control circuit.
Another example of the delay operation of the present invention is shown by representing the PWM output with a timing chart.

このようにディレィ制御回路により、自由な遅延時間の
設定、及び、起動順位の設定か可能である。また、第４
図、第５図はこの発明の他の実施例を示すブロック図で
ある。In this way, by using the delay control circuit, it is possible to freely set the delay time and the starting order. Also, the fourth
5 are block diagrams showing other embodiments of the present invention.

第４図は前記実施例におけるクロックデバイダ（２）を
プリスケーラ（５）に変えたものである。この回路にお
いて、プリスケーラ（５）はクロックデバイダ（２）と
同様にシステムクロックφを分周し、ＰＷＭ（Ｉａ）、
　（ｌｂ）、　（Ｉｃ）、　（Ｉｄ）にソースクロック
を出力するものである。従って、ディレィ制御回路（４
）は前記実施例と同様に、複数のＰＷＭの内２つ以上の
ＰＷＭの起動かかかったときに、各ＰＷＭの遅延動作を
起こし、同周期で動作している限り、ＰＷＭの出力が同
時に変化することを防ぐものである。In FIG. 4, the clock divider (2) in the above embodiment is replaced with a prescaler (5). In this circuit, the prescaler (5) divides the system clock φ in the same way as the clock divider (2), and divides the system clock φ into PWM (Ia),
The source clock is output to (lb), (Ic), and (Id). Therefore, the delay control circuit (4
) is similar to the above embodiment, when two or more PWMs among the plurality of PWMs are started, the delay operation of each PWM is caused, and as long as the PWMs are operating at the same cycle, the outputs of the PWMs change simultaneously. This is to prevent this from happening.

第５図は前記実施例におけるＰＷＭ（Ｉａ）〜（１ｄ）
をタイマ（６ａ）〜（６ｄ）に変えたもので、このよう
な使用法においてもディレィ制御回路（４）は、複数の
タイマの内２つ以上のタイマの起動か掛かった場合に、
各タイマの遅延動作を起こし、同周期で動作している限
り、タイマの出力か同時に変化することを防ぐものであ
る。FIG. 5 shows PWM (Ia) to (1d) in the above embodiment.
is changed to timers (6a) to (6d), and even in this usage, the delay control circuit (4) will delay the activation of two or more timers among the plurality of timers.
This causes a delay operation of each timer and prevents the outputs of the timers from changing at the same time as long as they operate at the same cycle.

さらに、前記実施例と上記２つの他の実施例において、
ディレィ制御回路の具体的回路は示していないか、前述
の動作を得ることか出来れば、との様な構成であっても
良いことはいうまでもない。Furthermore, in the above embodiment and the above two other embodiments,
It goes without saying that the specific circuit of the delay control circuit is not shown, or that it may be configured as long as it can obtain the above-mentioned operation.

〔発明の効果〕〔Effect of the invention〕

以上のようにこの発明によれば、複数のＰＷＭの内２つ
以上のＰＷＭの起動が掛かった場合にその出力か変化す
るタイミングを設定した時間たけ遅延させることかでき
、したかって、電磁式アクチュエータ等をドライブした
場合に一時的な電圧降下を防ぐためのソフトウェア上の
処置を必要としなくなるなとの効果かある。As described above, according to the present invention, when two or more PWMs among a plurality of PWMs are activated, the timing at which the output changes can be delayed by a set time, and thus the electromagnetic actuator This has the effect of eliminating the need for software measures to prevent temporary voltage drops when driving etc.

【図面の簡単な説明】[Brief explanation of drawings]

第１図はこの発明の一実施例であるＰＷＭ内蔵マイクロ
コンピュータのブロック図、第２図は第１図のディレィ
制御回路によるＰＷＭの遅延動作の一実施例を示すタイ
ミングチャート、第３図はディレィ制御回路によるＰＷ
Ｍの遅延動作の他の実施例を示すタイミングチャート、
第４図、第５図はこの発明の他の実施例を示すブロック
図、第６図はこの発明によって課題を解決する方法を示
したタイミングチャート、第７図は従来のマイクロコン
ビコータのブロック図である。 図において、（Ｉａ）　〜（Ｉｄ）はＰＷＭ、（２）は
クロックデバイダ、（３）はイネーブルレジスタ、（４
）はディレィ制御回路、（５）はプリスケーラ、（６ａ
）〜（６ｄ）はタイマを示す。 なお、図中、同一符号は同一、又は相当部分を示す。 代　　理　　人　　　大　　岩　　増　　雄第１図 （Ｑ） ２・７Ｄツノテハ′４ア Ｊ：イ半−７°ルトｌスＺ ４・テう目刺１卸回路 書（自発）FIG. 1 is a block diagram of a microcomputer with a built-in PWM which is an embodiment of the present invention, FIG. 2 is a timing chart showing an embodiment of PWM delay operation by the delay control circuit of FIG. 1, and FIG. PW by control circuit
A timing chart showing another example of the delay operation of M,
FIGS. 4 and 5 are block diagrams showing other embodiments of the present invention, FIG. 6 is a timing chart showing a method for solving the problems by this invention, and FIG. 7 is a block diagram of a conventional micro combi coater. It is. In the figure, (Ia) to (Id) are PWM, (2) is a clock divider, (3) is an enable register, and (4) is a clock divider.
) is the delay control circuit, (5) is the prescaler, (6a
) to (6d) indicate timers. In addition, in the figures, the same reference numerals indicate the same or equivalent parts. Agent Masuo Daiiwa Fig. 1 (Q) 2.7D Tsunoteha'4A J: A half-7° Lutrus Z 4.Teu Meguchi 1 Wholesale circuit book (self-produced)

Claims (1)

【特許請求の範囲】[Claims] 複数のパルス幅変調器、このパルス幅変調器の動作開始
および動作停止を制御するイネーブルレジスタ、前記複
数のパルス幅変調器の内２つ以上の動作開始が同時に行
われることを防止して、各パルス幅変調器の間で遅延動
作させこの遅延時間を制御することを可能にしたディレ
イ制御回路、このディレイ制御回路によりパルス幅変調
器が同じ周期で動作している限り前記パルス幅変調器の
出力が同タイミングで変化するのを防止したことを特徴
とするＰＷＭ内蔵マイクロコンピュータ。a plurality of pulse width modulators; an enable register for controlling the start and stop of operation of the pulse width modulators; A delay control circuit that allows delay operation between pulse width modulators to control this delay time, and as long as the pulse width modulators operate at the same cycle, the output of the pulse width modulator is controlled by this delay control circuit. A microcomputer with a built-in PWM, characterized in that it prevents changes at the same timing.