JPH0467632A - 半導体装置の多層配線の形成方法 - Google Patents
半導体装置の多層配線の形成方法Info
- Publication number
- JPH0467632A JPH0467632A JP18122490A JP18122490A JPH0467632A JP H0467632 A JPH0467632 A JP H0467632A JP 18122490 A JP18122490 A JP 18122490A JP 18122490 A JP18122490 A JP 18122490A JP H0467632 A JPH0467632 A JP H0467632A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- semiconductor device
- interlayer insulating
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 230000015572 biosynthetic process Effects 0.000 title abstract description 7
- 239000010410 layer Substances 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 38
- 239000011229 interlayer Substances 0.000 claims abstract description 23
- 239000012535 impurity Substances 0.000 claims abstract description 6
- 239000001257 hydrogen Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 2
- 238000009751 slip forming Methods 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims 1
- 238000002161 passivation Methods 0.000 abstract description 9
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract description 5
- 230000004888 barrier function Effects 0.000 abstract description 3
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 2
- UPSOBXZLFLJAKK-UHFFFAOYSA-N ozone;tetraethyl silicate Chemical compound [O-][O+]=O.CCO[Si](OCC)(OCC)OCC UPSOBXZLFLJAKK-UHFFFAOYSA-N 0.000 abstract 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract 1
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 239000011574 phosphorus Substances 0.000 abstract 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 18
- 230000006866 deterioration Effects 0.000 description 9
- 238000005755 formation reaction Methods 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005587 bubbling Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の多層配線の形成方法に係り、特
に下層配線層により生じる段差を緩和するため、層間絶
縁膜を平坦に形成し、かつ、長寿命で信頼性の高い半導
体装置の多層配線の形成方法に関する。
に下層配線層により生じる段差を緩和するため、層間絶
縁膜を平坦に形成し、かつ、長寿命で信頼性の高い半導
体装置の多層配線の形成方法に関する。
従来の半導体装置、例えばバイポーラ集積回路。
MO3集積回路では、高集積密度化のため多層配線が施
されている。このような半導体装置では、下層A2配線
層は、基板のA!配線が施されていない部分に対して段
差形状となる。従って、層間絶縁膜を介して上層A!配
線層にもこの段差形状が転写される。するとこの段差部
に応じて上層へ!配線層の厚みが薄くなる部分が生じ、
その結果へ!配線の断線が生じる虞れがあった。
されている。このような半導体装置では、下層A2配線
層は、基板のA!配線が施されていない部分に対して段
差形状となる。従って、層間絶縁膜を介して上層A!配
線層にもこの段差形状が転写される。するとこの段差部
に応じて上層へ!配線層の厚みが薄くなる部分が生じ、
その結果へ!配線の断線が生じる虞れがあった。
そこで、段差の溝内に絶縁膜を埋め込んで層間絶縁膜を
平坦化し、かつ、基板及びAI!、配線層に損傷を与え
ないように低温下で層間絶縁膜を形成する方法としてS
OG法(スピンオングラス法)が知られている。
平坦化し、かつ、基板及びAI!、配線層に損傷を与え
ないように低温下で層間絶縁膜を形成する方法としてS
OG法(スピンオングラス法)が知られている。
しかしながら、SOG法では平坦な5in2膜(SOC
膜)を形成する際、無機系Si化合物溶液を用いており
、険しい段差を平坦化するためSOG膜の膜厚が厚(な
るに従い、加熱の際に溶剤が蒸発してSOG膜の体積変
化(凝固)が生じるため、SOG膜のエツジ部にクラッ
クが生じて半導体装置の電気的特性の著しい劣化を生じ
ることになる。このため、クランクを発生することなく
SOG法によって緩和できる段差は、4000人程度変
則度であることが知られていた。
膜)を形成する際、無機系Si化合物溶液を用いており
、険しい段差を平坦化するためSOG膜の膜厚が厚(な
るに従い、加熱の際に溶剤が蒸発してSOG膜の体積変
化(凝固)が生じるため、SOG膜のエツジ部にクラッ
クが生じて半導体装置の電気的特性の著しい劣化を生じ
ることになる。このため、クランクを発生することなく
SOG法によって緩和できる段差は、4000人程度変
則度であることが知られていた。
そこで、4000人を大幅に越えるような険しい段差が
生じても、クランクを発生することなく層間絶縁膜の平
坦化を行うことができる従来例として、有機系Si化合
物である。テトラエトキシシラン−03(以下、ノンド
ープオゾンTEO3゜と称する)からなるガス系をソー
スガスとして用い、常圧、低温下のCVDによる成膜反
応を行い、分解の結果生じるSin、のりフロー性によ
り段差部の平坦化を行う従来例が知られている(例えば
、セミコンニューズ、1988.1)。
生じても、クランクを発生することなく層間絶縁膜の平
坦化を行うことができる従来例として、有機系Si化合
物である。テトラエトキシシラン−03(以下、ノンド
ープオゾンTEO3゜と称する)からなるガス系をソー
スガスとして用い、常圧、低温下のCVDによる成膜反
応を行い、分解の結果生じるSin、のりフロー性によ
り段差部の平坦化を行う従来例が知られている(例えば
、セミコンニューズ、1988.1)。
そして、通常、半導体装置は、湿度等の外気による素子
特性の劣化を防ぐため、半導体装置の表面にパッシベー
ション膜(最終保護膜)を有している。このパッシベー
ション膜として一般的に用いられる窒化シリコン膜は、
プラズマCVD法により半導体装置表面に形成する際、
モア゛ノラン(SiH4)−アンモニア(NH,)系が
多く用いられ、200〜400°Cで次式の反応が利用
される。
特性の劣化を防ぐため、半導体装置の表面にパッシベー
ション膜(最終保護膜)を有している。このパッシベー
ション膜として一般的に用いられる窒化シリコン膜は、
プラズマCVD法により半導体装置表面に形成する際、
モア゛ノラン(SiH4)−アンモニア(NH,)系が
多く用いられ、200〜400°Cで次式の反応が利用
される。
3S iH4+4NH:I→S i*Na + 12
Hz〔発明が解決しようとする課題〕 しかしながら、前記従来例では、半導体装置の平坦化は
達成されたが、前記パッシベーション膜を形成する反応
の際に生じるH2がホットキャリア現象を引き起こす主
原因となっていた。このホットキャリヤ現象により生じ
た電子の一部が層間絶縁膜に飛び込み捕獲され、しきい
電圧が変わる。
Hz〔発明が解決しようとする課題〕 しかしながら、前記従来例では、半導体装置の平坦化は
達成されたが、前記パッシベーション膜を形成する反応
の際に生じるH2がホットキャリア現象を引き起こす主
原因となっていた。このホットキャリヤ現象により生じ
た電子の一部が層間絶縁膜に飛び込み捕獲され、しきい
電圧が変わる。
この現象は、半導体装置の動作に伴って生じるため、回
路の誤動作が生じ易くなり、半導体装置の信転性をなく
し、さらに、寿命劣化を引き起こし易いという課題があ
った。
路の誤動作が生じ易くなり、半導体装置の信転性をなく
し、さらに、寿命劣化を引き起こし易いという課題があ
った。
そこで、このような課題を解決するために本発明は、半
導体装置の多層配線の形成方法において、層間絶縁膜の
平坦化を行い、かつ、耐ホツトキャリア性に優れ、半導
体装置特性の変動、劣化をきたすことなく多層配線を形
成可能な、半導体装置の多層配線の形成方法を提供する
ことを目的とする。
導体装置の多層配線の形成方法において、層間絶縁膜の
平坦化を行い、かつ、耐ホツトキャリア性に優れ、半導
体装置特性の変動、劣化をきたすことなく多層配線を形
成可能な、半導体装置の多層配線の形成方法を提供する
ことを目的とする。
〔課題を解決するための手段]
この目的を達成するために本発明は、下層配線層上に層
間絶縁膜を形成し、前記層間絶縁膜上に上層配線層を形
成する半導体装置の多層配線の形成方法において、前記
下層配線上にリフロー性を有する絶縁膜を形成する第一
工程と、当該第一工程の膜上に不純物をドープした絶縁
膜を連続して形成し水素を固定できる第二工程と、を備
えてなり、第一工程の膜と第二工程の膜とで層間絶縁膜
を形成する半導体装置の多層配線の形成方法であること
を特徴とするものである。
間絶縁膜を形成し、前記層間絶縁膜上に上層配線層を形
成する半導体装置の多層配線の形成方法において、前記
下層配線上にリフロー性を有する絶縁膜を形成する第一
工程と、当該第一工程の膜上に不純物をドープした絶縁
膜を連続して形成し水素を固定できる第二工程と、を備
えてなり、第一工程の膜と第二工程の膜とで層間絶縁膜
を形成する半導体装置の多層配線の形成方法であること
を特徴とするものである。
〔作用]
この発明に係る半導体装置の多層配線の形成方法によれ
ば、下層配線層上に層間絶縁膜を形成し、前記層間絶縁
膜上に上層配線層を形成する半導体装置の多層配線の形
成方法において、段差のある前記下層配線上に、リフロ
ー性を有する絶縁膜を形成する第一工程を有することで
、前記段差を緩和し、当該絶縁膜を平坦に形成すること
ができる。
ば、下層配線層上に層間絶縁膜を形成し、前記層間絶縁
膜上に上層配線層を形成する半導体装置の多層配線の形
成方法において、段差のある前記下層配線上に、リフロ
ー性を有する絶縁膜を形成する第一工程を有することで
、前記段差を緩和し、当該絶縁膜を平坦に形成すること
ができる。
そして、第一工程で得た膜上に、さらに連続して不純物
をドープした絶縁膜を形成し水素を固定できる第二工程
を有することで、前記半導体装置のパッシベーション膜
の形成過程で生じる、ホットキャリヤ現象の主原因であ
るH2を当該絶縁膜が固定し、H2に対する障壁層とし
て作用して、ホットキャリア現象を引き起こすことを防
ぐことができる。
をドープした絶縁膜を形成し水素を固定できる第二工程
を有することで、前記半導体装置のパッシベーション膜
の形成過程で生じる、ホットキャリヤ現象の主原因であ
るH2を当該絶縁膜が固定し、H2に対する障壁層とし
て作用して、ホットキャリア現象を引き起こすことを防
ぐことができる。
このため、第一工程の絶縁膜と第二工程の絶縁膜とで層
間絶縁膜を形成することで、当該層間絶縁膜は平坦化さ
れ、かつ、耐ホツトキャリア性に優れ、半導体装置特性
の変動、劣化をきたすことなく多層配線を形成可能な、
半導体装置の多層配線の形成方法を提供することができ
る。
間絶縁膜を形成することで、当該層間絶縁膜は平坦化さ
れ、かつ、耐ホツトキャリア性に優れ、半導体装置特性
の変動、劣化をきたすことなく多層配線を形成可能な、
半導体装置の多層配線の形成方法を提供することができ
る。
次に本発明の実施例について、図面に基づいて説明する
。
。
第1図ないし第4図は、本発明の一実施例に係る多層配
線の形成方法を示す断面構成図である。
線の形成方法を示す断面構成図である。
第1図の工程では、Si基板1上に、所定のパターンに
従い下層A!配線層2を形成する。
従い下層A!配線層2を形成する。
次に、第2図の工程で、第1図の工程で得た全面に常圧
CVD装置により絶縁膜として、ノンドープオゾンTE
O3膜3を形成する。常圧CVD装置に導入されるソー
スガスとしては、S 1 ; 20%、0.;75%、
Nz;60%を導入する。
CVD装置により絶縁膜として、ノンドープオゾンTE
O3膜3を形成する。常圧CVD装置に導入されるソー
スガスとしては、S 1 ; 20%、0.;75%、
Nz;60%を導入する。
処理温度は380°Cとし、5〜8分間行い、ノンドー
プオゾンTEO3膜3の厚さを4000〜6000人程
度に形成する変 則E01は蒸気圧が低い気体状の有機Si化合物である
ので、常圧CVD装置への導入に際しては、数10℃の
加熱を行い窒素によるバブリングを必要とする。
プオゾンTEO3膜3の厚さを4000〜6000人程
度に形成する変 則E01は蒸気圧が低い気体状の有機Si化合物である
ので、常圧CVD装置への導入に際しては、数10℃の
加熱を行い窒素によるバブリングを必要とする。
一方オシンはTE01の酸化3分解を促進してSin、
を形成するために、反応ガス中に添加されるものであり
、反応ガス中に18000ppm含有される。オゾンの
導入については、放電を利用して、酸素の分解を行う。
を形成するために、反応ガス中に添加されるものであり
、反応ガス中に18000ppm含有される。オゾンの
導入については、放電を利用して、酸素の分解を行う。
この常圧CVDに際しては、オゾンがTE01の分解を
促進するため、低温(350°C)下においても大きな
成長速度(成膜温度380°C前後において100〜5
000人/分で制御可能)でノンドープオゾンTEO3
膜3の形成が可能である。
促進するため、低温(350°C)下においても大きな
成長速度(成膜温度380°C前後において100〜5
000人/分で制御可能)でノンドープオゾンTEO3
膜3の形成が可能である。
従って、下層Aj2配線層2に損傷を与える虞れがない
。このノンドープオゾンT E’ OS膜3は絶縁膜で
あると共に、下層A2配線2同士の間に存在する溝(下
層A1配線2とSi基板1との段差)に埋め込まれて、
下層A!配線2によって生した段差を緩和して平坦化す
る。
。このノンドープオゾンT E’ OS膜3は絶縁膜で
あると共に、下層A2配線2同士の間に存在する溝(下
層A1配線2とSi基板1との段差)に埋め込まれて、
下層A!配線2によって生した段差を緩和して平坦化す
る。
また、ノンドープオゾンTEO3膜3は、TEOSガス
から形成されるため、凝固の際の収縮の影響がない結果
、ノンドープオゾンTEO3膜3を厚く形成してもクラ
ンク発生の問題もない。また、ノンドープオゾンTEO
3膜の厚さは、下層Al・配線2の厚さ(高さ)により
任意に決定し、常圧CVDの処理時間により所望の厚さ
に調整することができる。
から形成されるため、凝固の際の収縮の影響がない結果
、ノンドープオゾンTEO3膜3を厚く形成してもクラ
ンク発生の問題もない。また、ノンドープオゾンTEO
3膜の厚さは、下層Al・配線2の厚さ(高さ)により
任意に決定し、常圧CVDの処理時間により所望の厚さ
に調整することができる。
次に、第3図の工程では、第2図の工程に連続して、第
2図の工程で形成した、平坦化されたノンドープオゾン
TEO3膜3上に絶縁膜として、リンドープオゾンTE
O3膜4を常圧CVD装置にて形成する。この時、第2
図の工程で常圧CVD装置に導入したソースガスとして
、Si;30%、O+;75%、N、;60%、P、3
0%を導入する。その他の処理条件は第2図の工程と同
様に行い、厚さ2000〜4000人のリンドープオゾ
ンTEO3膜4を形成する。
2図の工程で形成した、平坦化されたノンドープオゾン
TEO3膜3上に絶縁膜として、リンドープオゾンTE
O3膜4を常圧CVD装置にて形成する。この時、第2
図の工程で常圧CVD装置に導入したソースガスとして
、Si;30%、O+;75%、N、;60%、P、3
0%を導入する。その他の処理条件は第2図の工程と同
様に行い、厚さ2000〜4000人のリンドープオゾ
ンTEO3膜4を形成する。
このリンドープオゾンTEO3膜4は、パッシベーショ
ン膜を形成する際に発生するホットキャリヤ現象の主原
因であるH2を固定し、H2に対する障壁層として作用
する。このため、ホットキャリヤ現象を防ぐことができ
る。
ン膜を形成する際に発生するホットキャリヤ現象の主原
因であるH2を固定し、H2に対する障壁層として作用
する。このため、ホットキャリヤ現象を防ぐことができ
る。
前記ノンドープオゾンTEO3膜3と前記リンドープオ
ゾンTEO3膜4とで、層間絶縁膜を形成する。
ゾンTEO3膜4とで、層間絶縁膜を形成する。
そして、第4図の工程では、第3図の工程で得た平坦化
されたリンドープオゾンTEO3膜4の上に上層AI2
配線層5を形成する。
されたリンドープオゾンTEO3膜4の上に上層AI2
配線層5を形成する。
第4図の工程後、第2図以降の工程を繰り返すことで、
所望の多層配線を有する半導体装置を製造することがで
きる。
所望の多層配線を有する半導体装置を製造することがで
きる。
最後に、半導体装置の表面にパッシベーション膜を形成
する。
する。
以上の工程により、平坦化され、かつ、耐ホツトキャリ
ア性に優れ、半導体装置特性の変動、劣化をきたすこと
なく多層配線を形成することができた。
ア性に優れ、半導体装置特性の変動、劣化をきたすこと
なく多層配線を形成することができた。
そして、配線層ごとにリンドープオゾンTEO3膜4を
形成するので、前記H2を各TE01膜4で固定するこ
とができるため、耐ホツトキャリア性をより確実にする
。
形成するので、前記H2を各TE01膜4で固定するこ
とができるため、耐ホツトキャリア性をより確実にする
。
次に、本実施例により製造した半導体装置(発明品)と
従来の製造方法で製造した層間絶縁膜に不純物をドープ
していない半導体装置(従来品)との寿命劣化を比較し
た。比較方法は、半導体装置に最大電圧(5,5V)を
かけ、その時のgm(しきい電圧)の低下が10%とな
った時を寿命劣化とした。なお、発明品と従来品との間
で配線層の数、配線の厚さ(高さ)、トータルの層間絶
縁膜の厚さは同一とした。
従来の製造方法で製造した層間絶縁膜に不純物をドープ
していない半導体装置(従来品)との寿命劣化を比較し
た。比較方法は、半導体装置に最大電圧(5,5V)を
かけ、その時のgm(しきい電圧)の低下が10%とな
った時を寿命劣化とした。なお、発明品と従来品との間
で配線層の数、配線の厚さ(高さ)、トータルの層間絶
縁膜の厚さは同一とした。
この結果、発明品は従来品に比べ、10倍寿命劣化が向
上していることが確認された。
上していることが確認された。
また、第3図の工程では、不純物としてPを用いたリン
ドープオゾンTEO3膜を形成したが、これに限らない
。
ドープオゾンTEO3膜を形成したが、これに限らない
。
そして、配線としてAPを用いたが、/1−Cu、Af
−3t、Af−Ta等各種導伝性物質を用いることもで
きる。
−3t、Af−Ta等各種導伝性物質を用いることもで
きる。
本実施例では、多層配線の形成方法について説明したが
、単層配線の形成方法に用いることを妨げるものではな
い。
、単層配線の形成方法に用いることを妨げるものではな
い。
以上説明したように本発明に係わる半導体装置の多層配
線の形成方法によれば、第一工程を有することで、絶縁
膜を平坦に形成でき、さらに、第二工程を有することで
、パッシベーション膜の形成過程で発生するH2を固定
することができる。
線の形成方法によれば、第一工程を有することで、絶縁
膜を平坦に形成でき、さらに、第二工程を有することで
、パッシベーション膜の形成過程で発生するH2を固定
することができる。
この結果、当該層間絶縁膜は平坦化され、かつ、耐ホー
/ )キャリア性に優れ、半導体装置特性の変動、劣化
をきたすことなく多層配線を形成可能な、半導体装置の
多層配線の形成方法をを提供することができる。
/ )キャリア性に優れ、半導体装置特性の変動、劣化
をきたすことなく多層配線を形成可能な、半導体装置の
多層配線の形成方法をを提供することができる。
第1図ないし第4図は、本発明の一実施例に係る多層配
線の形成方法を示す断面構成図である。 図中、1はSi基板、2は下層A2配線層、3はノンド
ープオゾンTEO3膜、4はリンドープオゾンTEO3
膜、5は上層AI!、配線層を示す。
線の形成方法を示す断面構成図である。 図中、1はSi基板、2は下層A2配線層、3はノンド
ープオゾンTEO3膜、4はリンドープオゾンTEO3
膜、5は上層AI!、配線層を示す。
Claims (1)
- (1)下層配線層上に層間絶縁膜を形成し、前記層間絶
縁膜上に上層配線層を形成する半導体装置の多層配線の
形成方法において、前記下層配線上にリフロー性を有す
る絶縁膜を形成する第一工程と、当該第一工程の膜上に
不純物をドープした絶縁膜を連続して形成し水素を固定
できる第二工程と、を備えてなり、第一工程の膜と第二
工程の膜とで層間絶縁膜を形成することを特徴とする半
導体装置の多層配線の形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18122490A JPH0467632A (ja) | 1990-07-09 | 1990-07-09 | 半導体装置の多層配線の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18122490A JPH0467632A (ja) | 1990-07-09 | 1990-07-09 | 半導体装置の多層配線の形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0467632A true JPH0467632A (ja) | 1992-03-03 |
Family
ID=16096985
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18122490A Pending JPH0467632A (ja) | 1990-07-09 | 1990-07-09 | 半導体装置の多層配線の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0467632A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6462394B1 (en) | 1995-12-26 | 2002-10-08 | Micron Technology, Inc. | Device configured to avoid threshold voltage shift in a dielectric film |
US7067442B1 (en) | 1995-12-26 | 2006-06-27 | Micron Technology, Inc. | Method to avoid threshold voltage shift in thicker dielectric films |
-
1990
- 1990-07-09 JP JP18122490A patent/JPH0467632A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6462394B1 (en) | 1995-12-26 | 2002-10-08 | Micron Technology, Inc. | Device configured to avoid threshold voltage shift in a dielectric film |
US7067442B1 (en) | 1995-12-26 | 2006-06-27 | Micron Technology, Inc. | Method to avoid threshold voltage shift in thicker dielectric films |
US8202806B2 (en) | 1995-12-26 | 2012-06-19 | Micron Technology, Inc. | Method to avoid threshold voltage shift in thicker dielectric films |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0171582B1 (ko) | 배선 구조를 갖는 반도체 디바이스 및 그 제조 방법 | |
EP0540321A1 (en) | A method for fabricating an interlayer-dielectric film of semiconductor device | |
JP3015717B2 (ja) | 半導体装置の製造方法および半導体装置 | |
US5003375A (en) | MIS type semiconductor integrated circuit device having a refractory metal gate electrode and refractory metal silicide film covering the gate electrode | |
KR20030064746A (ko) | 프리 금속 유전막을 반도체 기판에 형성하는 방법 | |
JPH08222559A (ja) | 半導体装置の製造方法 | |
JPH0467632A (ja) | 半導体装置の多層配線の形成方法 | |
WO1993011558A1 (en) | Method of modifying contact resistance in semiconductor devices and articles produced thereby | |
JP3247242B2 (ja) | 半導体装置の製造方法 | |
JPH03175632A (ja) | 半導体装置およびその製造方法 | |
KR970007968B1 (ko) | 반도체 소자의 층간 절연막 형성방법 | |
JPH09205146A (ja) | 半導体素子の金属配線保護膜形成方法 | |
JPH02209753A (ja) | 半導体装置の多層配線の形成方法 | |
JPH11233500A (ja) | 絶縁膜の形成方法及びそれを用いた半導体装置と半導体装置製造方法 | |
KR100237022B1 (ko) | 캐패시터의 유전체막 형성방법 | |
JPH10294290A (ja) | 半導体装置の製造方法 | |
JPH08316313A (ja) | コンタクトホールの形成方法 | |
JPH04158551A (ja) | 半導体装置の製造方法 | |
JPH0492425A (ja) | 半導体装置の製造方法 | |
JPH10178159A (ja) | キャパシタを有する半導体装置およびその製造方法 | |
KR100275110B1 (ko) | 텅스텐폴리사이드형성방법 | |
JPH0374842A (ja) | 半導体装置の製造方法 | |
KR100372658B1 (ko) | 반도체소자의금속배선간평탄화절연막형성방법 | |
JP2817680B2 (ja) | 半導体装置の製造方法 | |
CN112635395A (zh) | 半导体器件的制备方法及半导体器件 |