JPH0467622A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH0467622A JPH0467622A JP18181390A JP18181390A JPH0467622A JP H0467622 A JPH0467622 A JP H0467622A JP 18181390 A JP18181390 A JP 18181390A JP 18181390 A JP18181390 A JP 18181390A JP H0467622 A JPH0467622 A JP H0467622A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- nitride layer
- melting point
- point metal
- aluminum layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 48
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 48
- 229910052751 metal Inorganic materials 0.000 claims abstract description 44
- 239000002184 metal Substances 0.000 claims abstract description 44
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 36
- 150000004767 nitrides Chemical class 0.000 claims abstract description 32
- 238000002844 melting Methods 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 22
- 239000010703 silicon Substances 0.000 claims abstract description 22
- 230000008018 melting Effects 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 18
- 238000010438 heat treatment Methods 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 14
- 230000004888 barrier function Effects 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000007872 degassing Methods 0.000 claims description 5
- 238000007790 scraping Methods 0.000 claims description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 abstract description 14
- 230000008569 process Effects 0.000 abstract description 9
- 238000009792 diffusion process Methods 0.000 abstract description 4
- 238000004544 sputter deposition Methods 0.000 abstract description 4
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 2
- 230000008878 coupling Effects 0.000 abstract 1
- 238000010168 coupling process Methods 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 10
- 239000010936 titanium Substances 0.000 description 10
- 229910052719 titanium Inorganic materials 0.000 description 10
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 230000007723 transport mechanism Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【発明の詳細な説明】
〔概 要〕
半導体装置の製造方法に係り、特に、基体上に、バリア
メタルとする高融点金属ナイトライド層を介在させて該
基体のシリコン層と接続する配線用のアルミニウム層を
成膜する際の方法に関し、前記アルミニウム層のグレイ
ンサイズが小さくなりエレクトロマイグレーション耐性
が劣化するのを防止するために、成膜中のアルミニウム
層に窒素が混入しないようにすることを目的とし、前記
アルミニウム層の成膜工程とそれに先立つ前記高融点金
属ナイトライド層の成膜工程との間に、該高融点金属ナ
イトライド層から窒素を脱ガスする真空加熱工程を有す
るように構成し、また、前記高融点金属ナイトライド層
の成膜工程と前記真空加熱工程との間に、該高融点金属
ナイトライド層の表面を削る高周波エツチング工程を有
するように構成し、また、前記高周波エツチング工程以
後の工程から前記アルミニウム層の成膜工程までの間、
前記基体を大気に曝さないように構成する。[Detailed Description of the Invention] [Summary] It relates to a method for manufacturing a semiconductor device, and in particular to a method for manufacturing a semiconductor device, in particular, a method for manufacturing a semiconductor device by interposing a high melting point metal nitride layer as a barrier metal on a substrate and connecting it to a silicon layer of the substrate. Regarding the method for forming the aluminum layer, the purpose is to prevent nitrogen from being mixed into the aluminum layer during film formation, in order to prevent the grain size of the aluminum layer from decreasing and electromigration resistance from deteriorating. and a vacuum heating step for degassing nitrogen from the high melting point metal nitride layer, between the step of forming the aluminum layer and the preceding step of forming the high melting point metal nitride layer. Further, the method includes a high-frequency etching step for scraping the surface of the high-melting point metal nitride layer between the film-forming step of the high-melting point metal nitride layer and the vacuum heating step, and the high-frequency etching step Between the steps after the step and the step of forming the aluminum layer,
The substrate is configured so as not to be exposed to the atmosphere.
本発明は、半導体装置の製造方法に係り、特に、基体上
に、バリアメタルとする高融点金属ナイトライド層を介
在させて該基体のシリコン層と接続する配線用のアルミ
ニウム層を成膜する際の方法に関する。The present invention relates to a method of manufacturing a semiconductor device, and in particular, to a method for forming a wiring aluminum layer on a substrate to be connected to a silicon layer of the substrate with a high melting point metal nitride layer interposed therebetween as a barrier metal. Concerning the method.
上記アルミニウム層は、絶縁層上に成膜されコンタクト
ホールを埋めて該絶縁層下の上記シリコン層と接続する
が、その接続に関して、シリコンとアルミニウムの直接
接合が招くトラブルを回避するため両者間に上記高融点
金属ナイトライド層を介在させることが検討されている
。The aluminum layer is formed on the insulating layer, fills the contact hole, and connects to the silicon layer below the insulating layer. The interposition of the high melting point metal nitride layer is being considered.
その場合、高融点金属ナイトライド層がアルミニウム層
に対して悪影響を及ぼさないようにすることが望まれる
。In that case, it is desirable to prevent the high melting point metal nitride layer from having an adverse effect on the aluminum layer.
上記アルミニウム層が純アルミニウムである場合には、
上記シリコン層のシリコンを吸い上げてシリコン層にア
ロイピットが生ずる。基体がシリコン基板でありシリコ
ン層が基体に形成された拡散層であると、そのＰＮ接合
がこのアロイピットにより破壊される。If the aluminum layer is pure aluminum,
Alloy pits are generated in the silicon layer by sucking up the silicon in the silicon layer. If the base is a silicon substrate and the silicon layer is a diffusion layer formed on the base, the PN junction will be destroyed by the alloy pit.
このため現在は、アルミニウム層に１〜２％のシリコン
を含ませてアロイピットの発生を防止している。しかし
その場合は、アルミニウム層成膜後の熱処理を経るにつ
れてアルミニウム層中のシリコンがシリコン層上にエピ
タキシャル成長してコンタクト抵抗が増大するという問
題が生ずる。For this reason, at present, the aluminum layer contains 1 to 2% silicon to prevent the occurrence of alloy pits. However, in that case, a problem arises in that silicon in the aluminum layer epitaxially grows on the silicon layer as heat treatment is performed after the aluminum layer is formed, increasing contact resistance.
そこでこの問題を解決するために、シリコン層とアルミ
ニウム層の間にバリアメタルとする高融点金属ナイトラ
イド層例えば窒化チタン層を介在させ、このバリアメタ
ルの下にチタン層などからなるコンタクトメタルを敷く
ことが検討されている。そしてバリアメタル及びコンタ
クトメタルの成膜は、アルミニウム層と同様にスパッタ
リング法によるものである。Therefore, in order to solve this problem, a high melting point metal nitride layer, such as a titanium nitride layer, is interposed as a barrier metal between the silicon layer and the aluminum layer, and a contact metal made of a titanium layer or the like is laid under this barrier metal. This is being considered. The barrier metal and contact metal are formed by the sputtering method similarly to the aluminum layer.
ところで、高融点金属ナイトライド層の上にアルミニウ
ム層を成膜すると、アルミニウム層のグレインサイズが
小さくなりエレクトロマイグレーション耐性が劣化する
という問題が生じた。それは成膜中のアルミニウム層に
窒素が混入したためである。By the way, when an aluminum layer is formed on a high melting point metal nitride layer, a problem arises in that the grain size of the aluminum layer becomes small and electromigration resistance deteriorates. This is because nitrogen was mixed into the aluminum layer during film formation.
そこで本発明は、半導体装置の製造方法に係り、特に、
基体上に、バリアメタルとする高融点金属ナイトライド
層を介在させて該基体のシリコン層と接続する配線用の
アルミニウム層を成膜する際の方法に関し、成膜するア
ルミニウム層のグレインサイズが小さくなりエレクトロ
マイグレーション耐性が劣化するのを防止するために、
成膜中のアルミニウム層に窒素が混入しないようにする
ことを目的とする。Therefore, the present invention relates to a method for manufacturing a semiconductor device, and particularly,
Regarding a method for forming an aluminum layer for wiring on a substrate, which is connected to a silicon layer of the substrate by interposing a high melting point metal nitride layer serving as a barrier metal, the grain size of the aluminum layer to be formed is small. In order to prevent electromigration resistance from deteriorating,
The purpose is to prevent nitrogen from entering the aluminum layer during film formation.
〔課題を解決するための手段］
上記目的を達成するために、本発明の製造方法において
は、前記アルミニウム層の成膜工程とそれに先立つ前記
高融点金属ナイトライド層の成膜工程との間に、該高融
点金属ナイトライド層から窒素を脱ガスする真空加熱工
程を有することを特徴としている。[Means for Solving the Problems] In order to achieve the above object, in the manufacturing method of the present invention, between the step of forming the aluminum layer and the step of forming the high melting point metal nitride layer preceding it, , is characterized by having a vacuum heating step for degassing nitrogen from the high melting point metal nitride layer.
そして、前記高融点金属ナイトライド層の成膜工程と前
記真空加熱工程との間に、該高融点金属ナイトライド層
の表面を削る高周波エツチング工程を有することが望ま
しく、また、前記高周波エツチング工程以後の工程から
前記アルミニウム層の成膜工程までの間、前記基体を大
気に曝さないようにすることが望ましい。It is desirable to include a high-frequency etching step for scraping the surface of the high-melting point metal nitride layer between the film-forming step of the high-melting point metal nitride layer and the vacuum heating step, and after the high-frequency etching step. It is desirable that the substrate is not exposed to the atmosphere during the period from the step to the step of forming the aluminum layer.
本発明者は、成膜中のアルミニウム層に混入する窒素の
発生源がアルミニウム層の下地となる高融点金属ナイト
ライド層である知見を得た。本発明はこの点に着目した
ものである。The present inventor has found that the source of nitrogen mixed into the aluminum layer during film formation is the high melting point metal nitride layer that is the base of the aluminum layer. The present invention focuses on this point.
即ち、上述のように、アルミニウム層の成膜に先立ち、
上記真空加熱工程により高融点金属ナイトライド層から
窒素を脱ガスすれば、高融点金属ナイトライド層はアル
ミニウム層成膜中の窒素発生が大幅に低減して、アルミ
ニウム層は、窒素の混入が殆どなくなり、グレインサイ
ズが小さくなりエレクトロマイグレーション耐性が劣化
するのを防止される。That is, as mentioned above, prior to forming the aluminum layer,
If nitrogen is degassed from the high-melting point metal nitride layer through the vacuum heating process described above, nitrogen generation during aluminum layer formation in the high-melting point metal nitride layer will be greatly reduced, and the aluminum layer will have almost no nitrogen contamination. This reduces the grain size and prevents electromigration resistance from deteriorating.
そして、上記真空加熱工程の前に上記高周波エツチング
工程を挿入すれば、高融点金属ナイトライド層に対する
アルミニウム層の接合が良好になるばかりではなく、真
空加熱工程における高融点金属ナイトライド層からの窒
素の脱ガスがより良く行われて、上記防止の効果が一層
高くなる。If the high-frequency etching step is inserted before the vacuum heating step, not only will the bonding of the aluminum layer to the high-melting point metal nitride layer become good, but also the nitrogen from the high-melting point metal nitride layer will be removed during the vacuum heating step. Since degassing is better performed, the above-mentioned prevention effect becomes even higher.
更に、上述のように基体を大気に曝さないことは、防塵
上の利点もさることながら、高融点金属ナイトライド層
が大気から窒素を吸着するのを阻止して、上記防止効果
の確保を有利にさせる。Furthermore, as mentioned above, not exposing the substrate to the atmosphere not only has the advantage of preventing dust, but also prevents the high melting point metal nitride layer from adsorbing nitrogen from the atmosphere, which is advantageous in securing the above-mentioned prevention effect. Let it be.
以下本発明の実施例についてその工程を示す第１図（ａ
）〜（Ｃ）の断面図を用いて説明する。The following is a diagram illustrating the process of an embodiment of the present invention.
) to (C).
同図において、先ず（ａ）を参照して、基体となるシリ
コン基板１に不純物拡散のシリコン層（拡散層）２を形
成し、その上にＣＶＤ法により厚さ１μ麟のＰＳＧ絶縁
層３を成膜し、これに１．５μｍ角のコンタクトホール
４を開ける。その後、スパッタリング法により、厚さ２
００人のチタン層５と厚さ１０００人の窒化チタン層６
とを連続して成膜する。チタン層５はコンタクトメタル
であり、窒化チタン層６はバリアメタルである。In the figure, first, referring to (a), an impurity-diffused silicon layer (diffusion layer) 2 is formed on a silicon substrate 1 serving as a base, and a PSG insulating layer 3 with a thickness of 1 μm is formed thereon by the CVD method. A film is formed, and a contact hole 4 of 1.5 μm square is opened in this film. After that, by sputtering method, a thickness of 2
00 thick titanium layer 5 and 1000 thick titanium nitride layer 6
and are successively deposited. Titanium layer 5 is a contact metal, and titanium nitride layer 6 is a barrier metal.
チタン層５の成膜条件は、
ターゲット ： チタン（８インチφ）供給ガス ：
アルゴン（流量５０ ＳＣＣＭ）ガス圧力 ：
５ ｍＴｏｒｒ投入電力 ：１．ＯＫＷ
成膜時間 ：１５ 秒
窒化チタン層６の成膜条件は、
ターゲット ： チタン（８インチφ）供給ガス ：
アルゴン（流量２５ ＳＣＣＭ）窒素 （流量２５
５ＣＣＭ）
ガス圧力 ： ２．５ ｍＴｏｒｒ投入電力
：５．ＯＫＷ
成膜時間 ：４０ 秒
である。The conditions for forming the titanium layer 5 are as follows: Target: Titanium (8 inch φ) Supply gas:
Argon (flow rate 50 SCCM) gas pressure:
5 mTorr input power: 1. OKW Deposition time: 15 seconds The deposition conditions for titanium nitride layer 6 are as follows: Target: Titanium (8 inch φ) Supply gas:
Argon (flow rate 25 SCCM) Nitrogen (flow rate 25 SCCM)
5CCM) Gas pressure: 2.5 mTorr Input power
:5. OKW film formation time: 40 seconds.
次いで（ｂ）を参照して、ＲＦエツチング（高周波エソ
チング工程）により窒化チタン層６の表面を１００人程
変則ってから、真空中で４００°Ｃ１８０秒程度の加熱
（真空加熱工程）により窒化チタン層６から窒素７を脱
ガスする。Next, referring to (b), the surface of the titanium nitride layer 6 is deformed by about 100 degrees by RF etching (high frequency etching process), and then titanium nitride is etched by heating at 400°C for about 180 seconds in vacuum (vacuum heating process). Nitrogen 7 is degassed from layer 6.
次いで（Ｃ）を参照して、スパッタリング法により窒化
チタン層６の上に厚さ０．５μｍのアルミニウム層８を
成膜する。Next, referring to (C), an aluminum layer 8 having a thickness of 0.5 μm is formed on the titanium nitride layer 6 by sputtering.
アルミニウム層８の成膜条件は、
ターゲット ： アルミニウム・１χシリコン（８イン
チφ）
供給ガス ： アルゴン（流量５０３ＣＣＭ）ガス圧
力 ： ５ ｍＴｏｒｒ投入電力 ニアに
−
成膜時間 ：６０ 秒
である。The film forming conditions for the aluminum layer 8 are as follows: Target: Aluminum/1χ silicon (8 inch φ) Supply gas: Argon (flow rate 503 CCM) Gas pressure: 5 mTorr Input power: Near film forming time: 60 seconds.
そして、上記高周波エツチング工程からアルミニウム層
８の成膜工程までの間、基板１を大気に曝さないように
する。これは、それぞれの工程を行う装置の間を自動搬
送機構付きのロードロツタで結合することによって行う
ことができる。The substrate 1 is not exposed to the atmosphere during the period from the high-frequency etching step to the step of forming the aluminum layer 8. This can be done by connecting the devices for each process with a load rotor equipped with an automatic transport mechanism.
このようにして成膜されたアルミニウム層８のグレイン
サイズは、約５．０μｍであり、チタン層５及び窒化チ
タン層６を介在させないで成膜したアルミニウム層のグ
レインサイズとほぼ同じである。ちなみに、実施例で真
空加熱工程を省略すると、グレインサイズは約２，０μ
ｍとなる。The grain size of the aluminum layer 8 formed in this manner is approximately 5.0 μm, which is approximately the same as the grain size of the aluminum layer formed without intervening the titanium layer 5 and the titanium nitride layer 6. By the way, if the vacuum heating step is omitted in the example, the grain size will be approximately 2.0μ.
m.
アルミニウム層８は、ホトリソグラフィによりパターニ
ングされて配線を形成する。The aluminum layer 8 is patterned by photolithography to form wiring.
この配線についてエレクトロマイグレーション耐性を評
価したところ、チタンｆｉ５及び窒化チタン層６を介在
させないで成膜したアルミニウム層から形成した配線と
ほぼ同じであり、上記真空加熱工程を省略した場合と比
較して約２〜３倍優れているという結果を得た。When the electromigration resistance of this wiring was evaluated, it was found to be almost the same as a wiring formed from an aluminum layer formed without intervening titanium fi 5 and titanium nitride layer 6, and approximately The result was 2 to 3 times better.
なお、上述した実施例において、上記高周波エツチング
工程を省略したり工程間に基板１を大気に曝したりした
としても、窒化チタン層６から窒素７を脱ガスする真空
加熱工程を行うことにより、上記エレクトロマイグレー
ション耐性にかなりの改善が得られることは容易に理解
されよう。In the above-described embodiment, even if the high-frequency etching step is omitted or the substrate 1 is exposed to the atmosphere between steps, the vacuum heating step for degassing nitrogen 7 from the titanium nitride layer 6 can be performed. It will be readily appreciated that a considerable improvement in electromigration resistance is obtained.
また、各工程における諸条件が実施例に限定されないこ
とはいうまでもない。Further, it goes without saying that the conditions in each step are not limited to those in the examples.
以上の実施例は、高融点金属にチタンを選んで説明しで
あるが、窒化物がバリアメタルとして効果のある高融点
金属例えば、タンタル、タングステン、モリブデンなど
に置き換えても、同様な結果が得られる。The above examples are explained by selecting titanium as the high melting point metal, but similar results can be obtained even if the nitride is replaced with a high melting point metal that is effective as a barrier metal, such as tantalum, tungsten, or molybdenum. It will be done.
〔発明の効果］
以上説明したように本発明によれば、半導体装置の製造
方法に係り、特に、基体上に、バリアメタルとする高融
点金属ナイトライド層を介在させて該基体のシリコン層
と接続する配線用のアルミニウム層を成膜する際の方法
に関し、成膜中のアルミニウム層への窒素の混入が殆ど
なくなり、これにより、成膜するアルミニウム層のグレ
インサイズが小さくなりエレクトロマイグレーション耐
性が劣化するのを防止することができて、半導体装置の
信軽性向上を可能にさせる効果がある。[Effects of the Invention] As explained above, the present invention relates to a method for manufacturing a semiconductor device, in particular, interposing a high melting point metal nitride layer serving as a barrier metal on a substrate to form a silicon layer of the substrate. Regarding the method of forming the aluminum layer for connecting wiring, almost no nitrogen is mixed into the aluminum layer during film formation, which reduces the grain size of the formed aluminum layer and deteriorates electromigration resistance. This has the effect of making it possible to improve the reliability of the semiconductor device.
第１図（ａ）〜（Ｃ）は実施例の工程を示す断面図、で
ある。図において、
１はシリコン基板、
２はシリコン層（拡散層）、
３はＰＳＧ絶縁層、
４はコンタクトホール、
５はチタン層、
６は窒化チタン層、
７は脱ガスの窒素、
８はアルミニウム層、
である。FIGS. 1(a) to 1(C) are cross-sectional views showing the steps of the embodiment. In the figure, 1 is a silicon substrate, 2 is a silicon layer (diffusion layer), 3 is a PSG insulating layer, 4 is a contact hole, 5 is a titanium layer, 6 is a titanium nitride layer, 7 is degassed nitrogen, 8 is an aluminum layer , is.
Claims (1)
イド層を介在させて該基体のシリコン層と接続する配線
用のアルミニウム層を成膜するに際して、 前記アルミニウム層の成膜工程とそれに先立つ前記高融
点金属ナイトライド層の成膜工程との間に、該高融点金
属ナイトライド層から窒素を脱ガスする真空加熱工程を
有することを特徴とする半導体装置の製造方法。 ２）前記高融点金属ナイトライド層の成膜工程と前記真
空加熱工程との間に、該高融点金属ナイトライド層の表
面を削る高周波エッチング工程を有することを特徴とす
る請求項１に記載の半導体装置の製造方法。 ３）前記高周波エッチング工程以後の工程から前記アル
ミニウム層の成膜工程までの間、前記基体を大気に曝さ
ないようにすることを特徴とする請求項１または２に記
載の半導体装置の製造方法。[Scope of Claims] 1) When forming an aluminum layer for wiring to be connected to a silicon layer of the substrate with a high melting point metal nitride layer as a barrier metal interposed on the substrate, the formation of the aluminum layer A method for manufacturing a semiconductor device, comprising a vacuum heating step for degassing nitrogen from the high melting point metal nitride layer between the film step and the preceding step of forming the high melting point metal nitride layer. 2) A high-frequency etching step for scraping the surface of the high-melting point metal nitride layer is provided between the film-forming step of the high-melting point metal nitride layer and the vacuum heating step. A method for manufacturing a semiconductor device. 3) The method of manufacturing a semiconductor device according to claim 1, wherein the substrate is not exposed to the atmosphere during a period from the step after the high-frequency etching step to the step of forming the aluminum layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18181390A JPH0467622A (en) | 1990-07-09 | 1990-07-09 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18181390A JPH0467622A (en) | 1990-07-09 | 1990-07-09 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0467622A true JPH0467622A (en) | 1992-03-03 |
Family
ID=16107283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18181390A Pending JPH0467622A (en) | 1990-07-09 | 1990-07-09 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0467622A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5502004A (en) * | 1992-10-05 | 1996-03-26 | Samsung Electronics Co., Ltd. | Method for manufacturing a semiconductor device with heat treated diffusion layers |
| KR100433846B1 (en) * | 2001-05-23 | 2004-06-04 | 주식회사 하이닉스반도체 | Method for forming the Metal Layer Of Semiconductor Device |
-
1990
- 1990-07-09 JP JP18181390A patent/JPH0467622A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5502004A (en) * | 1992-10-05 | 1996-03-26 | Samsung Electronics Co., Ltd. | Method for manufacturing a semiconductor device with heat treated diffusion layers |
| DE4329260B4 (en) * | 1992-10-05 | 2007-01-25 | Samsung Electronics Co., Ltd., Suwon | Method for producing a wiring in a semiconductor device |
| DE4329260B9 (en) * | 1992-10-05 | 2007-05-24 | Samsung Electronics Co., Ltd., Suwon | Method for producing a wiring in a semiconductor device |
| KR100433846B1 (en) * | 2001-05-23 | 2004-06-04 | 주식회사 하이닉스반도체 | Method for forming the Metal Layer Of Semiconductor Device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04271144A (en) | Semiconductor device | |
| JPH05109903A (en) | Wiring connecting structure of semiconductor device and its production | |
| US5985751A (en) | Process for fabricating interconnection of semiconductor device | |
| JPH0936228A (en) | Formation of wiring | |
| JP2773072B2 (en) | Method of forming metal wiring of semiconductor device | |
| JPH09283624A (en) | Manufacture of semiconductor device | |
| US5985754A (en) | Method of forming a void-free contact plug | |
| JPH0467622A (en) | Manufacture of semiconductor device | |
| JPH11312734A (en) | Forming method and structure of contact to copper layer inside insulating layer via of semiconductor wafer | |
| JP2736370B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3194793B2 (en) | Method for manufacturing semiconductor device | |
| JP2830540B2 (en) | Manufacturing method of multilayer wiring | |
| JP2007251135A (en) | Semiconductor device and its manufacture | |
| JPH08139190A (en) | Manufacture of semiconductor device | |
| JP3109269B2 (en) | Method for manufacturing semiconductor device | |
| JP3137719B2 (en) | Method for manufacturing semiconductor device | |
| JP3252014B2 (en) | Manufacturing method of semiconductor integrated circuit | |
| JP3624513B2 (en) | Manufacturing method of semiconductor device | |
| JP3085745B2 (en) | Method for manufacturing semiconductor device | |
| JP4207284B2 (en) | Manufacturing method of semiconductor device | |
| JPH11233517A (en) | Copper wiring in semiconductor devices | |
| JPH02205323A (en) | Manufacture of semiconductor device | |
| JP3104258B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH11297699A (en) | Diffusion barrier layer and its manufacture | |
| JPH0434939A (en) | Semiconductor device and manufacture thereof |