JPH0467218A - コンピュータ装置の電力制御方法 - Google Patents

コンピュータ装置の電力制御方法

Info

Publication number
JPH0467218A
JPH0467218A JP2179078A JP17907890A JPH0467218A JP H0467218 A JPH0467218 A JP H0467218A JP 2179078 A JP2179078 A JP 2179078A JP 17907890 A JP17907890 A JP 17907890A JP H0467218 A JPH0467218 A JP H0467218A
Authority
JP
Japan
Prior art keywords
control
power
computer device
bus
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2179078A
Other languages
English (en)
Inventor
Takezo Fujishige
藤重 武三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2179078A priority Critical patent/JPH0467218A/ja
Publication of JPH0467218A publication Critical patent/JPH0467218A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野〕 本発明は、コンピュータ装置の電力制御方法に関し、特
に電池で動作するコンピュータ装置の動作時間を延長す
るのに好適なコンピュータ装置の電力制御方法に関する
〔従来の技術J 従来、コンピュータ装置の保守性や動帯を高めるため、
電源の安定供給や停電対策とともに、省エネに関する提
案も行われてきた。
特に、一般ユーザへの普及が進んできている携帯式のパ
ーソナルコンピュータ等、電池で動作するコンピュータ
機器では、動作時間を長くするため、CPUや周辺デバ
イスへの供給クロックを使用していない時や、高速で動
作させる必要のない時には、その最大周波数より少い周
波数で動作させたり、供給している電源をOFFにした
り、スタンバイモードを有するデバイスに対して、Zタ
ンバイコマンドまたはスタンバイ指示信号をONにした
りして、消費電力を少くする工夫をしていた。
また、これらの方法を実行する暉のクロックダウン、電
1itOFF、スタンバイ指示等は、CPUによって行
われていた。
なお、従来の電源装置については、例えば゛′電子情報
通信ハンドブック、電子情報通信学会編(1988)、
 pp、2895〜2902”に述べられている。
〔発明が解決しようとする課厘〕
上記従来技術では、CPUがパワーダウンモードに入る
様に指示したり、元の通常モードに戻る様に指示すると
、そのためのCPU処理時間が余分にかかり、システム
全体の性能が低下するという問題がある。
また、キーボードのキーがある時間以上押されない状態
が続くと、パワーダウンモードに入ることがあるが、ア
プリケーションプログラムで直接ハードウェアを制御し
てキーインをセンスするような場合、O8はキーインを
知らないため、キーが押下されたにも拘らず、パワーダ
ウンモードに入る等の不都合が生じる。
本発明の目的は、このような問題点を改善し、装置の性
能を低下させることなく、動作時間を延ばすことが可能
なコンピュータ装置の電力制御方法を提供することにあ
る。
〔課厘を解決するための手段〕
上記目的を達成するため、本発明のコンピュータ装置の
電力制御方法は、CPUバス上に電力制御11装置(P
ower Managernent Controll
er)を配置して、その電力制御装置は、常時キー入力
をセンスし、所定時間内にキー入力が検出されない場合
、バスの制御権を獲得して、コマンドか制御信号により
各制御ブロックをコントロールして、パワーダウンモー
ドへ移行することにより、CPUおよび入出力機器の消
費電力を低減させ、二の後、キー入力を検出した場合に
は、通常モードに戻して、CPUおよび入出力機器の状
態を復帰させ、バスの制御権を放棄することに特徴があ
る。
〔作ff11 本発明においては、電力制御装置は、コンピュータ装置
のCPUバス上に配置され、常時キーボードからのキー
入力をセンスする。
そして、キー入力が所定時間なければ、バスの制御権を
獲得し、コマンドか制御信号によって各制御ブロックを
制御することにより、パワーダウンモードに移行させる
。この後、キー入力が検出されると、各制御ブロックを
制御して、CPUおよび入出力機器を元の状態に戻し、
バスの制御権を放棄する。
このように、バスの制御権を獲得/放棄することによっ
て、パワーダウンモードへのENTRY/EXITおよ
び各制御ブロックのコントロールを行うので、電池で動
作するコンピュータ装置の性能を低下させることなく、
また、O8上で電力制御を行う必要もなく、動作時間を
延長できる。
さらに、アプリケーションプログラムで直接キーボード
のキー入力制御を行う場合でも、必ずキー入力をセンス
できる。
[実施例〕 以下、本発明の一実施例を図面により説明する。
第2図は、本発明の一実施例におけるコンピュータ装置
の構成図である。
第2図において、1は装置全体を制御するCPU、2は
電力制御f装置(以下PMCと略す)、3は入出力機器
への電池による電源供給を0N10FFする電源制御装
置、4はCPUIへ供給するクロック周波数を制御する
クロック制御部、5はキーボードコントローラ、6は外
部記憶装置、7はデイスプレィ装置、8は発振器、9は
キーボード、10は各装置を結ぶバスである。
次に、PMC2の構成および機能について述べる。
第3図は、本発明の一実施例におけるPMCの構成図で
ある。
第3図において、2aはマイコン、2bは外部バス制御
部、2cはタイマ、2dはマイコン2aを動作させるた
めのプログラムを格納する制御プログラム格納部(RO
M)である。
このマイコン2aは、CPUIのキー割り込みを受信す
ると、タイマ2Cをクリアする。これにより、タイマ2
Cはカウントを始める。また、マイコン2aは、タイマ
2Cの割り込みにより、外部バス制御部2bに対して、
外部)5ス(バス10)の制御権を獲得するようにトリ
ガをかける。
また、タイマ2Cは、一定時間が経過すると、マイコン
2aに割り込みを行う。
また、外部バス制御部2bは、マイコン2dの指示によ
り、外部バスの制御権を獲得した後、コンピュータ装置
をパワーダウンモードに移行させるため、外部バスを介
して各部へコマンドを送出する。
さらに、PMC2の処理手順について述べる。
第1図は、本発明の一実施例におけるコンピュータ装置
の電力制御方法を示すフローチャートである。
本実施例では、PMC2は常にキーボード9へのキー入
力の有無をキー入力割込信号により監視している(10
1)。
そして、一定期間キー入力のない状態が続くと、コンピ
ュータ装置をパワーダウンモードとするため、PMC2
はバスlOの制御権を獲得する(102)。
次に、この状態で各M#ブロックやユニットの消費電力
を低減するため、バス10を介し、クロック制御部4ヘ
コマンドを出してCPUIへの供給クロック周波数を落
させ(103)、外部記憶装置6にコマンドを出して、
スタンバイモードに入るようにしく104)、さらに電
源制御装置3ヘコマンドを出して、デイスプレィ装置7
への@源を切らせる(105)。
この一連の動作を完了させると、PMC2はハス制御権
を放棄しく+06)、再びキーボード9のキー入力の有
無をキー入力割り込み信号によりセンスする(107)
また、パワーダウンモードからのEXITは、キー入力
された場合に行う。すなわち、PMC2がバス制御権を
獲得しく108)、各制御クロックをコントロールして
(109〜111)、元の状態に戻した後、通常モード
に戻り、PMC2はバスの制御権を放棄する(112)
[発明の効果] 本発明によれば、キーボードのキーが一定時間以上押さ
れない状態、つまり、オペレータがコンピュータ装置を
使っていない場合には、消費電力が少くなり、キーボー
ドのキーが高い頻度で押されているとき、つまり、オペ
レータがコンピュータ装置を使っている場合には、通常
の性能で動作することができる。
これにより、使用時間が限られた電池で動作するコンピ
ュータ装置の性能を低下させることなく、また、O8上
で電力制御を行う必要もなく、動作時間を延ばすことが
できる。
さらに、O8上で処理せず、アプリケーションプログラ
ムで直接キーボードのキー入力制御を行う場合について
も、ハードウェア上で必ずキー入力をセンスするので、
キーが押下されたにも拘らずパワーダウンモードに入っ
てしまうようなことはない。
【図面の簡単な説明】
第1図は本発明の一実施例におけるコンピュータ装置の
電力制御方法を示すフローチャート、第2図は本発明の
一実施例におけるコンピュータ装置の構成図、第3図は
本発明の一実施例における電力制御装置(PMC)の構
成図である。 1:CPU、2:電力制御装置(PMC)、3 :電源
制御装置、4:クロック制御部、5”キーボードコント
ローラ、6.外部記憶装置、7:デイスプレイ装置、8
:発振器、9・キーボード、10:バス、2a:マイコ
ン、2b:外部バス制御部。 2c:タイマ、2d:制御プログラム格納1(ROM)
。 第 図(その1) 第 図(その2)

Claims (1)

    【特許請求の範囲】
  1. (1)CPUおよび入出力機器への電源供給を電池によ
    り行うコンピュータ装置の電力制御方法において、CP
    Uバス上に電力制御装置を配置し、該電力制御装置は、
    常時キー入力をセンスし、所定時間内にキー入力が検出
    されない場合、バスの制御権を獲得して、コマンドか制
    御信号により制御ブロックをコントロールして、CPU
    および入出力機器の消費電力を低減させ、この後、キー
    入力を検出した場合には、CPUおよび入出力機器の状
    態を復帰させて、バスの制御権を放棄することを特徴と
    するコンピュータ装置の電力制御方法。
JP2179078A 1990-07-06 1990-07-06 コンピュータ装置の電力制御方法 Pending JPH0467218A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2179078A JPH0467218A (ja) 1990-07-06 1990-07-06 コンピュータ装置の電力制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2179078A JPH0467218A (ja) 1990-07-06 1990-07-06 コンピュータ装置の電力制御方法

Publications (1)

Publication Number Publication Date
JPH0467218A true JPH0467218A (ja) 1992-03-03

Family

ID=16059702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2179078A Pending JPH0467218A (ja) 1990-07-06 1990-07-06 コンピュータ装置の電力制御方法

Country Status (1)

Country Link
JP (1) JPH0467218A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08308121A (ja) * 1995-05-12 1996-11-22 Sony Corp バッテリパックおよびその動作モードの制御方法並びに電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08308121A (ja) * 1995-05-12 1996-11-22 Sony Corp バッテリパックおよびその動作モードの制御方法並びに電子機器

Similar Documents

Publication Publication Date Title
US7284139B2 (en) Processor having real-time power conservation
US6775784B1 (en) Power supply control circuit and method for cutting off unnecessary power to system memory in the power-off state
US5511205A (en) System for distributed power management in portable computers
US7472291B2 (en) Method and apparatus for integrating ACPI functionality and power button functionality into a single power key
JPH04333119A (ja) 情報処理装置
EP0785498A2 (en) Method and system for controlling sensed dynamic operating characteristics of a CPU
CA2063413A1 (en) Computer power management system
JPH08314587A (ja) 省電力電源回路
CN101689072A (zh) 集成的唤醒/正唤起的电源管理***
GB2306237A (en) Controlling the power supply to processor-related devices
TWI667569B (zh) 電腦喚醒方法及電腦節電方法
JPH0467218A (ja) コンピュータ装置の電力制御方法
EP1717663A1 (en) Power-managing key apparatus and method for the same
JPH10333790A (ja) パワーセーブ機能を備えた情報処理装置及び当該情報処理装置のパワーセーブ解除方法
KR100472177B1 (ko) 전원스위치를이용한전원복구방법
JPH0883133A (ja) コンピュータシステム及びそのクロック制御方法
JPH0496856A (ja) 情報処理装置
KR0167697B1 (ko) 다단계 절전형 컴퓨터
JPH06309280A (ja) キーボードシステム
JPH03212717A (ja) 電源制御方式
KR20060056643A (ko) 컴퓨터 시스템의 전원 관리 방법 및 장치
JPS62247416A (ja) 電源制御方法
JPH03105408A (ja) 電子機器