JPH0460731A - Protective system for storage content - Google Patents

Abstract

PURPOSE:To protect the content of a memory by providing a check bit generation means generating the check bit of the content stored in the memory in a device and a check bit input/output means in the inspection of the memory of a device and inspecting the check bit by means of an inspection device outside the device in the inspection of the memory in the device. CONSTITUTION:The device 1 consists of CPU 13, ROM 11, the input/output means 12, etc. The input/output means 12 has a check mode setting port 16 and a parity check bit output port 17. When a ROM check mode is set from outside, the port 16 generates a check bit generation operation requirement RQ. The device 1 drives the check bit generation means 10 and inputs the generated check bit CB to the inspection device 2 through the input/output means 12. The inspection device 2 compares the check bit CB with the accurate check bit 21 which is previously calculated in a comparator 22 and inspects ROM 11.

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、集積回路、情報、通信、暗号等の分野におけ
るデバイス内に設けたメモリの記憶内容について外部か
ら読まれないように防護する記憶内容防護システムに関
する。[Detailed Description of the Invention] [Objective of the Invention] (Industrial Application Field) The present invention is directed to a device in the fields of integrated circuits, information, communications, encryption, etc., in which the contents of a memory provided in a device cannot be read from the outside. The present invention relates to a storage content protection system that protects the contents of a computer.

（従来の技術） 集積回路、情報、通信、暗号等の分野で使用されている
デバイスには、最近ではインテリジェント化され、処理
装置およびＲＡＭ−”ＲＯＭ等のメモリが内蔵し、ＲＯ
Ｍに記憶したプログラム等で所定の動作をするようにし
たものが提供されている。(Prior Art) Devices used in the fields of integrated circuits, information, communications, cryptography, etc. have recently become intelligent and have built-in processing units and memories such as RAM and ROM.
There are programs that are stored in the M that perform predetermined operations.

第２図は従来のデバイスの一例を示すブロック図である
。FIG. 2 is a block diagram showing an example of a conventional device.

第２図に示すデバイス５は、ＲＯＭ５１が演算処理装置
（ＣＰＵ）５３とＲＡＭ５４とにバス５５を介して接続
されている。このバス５５は、周知のように、データバ
ス、アドレスバス、コントロールバスからなる。また、
ＲＯＭ５１と、他のＣＰＵ５３、ＲＡＭ５４とに接続さ
れるバス５５にはスイッチ５６が設けてあり、このスイ
ッチ５６はチエツクモード設定信号ＣＭによりオンオフ
される。また、ＲＯＭ５１は、バス５７によって外部の
装置に接続できるようにしである。In the device 5 shown in FIG. 2, a ROM 51 is connected to an arithmetic processing unit (CPU) 53 and a RAM 54 via a bus 55. As is well known, this bus 55 consists of a data bus, an address bus, and a control bus. Also,
A switch 56 is provided on a bus 55 connected to the ROM 51, other CPU 53, and RAM 54, and this switch 56 is turned on and off by a check mode setting signal CM. Further, the ROM 51 can be connected to an external device via a bus 57.

ここで、チエツクモード設定信号ＣＭが入力されると、
スイッチ５６が開き、バス５７に接続された外部装置か
らのコントロールのみでＲＯＭ５１の内容の読み出しが
できる。この操作をすることによりＲＯＭ５１の内容の
全データが正常かどうかをデバイスの外部において比較
確認をおこなっていた。Here, when the check mode setting signal CM is input,
Switch 56 is opened, and the contents of ROM 51 can be read out only by control from an external device connected to bus 57. By performing this operation, it is compared and confirmed outside the device whether all the data in the ROM 51 is normal.

このようにＲＯＭ５１の内容を読み、全データが正常か
どうか比較確認できるということは、これを解析し、そ
の内容を解読できる可能性が高いことを意味している。The ability to read the contents of the ROM 51 and compare and confirm whether all data is normal means that there is a high possibility of being able to analyze and decipher the contents.

特に、上記デバイスにおいて、テストモードに入る手段
については、メーカーは秘密にしておらず、一般に知り
得る可能性があるため、データ防護上で問題があった。In particular, in the above device, the method for entering the test mode is not kept secret by the manufacturer and may be known to the general public, which poses a problem in terms of data protection.

（発明が解決しようとする課題） すなわち、上記従来のデバイスでは、ＲＯＭ内容を読み
出すことができるため、これを解析し、その内容を解読
することが可能となり、しかもテストモードに入る手段
についてメーカーは特に秘密にしていないことから、メ
モリ内容（メモリデータ）の防護上で大きな問題があっ
た。(Problem to be Solved by the Invention) In other words, in the conventional device described above, since the contents of the ROM can be read out, it is possible to analyze this and decipher the contents, and the manufacturer does not know how to enter the test mode. There was a big problem in protecting the memory contents (memory data), especially since it was not kept secret.

本発明は上述した問題点に鑑みてなされたものであり、
メモリ内容を外部に読み出すことができないようにした
記憶内容防護システムを提供することを目的とする。The present invention has been made in view of the above-mentioned problems, and
An object of the present invention is to provide a storage content protection system that prevents memory contents from being read out to the outside.

〔発明の構成〕[Structure of the invention]

（問題を解決するための手段） 本発明は、上記目的を達成するために、メモリと、この
メモリに記憶した内容のチェックビ・ントを生成するチ
ェックビット生成手段と、前記チェックビット生成手段
を駆動し、その生成したチェックビットを外部に出力す
る入出力手段とを設けたデバイスと、このデバイスから
のチェックビットを予め算出した正しいチェックビット
に比較して前記メモリの検査を行う検査装置とを備えて
いる。(Means for Solving the Problem) In order to achieve the above object, the present invention comprises a memory, a check bit generating means for generating a check bit of the contents stored in the memory, and the check bit generating means. a device equipped with an input/output means for driving and outputting the generated check bits to the outside; and an inspection device for inspecting the memory by comparing the check bits from the device with pre-calculated correct check bits. We are prepared.

（作用） 上述した構成により、メモリデータのチェックビットを
チェックビット生成手段により生成し、この出力を検査
装置において予め算出しておいた正しいチェックビット
と比較することによってメモリの不良を発見する。この
ため、メモリの内容を読むためのテストモードは不要と
なり、外部からメモリデータを読む必要がなくなった。(Operation) With the above-described configuration, a check bit of memory data is generated by the check bit generation means, and a defective memory is discovered by comparing the output with a correct check bit calculated in advance by the inspection device. Therefore, a test mode for reading the contents of memory is no longer necessary, and there is no longer a need to read memory data from the outside.

また、チェックビットからは、元のメモリの内容は全く
見当をつけることができない、したがって、セキュリテ
ィも保たれ、メモリ内容の防護ができることになる。Furthermore, the original memory contents cannot be predicted at all from the check bits, so security is maintained and the memory contents can be protected.

（実施例） 以下、本発明について図面に基づいて説明する。(Example) Hereinafter, the present invention will be explained based on the drawings.

第１図は本発明の記憶内容防護システムの実施例を示す
ブロック図である。FIG. 1 is a block diagram showing an embodiment of the storage content protection system of the present invention.

第１図において、デバイス１は検査袋ｆ２に接続され、
検査装置２おいてデバイス１のＲＯＭ１１の検査がされ
ることになる。デバイス１は、ＲＯＭ１１に記憶した内
容のチェックビットＣＢを生成するチェックビット生成
手段１０と、前記チェックビット生成手段１０を駆動し
、その生成したチェックビットＣＢを外部に出力する入
出力手段１２とを設けている。前記デバイス１からのチ
ェックビットＣＢは、入出力手段１２を介して検査装置
２に入力される。検査装置２は、チェックビットＣＢと
、予め算出した正しいチェックビット２１とを比較器２
２で比較してＲＯＭ１１の検査を行う。In FIG. 1, device 1 is connected to test bag f2,
The ROM 11 of the device 1 will be tested by the testing device 2 . The device 1 includes a check bit generating means 10 that generates a check bit CB of the contents stored in the ROM 11, and an input/output means 12 that drives the check bit generating means 10 and outputs the generated check bit CB to the outside. It is set up. The check bit CB from the device 1 is input to the inspection device 2 via the input/output means 12. The inspection device 2 outputs the check bit CB and the correct check bit 21 calculated in advance to the comparator 2.
2, the ROM 11 is inspected.

ここで、デバイス１は、ＣＰｔＪ　１３がＲＯＭ　１１
およびＲＡＭ１４にバス１５を介して接続された構成と
なっている。また、デバイス１には、入出力手段１２と
してチエツクモード設定ボート１６およびパリティチエ
ツクビット出力ボート１７が設けである。チエツクモー
ド設定ボート１６は、外部よりＲＯＭチエツクモードが
設定されたときにチェックビット生成動作要求ＲＱを発
生する。Here, in device 1, CPtJ 13 is ROM 11
and a RAM 14 via a bus 15. The device 1 is also provided with a check mode setting board 16 and a parity check bit output board 17 as the input/output means 12. The check mode setting port 16 generates a check bit generation operation request RQ when the ROM check mode is set from the outside.

上記ＲＯＭ１１は、その一部にチェックビット生成手段
１０としてのＲＯＭのチェックビット生成用ソフトウェ
アを記憶している。このチエツクビット生成用ソフトウ
ェア（チェックビット生成手段１０）は、チエツクモー
ド設定ボート１６からのチェックビット生成動作要求Ｒ
Ｑを受けると、チェックビット（パリティ）ＣＢを生成
する。このチェックビットＣＢは、パリティチェックビ
ット出力ボート１７を介して外部に出力できるようにな
っている。The ROM 11 partially stores check bit generation software for the ROM as the check bit generation means 10. This check bit generation software (check bit generation means 10) receives a check bit generation operation request R from the check mode setting board 16.
When receiving Q, it generates a check bit (parity) CB. This check bit CB can be output to the outside via a parity check bit output port 17.

上記検査装２２は、デバイス１からのチェックビットＣ
Ｂを取り込み、このチェックビットＣＢと、外部におい
て前もって算出しておいた正しいチェックビット２１と
を比較器２２で比較することにより、デバイス１内のＲ
ＯＭ１３の不良を検査し可・不可信号２３を出力できる
ようにしである。The inspection equipment 22 receives the check bit C from the device 1.
By taking in the check bit CB and comparing this check bit CB with the correct check bit 21 calculated in advance externally by the comparator 22, the R in the device 1 is
This is so that the OM 13 can be inspected for defects and a pass/fail signal 23 can be output.

上述のように構成された実施例の作用を説明する。The operation of the embodiment configured as described above will be explained.

上記チェックビット生成用ソフトウェアは、上記チェッ
クビットＣＢの生成の方法として、この実施例ではｃ　
ＲＣ（ＣｙｃｌｉｃＲｅｄｕｎｄａｎｃｙＣｈｅｃｋ　
）を用いるものとする。このＣＲＣは、通常伝送のエラ
ーを検出するために用いられているものであるが、本実
施例では伝送される正確なデータがＲＯＭ１ｌの内容そ
のものなので自明であり、ＲＯＭ１１の内部のデータに
誤りがあるかどうかがわかれば良い、したがって、本発
明では、チェックビットＣＢのみをパリティチエツクビ
ット出力ボート１７を介して外部に取り出し、検査装Ｗ
２の内部に予め用意した正しいチェックビットと比較器
２２で比較し、その一致を調べることによりＲＯＭ１ｌ
の内容をチエツクしてＲＯＭの検査ができる。In this embodiment, the check bit generation software uses c as a method of generating the check bit CB.
RC (Cyclic Redundancy Check
) shall be used. This CRC is normally used to detect transmission errors, but in this embodiment, the exact data to be transmitted is the contents of the ROM 1l, so it is obvious that there is an error in the data inside the ROM 11. Therefore, in the present invention, only the check bit CB is taken out to the outside via the parity check bit output port 17, and
The comparator 22 compares it with the correct check bit prepared in advance inside the ROM 1l, and checks the match.
You can inspect the ROM by checking the contents.

本実施例では、上述したように、ＲＯＭＩＩのチェック
ビットＣＢのみを取り出し、ＲＯＭ１１の内容を読み出
さないので、ＲＯＭ１１の内容の防護をすることができ
る。In this embodiment, as described above, only the check bit CB of the ROMII is taken out and the contents of the ROM 11 are not read out, so that the contents of the ROM 11 can be protected.

この実施例では、データブロックはＲＯＭ全体とし、こ
のチェックビットの長さを例えば３２ビツト（４バイト
）とする。このようにすると検出不能確率は略２−３２
となって、４　、２９４．９６７、２９６個のＲＯＭ検
査について１個の不良を見逃すことがあり得るが、この
数字は実用上十分小さいと考えてよく、実用上で何ら問
題を生じない。In this embodiment, the data block is the entire ROM, and the length of this check bit is, for example, 32 bits (4 bytes). In this way, the probability of undetectability is approximately 2-32
Therefore, it is possible to miss one defect in 4,294,967,296 ROM inspections, but this number can be considered to be sufficiently small for practical use and does not cause any practical problems.

このようにして生成されたチェックビットＣＢはパリテ
ィチエツクビット出力ボート１７を通じて外部に出力さ
れる。The check bit CB generated in this manner is outputted to the outside through the parity check bit output port 17.

このようなデバイス１は、上記パリティチエツクビット
出力ボート１７から出力されるチェックビットＣＢを検
査装置２に取り込み、検査装置Ｆ２おいて検査されるこ
とになる。Such a device 1 receives the check bit CB outputted from the parity check bit output port 17 into the testing device 2, and is tested by the testing device F2.

ここで、検査装置２は、デバイス１からのチェックビッ
トＣＢと、外部で前もって算出しておいた正しいチェッ
クビット２１とを比較器２２において比較することによ
り、ＲＯＭの不良を検査し可・不可信号２３を出力でき
るようにしである。Here, the inspection device 2 compares the check bit CB from the device 1 with the correct check bit 21 calculated in advance externally in the comparator 22, thereby inspecting the ROM for defects and giving a pass/fail signal. 23 can be output.

なお、ＲＯＭＩＩのチェックビット生成用ソフトウェア
自身が不完全な場合は、チェックビットＣＢが出力され
ないか、誤ったデータが出力されることになる。ＲＯＭ
内には正しいチェックビットとまったく同じバイト列が
存在することはたいへん稀と考えられるのでＲＯＭ不良
などの影響で正しいチエツクバイト列が出力されること
は考えられない。Note that if the ROMII check bit generation software itself is incomplete, the check bit CB will not be output or erroneous data will be output. ROM
It is thought that it is extremely rare for a byte string exactly the same as the correct check bit to exist in the memory, so it is unlikely that a correct check byte string will be output due to a ROM failure or the like.

上記実施例では、単にチェックビットを出力するだけで
あるが、このチェックビットにさらに秘匿製を高めるた
めに暗号化してパリティチエツクビット出力ボート１７
に出力するようにしてもよい 上述したように本実施例は、従来のようにＲＯＭ１ｌの
内容を外部から読み出すことなくＲＯＭ１１のチエツク
ができ、ＲＯＭ１１のデータのセキュリティを保持でき
る。In the above embodiment, the check bit is simply output, but the check bit is encrypted and parity check bit output port 17 is encrypted to further improve confidentiality.
As described above, in this embodiment, the ROM 11 can be checked without reading out the contents of the ROM 11 from outside as in the conventional case, and the security of the data in the ROM 11 can be maintained.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明によれば、メモリからチェッ
クビットを読み出し、そのチェックビットを正規のもの
と比較することにより、メモリの検査を可能としたので
、メモリの内容を読み出す必要がなく、メモリの内容の
秘密が守れ、メモリの内容を防護することができる効果
がある。As explained above, according to the present invention, it is possible to inspect the memory by reading the check bit from the memory and comparing the check bit with the normal one, so there is no need to read the contents of the memory, and the memory This has the effect of keeping the contents of the memory confidential and protecting the contents of the memory.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明の記憶内容防護システムの一実施例を示
すブロック図、第２図は従来のデバイスを示すブロック
図である。 １・・・デバイス、２・・・検査装置、１０・・・チエ
ツクビット生成手段、 １１・・・ＲＯＭ　（メモリ）、１２・・・入出力手段
、１３・・・ＣＰＵ、１４・・・ＲＡＭ、１６・・・チ
エツクモード設定ボート、１７・・・パリティチエツク
ビット出力ボート、ＲＱ・・・チエツクビット生成動作
要求、ＣＢ・・・チエツクビット、 ２１・・・正しいチエツクビット、２２・・・比較器、
２３・・・可・不可信号。FIG. 1 is a block diagram showing an embodiment of the storage content protection system of the present invention, and FIG. 2 is a block diagram showing a conventional device. DESCRIPTION OF SYMBOLS 1... Device, 2... Inspection device, 10... Check bit generation means, 11... ROM (memory), 12... Input/output means, 13... CPU, 14... RAM , 16... Check mode setting boat, 17... Parity check bit output boat, RQ... Check bit generation operation request, CB... Check bit, 21... Correct check bit, 22... Comparison vessel,
23...Acceptable/impossible signal.

Claims (1)

【特許請求の範囲】 メモリと、このメモリに記憶した内容のチェックビット
を生成するチェックビット生成手段と、このチェックビ
ット生成手段を駆動し、その生成したチェックビットを
外部に出力する入出力手段とを設けたデバイスと、 このデバイスからのチェックビットを予め算出した正し
いチェックビットに比較して前記メモリの検査を行う検
査装置と を備えたことを特徴とする記憶内容防護システム。[Scope of Claims] A memory, check bit generation means for generating check bits of the contents stored in the memory, and input/output means for driving the check bit generation means and outputting the generated check bits to the outside. What is claimed is: 1. A storage content protection system comprising: a device provided with a memory; and an inspection device that inspects the memory by comparing a check bit from the device with a correct check bit calculated in advance.