JPH0460395B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の分野〕 この発明は画像表示装置、特に「逐次（順次と
もいう）走査」を用いた形式の受像機またはモニ
タの表示画像の垂直線構造の可視度を減じたもの
に関する。

〔発明の背景〕

水平走査周波数を２倍にし、映像信号の各線を
２回ずつ表示することによつて通常の２倍の走査
線を持ち、従つて垂直線構造の可視度が低い画像
を生成する逐次走査型テレビジヨン受像機が提案
されている。その逐次走査型受像機の代表的なも
のでは、入来映像信号の各水平線を２つのメモリ
の一方に記憶し、ある線を一方のメモリに記憶し
つゝ他方のメモリに記憶されていた線を２回再生
即ち読取ることにより１標準線走査期間中に時間
圧縮された映像信号の線を２本生成すると共に、
そのメモリの出力をその読取りに同期した倍水平
走査周波数を持つ表示器に印加するようになつて
いる。

その表示器に印加される追加の走査線をもとの
走査線から内挿で求める逐次走査型受像機の例が
米国特許第4400719号明細書に記載されている。
また米国特許第4415931号明細書には追加の線が
もとの線の複製である受像機が記載されている。

受像機の逐次走査をデジタル処理回路を用いて
行う場合は、線の記憶用にランダムアクセスメモ
リ（RAM）を使用することがある。デジタル信
号処理には一般に（AD変換器における）信号サ
ンプリング、メモリアドレス制御その他のために
コヒーレントクロツクが利用されるが、クロミナ
ンス処理（例えば復号）を簡単にするため、その
クロツクを色副搬送波周波数の整数倍に位相固定
するのが有利である。NTSC標準映像信号では通
常メモリ書込みクロツク周波数を色副搬送波周波
数の４倍（4F_SC）すなわち約14.3MHz周期約70ナ
ノ秒に選ぶ。従つてこのクロツク周波数と標準
NTSC線周期約63.5マイクロ秒では、記憶すべき
線１本について、RAM中の910個の位置（アド
レス）に910個の映像信号サンプル即ち画素を記
憶する必要があるが、このメモリ要件はNTSC標
準の信号では不変である。それはNTSC標準では
１水平線期間に正確に227.5の色副搬送波サイク
ルがあり、色搬送波周波数の４倍でDA変換をす
ると１水平線当りの画素数は正確に910（＝４×
227.5）となるからである。メモリ読取りクロツ
クの周波数が書込みクロツクのそれの正確に２倍
である限り、得られる「２倍速度」または「時間
圧縮」画素は表示したとき適正な水平間隔と垂直
整合を示す。

この逐次走査装置には以下「標準外」映像入力
信号と呼ぶ信号を表示のため処理するときに問題
がある。ここで標準外というのは色副搬送波周波
数と水平線周波数の比が指定の放送標準（例えば
NTSC標準では227.5）に正確に合つていない映
像入力信号である。例えば映像信号源がビデオデ
イスクプレーヤ、ビデオカセツトレコーダ、ビデ
オゲーム器その他の標準外製品の場合は、バース
ト対線周波数比がある限度内で連続的に変ること
があるが、この限度には値の範囲全体に亘つて標
準の比率から著しく異なるものがあり、この様な
状態では、水平線周期内の画素数が一般に整数
（例えば910）とはならない。換言すれば、１水平
線期間内の4F_SCクロツク周期数が標準と異ること
があり、この違いが１クロツクサイクル未満の端
数サイクルとなることがある。

１水平線当りの画素数の標準値（例えば910）
からの偏差は入来水平同期信号位相に対するメモ
リクロツク位相の差を生ずることがある。この位
相差即ち「位相スリツプ」または「スキユー」の
効果により、水平タイミング誤差が各フイールド
走査期間中累積する上、２倍線周波数偏向に対す
るメモリ読取りクロツクの位相差が正規線周波数
の入来映像信号に対するメモリ書込みクロツクの
位相差の２倍にもなる。この問題は各線相互間の
全画素的不連続と画像のずれや凹凸端縁のような
無用の可視現象を起すことのある水平タイミング
誤差の累積を生むことがある。

バースト固定クロツクを用いる逐次走査処理回
路における標準外信号のスキユー補正の必要性は
米国特許第4593315号明細書に記載されている。
この特許の装置には表示の水平掃引に対する加速
メモリ読取り書込みクロツクの位相を測定する手
段があり、加速メモリから再生された映像信号を
メモリを読取るたびに書取りクロツクと書込みク
ロツクのスキユー測定値の差の関数として遅延さ
せることによりスキユー補正を行つている。

〔発明により解決する問題〕

上記米国特許第4593315号の方式の実施例では、
表示掃引のタイミングに対するクロツクのスキユ
ーを測定しているが、ある種の状態では、例えば
表示場面の綜合輝度が突然変つた時には、掃引の
タイミングが変ることがあり、これによつてスキ
ユー補正が変化して時々無用の可視現象を生ずる
ことがある。この発明はこの様な無用の可視現象
を低減することを第１の目的とする。

〔発明の概要〕

この発明の原理を適用し得る逐次走査型表示装
置は、与えられた線周波数の映像入力信号と読取
りおよび書込みのクロツク信号を映像信号加速記
憶手段に供給する信号源手段を含み、その記憶手
段が映像信号入力の水平線を書込みサイクル中記
憶し、その記憶した水平線を第１および第２の各
読取りサイクル中再生して、上記与えられた線周
波数の２倍の周波数の映像出力信号をそれに同期
した表示手段に供給する。この装置は更に読取り
および書込みクロツク信号のスキユーに関係する
表示信号を供給するスキユー発生手段と、これに
応じて映像出力信号に各記憶読取りサイクル中読
取りおよび書込みクロツクスキユー表示器の差の
関数として有効遅延を与えるスキユー補正手段と
を含んでいる。

この発明の１特徴によりそのスキユー補正手段
は書込みクロツク信号と映像入力信号から読取り
および書込みクロツクスキユー表示信号を引出す
第１の手段と、その引出された読取りクロツクス
キユー表示信号の値を２倍し、それから書込みク
ロツクスキユー表示信号を差引いて、記憶手段の
各読取りサイクル中映像出力信号の有効遅延を制
御する第２の手段とを含んでいる。

この発明の他の特徴として映像出力信号はルミ
ナンス成分とクロミナンス成分を含み、スキユー
補正手段はこれらの成分を遅延制御信号の異る関
数として効果的に遅延させる手段を含んでいる。

この発明の更に他の特徴として、スキユー発生
手段は上記映像入力信号の水平線周期を測定する
手段と、その測定値の所定の関数として第２の記
憶読取りサイクルを開始する手段とを含んでい
る。

〔推奨実施例の説明〕

第１図の受像機はアンテナ入力端子１０を通常
設計の同調IF増幅検波ユニツト１２を介してAD
変換器１４の入力に結合され、ユニツト１２は端
子１０に印加されたRF変調映像信号を処理して
ベースバンドアナログ映像信号S₁を生成する。こ
の信号S₁はAD変換器１４でデジタル形式の信号
S₂に変換される。RF信号はアンテナ、テープレ
コーダ、ビデオゲーム、コンピユータその他の信
号源から供給されるものでよい。ベースバンド映
像出力を生成する手段を持つ信号源からアナログ
ベースバンド信号S₁′を受けるために補助入力端
子１６が設けられている。

デジタル映像信号S₂は色分離、ルミナンスピー
キング、コントラスト調節、色相・飽和度制御等
の種種の処理機能を与える通常設計の映像信号処
理ユニツト１８に印加され、処理された映像信号
S₃はバースト固定クロツク２０、同期分離器２２
および１対の逐次走査プロセツサPSP−Ａ，PSP
−Ｂ（点線区画）に印加される。クロツク２０は
同期分離器２２から供給される水平同期パルス
FHによつてキーイングされて映像信号S₃の色副
搬送波成分（バースト）の周波数の８倍と４倍に
周波数を固定された読取り（FR）と書込み
（FW）のクロツク信号を生成する位相固定ルー
プ（PLL）を含んでいる。NTSCおよびPAL標
準の映像入力信号の場合は、4F_SCの書込み周波数
がそれぞれ約14318MHzおよび17734MHz、読取り
クロツク周波数（8F_SC）はその２倍である。

映像信号S₃の線周波数は各逐次走査プロセツサ
PSP−Ａ，PSP−Ｂの１対の加速（スピードアツ
プ）メモリ４０，４２により２倍にされる。簡単
にいうと、映像入力信号の１本の線が4F_SC書込み
クロツクFWに応じてメモリ４０に記憶されてい
る間に、メモリ４２にその前に記憶された１本の
線が8F_SC読取りクロツクFRに応じて２回再生さ
れ、次にクロツク信号が反転されて映像入力信号
の次の線がメモリ４２に記憶される間にメモリ４
０から２回読取られる。この読み書きシーケンス
を第２図の図形Ｇ，Ｈで示す。メモリ４０，４２
からそれぞれ供給される加速映像信号S₄，S₅はそ
れぞれスキユー補正器４４，４６に印加される。
補正器４４，４６は後述のようにクロツクのスキ
ユー誤差を除いてスキユー補正済の２倍線周波数
出力信号を生成する。各スキユー補正器はメモリ
の読取り動作に同期してメモリ４０の読取り中は
補正器４４の出力母線４８に結合し、メモリ４２
の読取り中は補正器４６の出力を母線４８に結合
することにより、第２図のシーケンスＩに示す線
シーケンスを有する２倍線周波数の出力信号を生
成する出力スイツチ（例えば第３図に示す１対の
３状態緩衝器９５，９７）を有する。

母線４８上の２倍線周波数映像出力信号S₆は
DA変換器２６によりアナログ形式に変更された
後マトリツクスユニツト２７により成分形式
（Ｒ，Ｇ，Ｂ）に変換されて表示器３０（例えば
映像管または投影装置）に印加される。表示器３
０の掃引は水平処理回路３２から供給される２倍
線周波数の水平同期信号2FHと垂直処理回路３
４から供給される正規のフイールド周波数の垂直
同期信号FVにより信号S₆に同期され、表示器３
０上に水平線数が通常の２倍で、従つて線構造が
目立たない画像を生ずる。同期分離器２２、水平
処理回路３２、垂直処理回路３４の機能を果す集
積回路はアイ・テイ・テイ・インターメタル
（ITT′Intermetall）社1985年５月刊行のデータ
集「デジツト2000NTSC₂重走査VLSIデジタルテ
レビジヨン方式（Digit 2000 NTSC Double−
Scan VLSI Digital TV System）」の第47〜72
頁記載のDPU2532型偏向プロセツサユニツトで
ある。この発明の動作の説明の完壁を期すため、
回路３２の詳細ブロツク図（第４図）について以
下説明する。上記データ集にはプロセツサPSP−
Ａ，PSP−Ｂに使用し得るPSP2032型逐次走査プ
ロセツサがその第41〜46頁に記載されている。第
３図は２つの（同じ）プロセツサの一方の詳細ブ
ロツク図である。

第１図の受像機は読み書きクロツク２０がバー
スト信号に固定されているためスキユー補正なし
ではスキユー誤差に感じ易い。従つて（前述の様
に）標準外信号が入力されると、映像入力信号が
入来同期信号に対するある位相で加速メモリに記
憶され、表示器の同期信号に対する別の位相でそ
のメモリから読取られて表示される。スキユー誤
差を補正しないと、垂直端縁の凹凸や画素の不整
合および各線走査中の全体的な画素の不連続の様
な無用の可視現象を生ずる。

スキユー誤差は第１図の受像機では水平処理回
路３２から線路３３を介して多重化されたスキユ
ーデータ信号S₇を受ける補正器４４，４６によつ
て補正される。この補正では各加速メモリの映像
出力信号を書込みクロツクのスキユーに逆比例
し、読取りクロツクのスキユーに正比例して遅延
させる。こゝで「スキユー」とはクロツク信号の
与えられた遷移のそれに関連する映像信号の水平
同期成分に対する時間差を１クロツクサイクルの
分数で示したものである。書込みクロツクのスキ
ユーは各メモリの書込みサイクルの始点で回路３
２において直接測定され、線路３３を介して補正
器４４，４６に送られて異なる２つの目的に使用
される。第１は映像入力信号のある線を書入れ
（記憶し）ている加速メモリの書込みスキユー誤
差の補正であり、第２は加速メモリが最初の読取
りサイクル中に読取つているときの読取りスキユ
ー誤差の補正である。読取りクロツクは前述の様
に書込みクロツクの２倍の周波数で動作するか
ら、２倍線周波数偏向に対する読取りクロツクの
スキユーと書込みクロツクのスキユーの関係は予
測可能で、特に読取りサイクルの始めに加速メモ
リから回復された各線の読取りスキユーは読取り
サイクルの始めに測定された書込みスキユーの値
の２倍に等しい。これは読取りクロツクの周期が
書込みクロツクの周期の正確に1/2であるからで
ある。従つて、２つのメモリ読取りサイクルの最
初の一方の間の映像出力信号を補正する読取りス
キユー誤差を表わすには与えられた値の書込みス
キユー誤差を２倍するだけでよい。書込みスキユ
ーのデータは２つの目的に用いられるため、これ
を以後「１次」スキユーデータと呼ぶ。

前述のメモリ４０，４２は書込みの２倍速く読
取られる。全読取りスキユー誤差の補正に書込み
スキユーまたは「１次」スキユー測定値を用いね
ばならないとすれば、第２メモリ読取りサイクル
中に読取られた各線は第１読取りサイクル中累積
された線１本分のスキユー量だけ変位させられる
ことになり、そのため表示画像に鋸歯状端縁が現
れる。この問題は倍線周波数偏向に対する書込み
スキユーを推定して第２読取りサイクル中に生ず
る線について読取りクロツクのスキユーに達する
様にその推定値を２倍することにより解決され
る。この第２メモリ読取り動作に対する読取りク
ロツクスキユーの推定はプロセツサ３２の演算回
路で行われるが、これを以後「２次」スキユーと
呼ぶ。この計算は回路３２において入来水平同期
パルスの周期を測定し、これを２で割つて2FH
偏向パルスの周期を求め、その結果を書込みクロ
ツクスキユーに加えることにより行われる。この
和の端数部分が第２読取りサイクル中にメモリ５
０から読取られた線全部について2FH偏向に対
する読取りクロツクのスキユーを表わす。この
「２次」スキユーデータは（後述の様に）スキユ
ー補正器４４，４６の読取りスキユーラツチに１
次スキユーデータと交互に記憶されて信号S₆の遅
延を読取りスキユーに正比例して制御する。１次
および２次のスキユー値は何れも読取りクロツク
でなく書込みクロツクの測定値から引出されるた
め、映像出力信号S₆に印加される遅延を決定する
時は補正器４４，４６で２倍される。

プロセツサ３２で生成される１次および２次の
スキユーデータはスキユー補正器４４，４６に直
接結合することができるが、これを並列に行うと
多数の線路を要することになる。この問題は１次
および２次のスキユーデータを時分割多重化形式
でスキユー補正器４４，４６に１本の線路を介し
て送ることにより解決する。このデータフオーマ
ツトを第２図に波形Ｄ（尺度不順）で示す。線Ｎ，
Ｎ＋１等に対する１次スキユーは２クロツクサイ
クルの間の信号波形の低レベルで表され、この識
別用「前提条件」の次に１次スキユーデータを表
わす５ビツトワードが来る。この５ビツトが１ク
ロツクサイクルの30秒間の解像度測定値を与え
る。

１次スキユーデータの伝送のタイミングは映像
入力信号（波形Ａ）の各線の入来同期パルス（波
形Ｂ）の中心より前の書込みクロツクの前縁（波
形Ｃの上向き矢印）により与えられる。この１次
スキユーデータの前縁（下向き矢印）がまた逐次
走査プロセツサでメモリ４０，４２の読み書き制
御信号（Ｒ／Ｗ）（波形Ｅ）の生成に用いられる。
この制御信号は一方のメモリに対して反転され、
これによつて波形Ｇ，Ｈで示す様にメモリ４０，
４２の読取りと書込みが入力信号の線１つおきに
行われる。

２次スキユーデータは１次スキユーデータより
映像入力信号の半線周期（Ｔ／２）後に伝送さ
れ、１次スキユーデータと区別するため１クロツ
ク周期の前提条件分だけ進められている。後述の
様に２次スキユーデータの前縁（下向き矢印）は
遂次走査プロセツサで第２メモリ読取り動作を始
めるために用いられる。簡単に綜合すると、１次
スキユーデータは(1)映像入力信号を記憶している
メモリの書込みスキユーの補正と、(2)記憶された
線を読取つているメモリの第１読取りサイクルの
読取りスキユーの補正と、(3)各メモリの読み書き
動作の制御の３つの機能に用いられ、２次スキユ
ーデータは(1)受入れられているメモリの第２読取
り動作のスキユーの補正と、(2)その第２読取り動
作の開始の２つの機能に用いられる。

波形Ｅ，ＦはPSP−Ａに対するスキユーデータ
のメモリ制御機能を示す。線Ｎの始点でＰデータ
Ｄが読み書き線路（Ｒ／Ｗ）を低レベルＥにセツ
トし、メモリ４０に対するリセツトパルスＦを始
める。これによつて書込み動作が始まり、線Ｎの
全体に亘つて続く。ＳデータはPSP−Ａによる書
込み動作中用いられず、単に無視される。線Ｎ＋
１の始点でＰデータがＲ／Ｗ線路を高レベルにし
てメモリ４０のアドレス計数器をリセツトし、こ
れによつて第１メモリ読取り動作が始まる。半線
周期（Ｔ／２）後Ｓデータが受入れられ、メモリ
４０のアドレス計数器をリセツトすることにより
第２の読取り動作を始める。PSP−Ｂの動作は読
み書き信号が反転されているためPSP−ＡとPSP
−Ｂが交互に読取りと書込みをする以外全く同じ
である。それぞれ２次スキユーがメモリアドレス
計数器のリセツトにより第２メモリ読取り動作を
始めるために用いられる。

上記並びにその他のこの発明の特徴は第３図の
PSP−Ａのブロツク図により更に詳示されてい
る。他方の加速プロセツサPSP−ＢはPSP−Ａと
同じで、その読み書き動作が相補的になる様に親
子制御回路によりそれと同期されている。

水平処理ユニツト３２の生成する一連のスキユ
ーデータS₇（第２図Ｄ）は線路３３を介してPSP
−Ａの入力端子６０に供給され、ここで直入並出
（SIPO）レジスタ６２により並列形式に変換され
て書込みスキユーラツチ６４と読取りスキユーラ
ツチ６６に記憶され、後述の様にメモリ４０の映
像出力信号S₄のスキユー誤差の補正に用いられ
る。信号S₇はまたパルス検波器６８に印加され、
ここで前提パルスの幅を検知してそのデータが前
述の「１次」か「２次」かを識別する出力パルス
ＰまたはＳを生成する。このスキユーデータ識別
パルスＰ，Ｓは(1)加速メモリ４０（点線区画）の
読み書き動作のタイミング制御と、(2)SIPOレジ
スタ６２の生成するスキユーデータを読取りラツ
チ６６と書込みラツチ６４のどちらが受けるかの
決定の２つの機能を果す。

パルスＰ，Ｓは次の様にして記憶タイミング動
作を制御する。パルスＰはフリツプフロツプ７０
に印加され、それをパルスＰの検知されるたびに
切換えて、第２図の波形Ｅで示す様な読み書き制
御信号（Ｒ／Ｗ）を生成する。信号Ｒ／Ｗは３状
態緩衝器７３と共に親子制御回路７４を形成する
排他的オアゲート７２を介して読み書き制御線路
７１に印加される。すなわち、フリツプフロツプ
７０の出力の緩衝器７３を介してゲート７２の一
方の入力に印加されると共に、端子７５を介して
PSP−Ｂの同様の端子に印加される。ゲート７２
の他方の端子と緩衝器７３の３状態制御端子には
親子制御端子７６が結合されている。端子７６は
２つのプロセツサPSP−ＡとPSP−Ｂのどちらが
親でどちらが子かを選択して、次の様にそれぞれ
のメモリ読み書き動作を同期させる。端子７６を
接地すると緩衝器７３が除勢されるから、端子７
５はＲ／Ｗ信号をPSP−Ｂ（親）から受入れる入
力として働らくが、端子７６をPSP−Ａ用の正電
圧源に接続すると緩衝器７３が付勢され、フリツ
プフロツプ７０のＲ／Ｗ信号がPSP−Ｂとゲート
７２に供給されるから、PSP−Ａが親、PSP−Ｂ
が子になる。ゲート７２の目的は親用のＲ／Ｗ信
号が確実に子用のそれの補数となる様にすること
で、これは端子７６が高レベル（親の動作）のと
きゲート７２がＲ／Ｗ信号を反転し、端子７６が
低レベル（接地）のときは反転しないためであ
る。

線路７１の読み書き信号（Ｒ／Ｗ）は論理ゲー
ト７８でパルスＰ，Ｓと組合され、次の論理に従
つてメモリ４０内のアドレス計数器５６のリセツ
トパルスを線路７７に生成する。ゲート７８は第
１にパルスＰの発生するたびにパルスＰを線路７
７に印加し、第２パルスＳがあつてメモリ読み書
き線路７１が読取り状態（使用する論理規約によ
り低レベルか高レベル）のとき常にパルスＳを印
加して線路７７をリセツトする。メモリ４０では
線路７１がRAM５０の読み書き制御入力とスイ
ツチ５７に接続され、スイツチ５７は4F_sc書込み
クロツク信号と8F_scの読取りクロツク信号をアド
レス計数器５６のクロツク入力に選択的に印加す
る。

メモリ５０は映像信号プロセツサ１８からの映
像入力信号のルミナンスＹおよびクロミナンスＣ
成分を受ける入力５２，５４と、映像出力信号S₄
の２倍線周波数のルミナンスY′およびクロミナ
ンスC′成分を生成する出力とを有する。動作時に
は、１次スキユーデータの入力ごとにＲ／Ｗ信号
が状態を換え、計数器５６がリセツトされる。書
込みモードでは、スイツチ５７が4F_sc書込みクロ
ツク信号を計数器５６に印加し、その計数器の示
すRAM５０のアドレスに映像入力信号を記憶す
る。この書込みモードでは２次スキユーデータを
受入れても第２図の波形Ｄ〜Ｇに示すようにメモ
リ動作に影響しない。

次の１次スキユーデータを受けたとき、パルス
Ｐがフリツプフロツプ７０を切換え、ゲート７８
を介して計数器５６をリセツトする。これによつ
てRAM５０の第１読取りサイクルが始まり、
RAM５０が記憶している信号が8F_scの読取りク
ロツク周波数で回復される。映像入力信号S₃が前
に定義した「標準」信号のときは、NTSC標準信
号が色副搬送波周波数の４倍（4F_sc）でクロツキ
ング（サンプリング）されるとき正しく910個の
画素が生成されるから、RAM５０の合計910の
位置（アドレス）を占めることになる。この様な
標準信号ではメモリアドレスの数が正確に判つて
いるから、910のアドレスが読取られると第２メ
モリ読取りサイクルを始めることができる。

しかし、第２メモリ読取りサイクルの始点のタ
イミングは標準外信号の場合未知であつて、１水
平線当りのサンプル数は910より多いことも少な
いこともあり、各線間で著しく変ることがある。
ここで標準外信号の場合第２メモリ読取り動作を
いつ開始すべきかが問題となるが、その答は標準
信号についても標準外信号についても読取り動作
中にパルスＰが入来したとき必ずアドレス計数器
５６をリセツトすることである。前述のように、
２次スキユーデータは映像入力信号S₃の半周期
（Ｔ／２）の計算からプロセツサ３２で発生され、
このタイミングでPSP−ＡとPSP−Ｂに送られ
る。従つて映像入力信号S₃の周期が変ると第２メ
モリ読取りサイクルの始点が変り、これによつて
この様な標準外信号についてRAM５０に記憶さ
れるサンプル数の変化が補償される。

第３図の残りの素子は次の様に信号S₄のスキユ
ー補正と出力の多重化を行うものである。SIPO
レジスタ６２から生ずるスキユーデータは次の様
に信号Ｐ，Ｒ／Ｗ，Ｓに応じてスイツチ８０，８
１，８３によりラツチ６４，６６に記憶される。
１次スキユーデータが入来すると、パルスＰに応
じてスイツチ８０が閉じると同時に、フリツプフ
ロツプ７０が切換えられて読み書き（Ｒ／Ｗ）信
号の状態を変える。読取りから書込みに換える
と、スイツチ８１が書込みラツチ６４に１次スキ
ユーデータを記憶させてRAM５０に記憶されて
いる線の書込みクロツク誤差を補正する。逆に書
込みから読取りに変ると、スイツチ８１が読取り
ラツチ６６に１次スキユーデータを記憶させて第
１メモリ読取りサイクル中の読取りクロツクのス
キユー誤差を補正する。スイツチ８２はパルスＳ
が検知されたとき読取りラツチ６６に第２スキユ
ーデータを記憶させて第２メモリ読取リサイクル
中の読取りクロツクのスキユー誤差を補正する。
綜合すると、ラツチ６４は各メモリ書込みサイク
ルの始めに必ず１次スキユーデータを含み、ラツ
チ６６は第１メモリ読取りサイクルの始めに１次
スキユーデータを、第２メモリ読取りサイクルの
始めに２次スキユーデータを含む。

スキユーデータはすべて書込みクロツクFWを
用いて測定されるか、書込みクロツクの測定値か
ら計算されるから、ラツチ６６の読取りスキユー
データは前述の様に読取りクロツク周期に比例し
て表わすため乗算器８４で２倍され、減算器８６
でラツチ６４の出力を差引かれて、読取りスキユ
ーに比例し、書込みスキユー反比例して変る差信
号S₉となる。加算器８８はこの信号S₉に定数
（32）を加えて、映像出力信号S₄のスキユー補正
時の「負の」遅延の必要をなくする。

スキユー補正信号S₁₀はクロツク周期の30秒に
より信号S₄の２倍線周波数のルミナンス成分
Y′とクロミナンス成分C′に与えるべき正味遅延
を示す。この精度（解像度５ビツト）はすべての
演算に用いられて例えば４捨５入や切捨て用の数
による演算誤差の累積を防ぐ。ルミナンス遅延制
御信号（S₁₁）には更に低い解像度も用いられ、
またクロミナンス遅延制御信号（S₁₂）の解像度
はその信号を切捨てずに４捨５入するときルミナ
ンス遅延制御信号のそれより実質的に低くてよい
ことが判つている。これらの機能は信号S₁₀を２
で割つてルミナンス遅延制御信号S₁₁を生成する
除算器９０によつて得られる。除算器９２は信号
S₁₀を32で割つて整数個のクロツクサイクルによ
るクロミナンス信号の遅延を与える。加算器９４
は信号S₁₀を32で割る前に数16に加算し、その結
果が切捨てられずに必ず最も近いクロツクサイク
ルに４捨５入されるようにする。この結果、ルミ
ナンス成分に対するクロミナンス遅延誤差は、
「粗」遅延器９４によりクロミナンス信号が１ク
ロツクサイクルの段階で遅延されるときでも、1/
２クロツクサイクルを超えない。ここで粗遅延と
はクロツクサイクルの遅延をいう。

この目的で、遅延器９４は通常のクロツキング
されたラツチの縦続接続と信号S₁₂に応じて適当
なラツチの出力をその出力の値に比例して選択す
る選択器とを含めばよく、この様な配置は第７図
に示すように、ラツチ７０２，７０４がシクトレ
ジスタとして働らき、スイツチ７０６がレジスタ
のタツプを選んで信号C′をクロツク周期の段階で
遅延させる。

ルミナンス信号の補正は粗遅延器９６と微遅延
器９８の縦続回路により行われる。信号S₁₁の整
数部分が遅延器９６に印加されてルミナンス信号
Y′を整数クロツクサイクル段階で遅らせる。信
号S₁₁の微細解像度の端数部分は遅延器９８に印
加されてクロツクサイクルの1/16の段階で信号
Y′を遅延させるが、このため遅延器９８は第７
図のようにクロツクサイクルの1/16の遅れを持つ
（クロツキングされていない）論理ゲートの縦続
接続と選択スイツチによつて構成すればよい。遅
延器９８の与える遅延は第６図の２点線形内挿器
のような内挿器により生成される。

第６図では、遅延すべき映像信号Y′が乗算器
６００を介して加算器６０２の一方の入力に印加
されると共に、他の乗算器６０４と遅延ラツチ６
０６の縦続回路を介してその加算器６０２の他方
の入力に印加される。ラツチ６０６は１クロツク
周期（例えば35＋１秒）の遅延を与える。乗算器
の係数（Ｋ，１−Ｋ）はROM６０８から供給さ
れ、乗算器６０４の利得をスキユーデータ（S₁₁）
に比例（Ｋ）して換えると共に、乗算器６００の
利得をスキユーデータと逆に（１−Ｋ）に換え
て、加算器６０２で加算される遅延信号と非遅延
信号の比がスキユーデータの値により制御される
ようにする。例えば、スキユーデータが零のとき
はＫの値が０で、入力信号は乗算器６００と加算
器６０２を無遅延で出力まで通過するが、Ｋが大
きくなるほど加算される遅延信号が大きく、非遅
延信号が小さくなつて出力の遅延が大きくなり、
その極限（Ｋ＝１）では、入力信号が全部遅延ラ
ツチ６０６を出力まで通過してクロツク信号の１
周期分完全に遅延される。

第４図は水平処理ユニツト３２の詳細ブロツク
図である。破線で囲まれた主要素子は(1)映像入力
信号の１次スキユーとその水平同期成分の周期を
測定する位相固定ループ４０２と、(2)その１次ス
キユーと映像入力信号の周期から２次スキユーを
計算し、そのスキユー（およびタイミング）デー
タを多重化してフリツカ低減プロセツサ４４，４
６に供給するスキユータイミングプロセツサ４０
４と、(3)表示ユニツト３０に供給される倍周波数
の偏向パルス（2FH）を発生する位相補正ルー
プ４０６とを含んでいる。これらの素子を含む集
積回路には、アイ・テイ・テイインターメタル
（ITT Intermetall）社のデータ集「デジツト
2000 NTSC式２重走査VLSIデジタルテレビジヨ
ン方式（Dingt 2000NTSC Double Scan
Digital TV System）」の1985年５月版第47〜72
頁記載のDPU2532型偏向プロセツサユニツトが
ある。

位相固定ループ４０２（破線区画）は4F_sc書込
みクロツク信号FWにより駆動され、映像入力信
号S₃の水平同期成分FHの周期Ｔに計数値が等し
くなつたとき比較器４１２によりリセツトされる
計数器４１０を含む。信号S₃の周期は下述のよう
に累算器４１４と加算器４１６により決定され
る。分離器２２からの同期信号FHは低減濾波器
４１８を介して累算器４１４に印加される。累算
器４１４はパルスFHの中心と計数器４１０の出
力に結合された復号器４２０の生成する親同期パ
ルスMSの発生点の間の時間差を測定する（第２
図の波形Ｃ参照）。この時間差（即ち誤差）信号
は書込みクロツクのサイクル（およびその端数）
で誤差を表わすように調整されている。これは次
に低減濾波器４１９を通つて加算器４１６で
NTSC標準信号の各線当りの4F_sc書込みクロツク
周期数に等しい数910に加算される。この様にし
て加算器４１６から得られる周期表示信号Ｔが比
較器４１２の閾値を制御することにより計数器４
１０を映像入力信号の水平同期成分に固定する。

標準外信号の受信時には、計数器４１０の周期
には書込みクロツク信号のスキユーに等しい量の
誤差が出る。これは計数器４１０が書込みクロツ
ク信号の整数サイクルだけを数えるのに対し、同
期パルスFHの周期には１クロツクサイクルの端
数が含まれ得るからである。親同期パルスMSは
計数器４１０の計数値を復号することにより発生
されるから、これも書込みクロツクの整数サイク
ルだけに生じ、従つて矢張り書込みクロツクのス
キユー量だけ誤差がある。累算器４１４の出力も
パルスMSで同期されるためスキユー誤差を含
む。PLL４０２の残りの成分は書込みクロツク
のスキユーを検知し、周期信号Ｔのスキユー誤差
を補正する働らきをする。

スキユー誤差はラツチ４２２と加算器４２４で
検知される。前述の様に、スキユーは第２図に示
す様にクロツクサイクルの端数で表されたクロツ
クと同期信号との時間差である。周期表示信号Ｔ
が映像入力信号の周期を正確に示し、その信号Ｔ
の端数部分が零でないとすれば、各線間にスキユ
ー変化が生じる。例えば、信号FHの周期が正確
に910.1クロツクサイクルであれば、書込みクロ
ツクFWは各線に付き正確に0.1クロツクサイクル
の割合で同期信号FHより進む。従つて、線１の
始めにスキユーが０であれば、線２の始めでは
0.1、線３の始めでは0.2になる。スキユーデータ
は加算器４２４において前の線のスキユー（ラツ
チ４２２に記憶されている）を同期信号Ｔに加算
することにより発生されるが、この和の端数部分
がラツチ４２２に記憶され、ラツチ４２２はスキ
ユーデータの累算器の働らきをする。和の整数部
分は比較器４１２に印加されて計数器４１０の周
期の調節に用いられる。

スキユー検知は周期表示信号Ｔが映像入力信号
の周期を正確に表わすとの仮定に基いているが、
上記の説明から累算器４１４の出力は整数クロツ
クサイクルにしか起り得ないパルスMSでタイミ
ングを定められているので、スキユー誤差を含ん
でいる。この誤差は減算器４２６で累算器４１４
の出力からラツチ４２２の検知スキユーデータを
差引くことにより信号Ｔから除かれる。

累算器４１４は装置のクロツク（FW）の解像
度より高い精度で位相測定を行うが、これは例え
ば米国特許第4471299号記載のように構成するこ
とができる。第５図にこの測定法を略示する。波
形ＡはパルスFHを時間の関数として示したもの
で、累算器４１４は本質的にパルスMS（波形Ｂ）
の前後のパルスFHの面積（それぞれ面積１およ
び２）を測定する。これは累算器の計数値を最初
０にセツトし、パルスMSより前の各クロツクサ
イクル（垂直の刻み記号）ごとにパルスFHの大
きさに比例して計数を減じ、パルスMSより後の
各クロツクサイクルごとにパルスFHの大きさに
比例して計数を増すことにより行うことができ
る。パルスMSが正しくパルスFHの中心に（図
示のように）一致しておれば、面積１，２は相等
しく、累算器の出力は０となるが、パルスMSが
パルスFHの中心より前に進んでいると、２つの
面積は（Ｃ，Ｄで示すように）異り、累算器の出
力は交差斜線部分の面積（A2−A1）に比例す
る。この面積はパルスMSと水平同期パルスFH
の真の中心との時間差を表わす。従つて、累算器
の出力を書込みクロツクサイクル（およびその端
数）で結果を表わすように調整すればよい。

スキユータイミングプロセツサ４０４は１次ス
キユーデータから２次スキユーデータを引出す演
算回路とそのスキユーデータを第２図の波形Ｄで
示すフオーマツトでPSP−ＡとPSP−Ｂに送る多
重化回路を含んでいる。２次スキユーデータＳは
加算器４３０でラツチ４２２からの１次スキユー
データ即ち書込みクロツクのスキユーデータＰを
周期信号Ｔを２で割る除算器４３２の出力に加算
することにより得られる。この半周期（Ｔ／２）
信号と書込みクロツクのスキユー即ち１次スキユ
ーＰの和の端数部分は第２メモリ読取りサイクル
に対する読取りクロツクのスキユー（２次スキユ
ーＳ）である。

加算器４３０からの和信号の整数部分は次の様
に倍線周波数（2H）タイミングパルスの発生に
用いられる。計数器４１０の生成するランプ信号
は０からある最大値（例えばNTSC標準信号では
910、標準外信号では910の数カウント以内）まで
の値をとる。減算器４３４はその計数器の信号を
定数（「遅延制御データ」と図示）から差引いて
遅延制御信号の値で決まる正の値から０を通つて
負のピークに至る反転ランプ信号（図示）を生ず
る。この零交点はデジタル方式では容易に検知さ
れ、その零交点の時刻は遅延制御信号を換えるこ
とにより前進後退させることができる。線周波数
（1H）のタイミングパルスは減算器４３４から供
給されるランプ信号の零点を検知することにより
生成され、倍線周波数（2H）のタイミングパル
スはそのランプ信号を半周期（Ｔ／２）だけ偏移
して零点を検知することにより生成される。（こ
の偏移は加算器４３６によつて与えられ、検知は
零検知器４４２により行われる。）これによつて、
例えば加速映像信号の受け得る遅延を処理するた
め表示器の掃引を補正するような目的で遅延制御
信号が変更されるとき、線周波数（1H）パルス
の位置の変化がすべて倍線周波数（2H）パルス
により正確かつ確実に追跡されるようになる。

スキユーデータは零検知器４４２の生成するパ
ルスで調時された並入直出（PISO）レジスタ４
４０によつて直列形式（第３図波形Ｄ）に変換さ
れる。線周波数動作スイツチ４４４は1Hと2Hの
ランプ信号を（それぞれ減算器４３４と加算器４
３とから）交互に復号器４４２に印加すると共
に、１次（Ｐ）と２次（Ｓ）のスキユーデータを
（それぞれラツチ４２２と加算器４３０から）
PISOレジスタ４４０に交互に供給する。検知器
４４２は受信した1Hおよび2Hランプ信号が０の
ときPISOレジスタ４４０をトリガしてＰまたは
ＳのスキユーデータをPSP−ＡとPSP−Ｂに送
る。スイツチ４４４は位相補正ループ４０６で生
成される倍線周波数（2H）の偏向パルスを２で
割るフリツプフロツプ４４６により制御される。
従つて第２図に波形Ｄ，Ｅ，Ｆで示す様に、１次
と２次のスキユー信号は前述の様に多重化されて
PSP−ＡとPSP−Ｂに送られる。

位相補正ループ４０６は減算器４３４のランプ
信号とスイツチ４４４からのタイミング信号とス
キユー信号を受けて、表示器３０のための倍線周
波数偏向信号（2FH）を発生する。減算器４３
４のランプ信号出力は復号器４５０により検知さ
れて遅延した線周波数（1H）親同期パルス
（MS′）を生成する。倍線周期の同期パルス2FH
は位相検知器４５２により偏向駆動器４５４で生
成され（変換器４５６でデジタル化され）たフラ
イバツクパルスFBをパルスMS′と比較して得ら
れる。親パルスMS′はクロツク信号の端縁で生じ
るから、位相検知器４５２の出力に生ずるスキユ
ー誤差を含んでいる。この誤差は検知器４５２の
出力からプロセツサ４０４のスキユーデータを差
引く減算器４５３によつて除去される。検知器４
５２の生成する（減算器４５３の出力の）誤差信
号は濾波器４５８で低域濾波され、加算器４６０
でスイツチ４４４からのタイミングおよびスキユ
ー信号に加算される。この和信号の整数部分は検
知器４６２で零検知されて倍線周波数パルス
2FHを生成し、これがその和信号の端数部分に
より制御される遅延ユニツト４６４を介して偏向
駆動器に印加されて偏向パルス（2FH）のクロ
ツクスキユー誤差を補正する。実際には、メモリ
の読取りおよび書込み動作の補正に用いられる同
じ１次および２次スキユー信号が偏向駆動器に印
加され、メモリのスキユー誤差と同様にして表示
器のスキユー誤差が確実に補正されるようになつ
ている。従つて、フリツカ低減プロセツサ２４で
補正されたスキユー誤差が偏向スキユー誤差によ
り再導入されることはない。

【図面の簡単な説明】

第１図はこの発明を実施したテレビジヨン受像
機のブロツク図、第２図は第１図の受像機に関連
するタイミング図、第３図は第１図の受像機に用
いる逐次走査プロセツサのブロツク図、第４図は
第１図の受像機に用いる水平処理ユニツトのブロ
ツク図、第５図は第４図の処理ユニツトに関連す
る図、第６図および第７図は第３図のプロセツサ
に適する遅延装置のブロツク図である。 ２０……読取り書込みクロツク信号源、４０，
４２……加速記憶手段、４４，４６……スキユー
補正手段、４０２……第１の手段、４０４……第
２の手段、９４，９６，９８……第３の手段。

Claims (1)

1. 【特許請求の範囲】 １ 入来映像入力信号の水平線周波数を２倍増し
   て表示手段に２倍線周波数の映像出力信号を供給
   する映像加速記憶手段と、上記記憶手段に結合さ
   れてその読取り書込み動作を制御する読取り書込
   みクロツク信号源と、上記２倍線周波数の映像出
   力信号に可変遅延を与えて上記クロツク信号のス
   キユーにより生ずる累積水平タイミング誤差を減
   ずるスキユー補正手段とを含み、 上記スキユー補正手段が、上記映像入力信号と
   上記書込みクロツク信号に応じて書込みクロツク
   スキユー表示信号を生成する第１の手段と、この
   第１の手段に結合されて上記書込みクロツクスキ
   ユー表示信号から読取りクロツクスキユー表示信
   号を算出する第２の手段と、上記記憶手段に結合
   されて上記映像出力信号を、上記書込みクロツク
   スキユー表示信号と、上記読取りクロツクスキユ
   ー表示信号の倍数との差の関数として遅延させ
   て、上記累積水平タイミング誤差を最小にする第
   ３の手段と、を含んで成る逐次走査表示装置。