JPH0457408A - 可変位相回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、可変位相回路、特にクロック信号等の位相を
外部制御信号により、連続的にかつ任意に可変できる可
変位相回路に関するものである。

［従来の技術］ 信号の位相を変化させるまたは調整する方法としては、
抵抗、コンデンサ、若しくはインダクタンス等の受動素
子で構成される位相シフト回路を用いるのが一般的であ
る０例えば、第６図に示すように、抵抗Ｒとコンデンサ
ＣＩ、及び抵抗Ｒ２とコンデンサＣ２で構成した２つの
積分回路を直列に接続し、その接続点に加えた４５°入
力に対して、各積分回路出力から位相のシフトした波形
を得るものである。

また、能動素子を用いた位相シフト回路（可変位相回路
）は、インピーダンスを変化させることにより位相を変
化させるのが一般的である。

デイレーライン（遅延線）を用いて変化させる方法もあ
る。これはストリップライン等の分布定数線路を用いて
、これらの長さを変えることにより行う（第７図）、同
様に同軸ゲーブルの長さ変えることにより、位相を変化
させることもできる。

またディジタル信号の場合には、ゲート回路等へ信号を
通すことにより、ゲート回路の伝搬遅延時間を利用して
、入力信号の位相をその分遅らせることができる。従っ
て、ゲート回路の接続段数を変化させることにより、遅
延時間即ち位相を変化させることができる（第８図）。

［発明が解決しようとする課題］ しかし、第６図に示すような、コンデンサやインダクタ
ンス等の受動素子を用いた位相シフト回路の場合、その
位相を変化させるためには、各受動素子の値を変化させ
ることが必要である。そのためには、素子を違った定数
のものと交換するか、あるいは可変素子（ボリューム等
）を用いて調整する方法しか無く、調整が難しいばかり
か、広い範囲に亘って変化させることも困難である。ま
たコンデンサやインダクタンスは、小型化の要請に応え
るＩＣ化に向かない。

次に、能動素子を用いた位相シフト回路では、インピー
ダンスを変化させて行うため、インピーダンスの変化を
嫌う回路には適用することかできない、また位相シフト
量のリニアリティーか悪いという欠点がある。

更に、ストリップラインや同軸ゲーブル等の分布定数線
路の長さを変えて位相を調整する方法では、位相シフト
量を連続的に変化させることか困難であり、また大きな
シフト量を得ない場合には、その分の長さを必要とし、
小型化が困難である。

また、絶対時間の遅延しかできないなめ、例えば位相を
１０’ずらしたい場合、信号の周波数毎に遅延時間を計
算し、長さを変えなければならない煩わしさがある。ま
た、外部信号により位相シフト量を制御できない。

第８図に示すゲート回路の伝搬遅延時間により位相をシ
フトさせる方法では、シフト量をステップ的にしか変化
することができず、また温度、電源電圧等の使用条件や
ゲート回路の製造条件（プロセスばらつき）等により、
位相シフト量が変化してしまうという欠点がある。

本発明の目的は、前記した従来の位相シフト或いは位相
可変技術の欠点を解消し、位相を連続的かつ大幅に可変
でき、しかもその量を外部信号により制御することがで
きる、新規な可変位相回路を捷供することにある。

［課題を解決するための手段］ 本発明の可変位相回路は、入力信号を線形積分する積分
回路と、この積分回路の積分出力を基準電圧と比較して
出力信号を出力する第１および第２の比較器と、この出
力信号をセット、リセット信号とするセット、リセット
端子を有するフリップフロップとを備え、上記基準電圧
の一方を加減して、フリップフロップ回路の出力の位相
シフト量を制御する構成のものである。

上記積分回路を構成する容量には、ダイオードの接合容
量又はバリキャップを用いて積分回路の時定数を変化さ
せるように構成することができる。

また、比較器の基準電圧の他方を加減して、フリップフ
ロップ回路の出力のデユーティ−比を制御する構成とす
ることかできる。

［作用コ 本発明の可変位相回路は、位相を変化させるなめ、入力
信号を積分した信号を外部制御信号たる可変基準電圧と
比較し、その出力をセット、リセット端子を有するフリ
ップフロップ回路へ入力する。外部制御信号により、位
相シフト量を制御でき、更には出力のデユーティ−を任
意に制御できる可変位相回路であるため、位相調整が容
易であり、また位相変化量も大幅に向上する。

尚、比較器、フリップフロップ回路の伝搬遅延時間が、
絶対時間として位相に加わる。位相変化範囲は９０〜１
８０°であるが、立ち上がり、立ち下がり時間が大きい
と９０°、１８０°近くで動作しなくなる。

［実施例］ 本発明の実施例を第１図に示す。この可変位相回路は、
基本的にはトランジスタ等の能動素子を用いて構成され
る。

この可変位相回路は、入力信号を線形積分する積分回路
１と、２個の可変基準電圧源（制ｕ４電圧源）Ｖｌ、Ｖ
２と、積分器＃Ｉｌの積分出力すをこの基準電圧ｖ１と
比較して出力信号Ｃを得る比較器２と、同じく積分出力
すを基準電圧ｖ２と比較して出力信号ｄを得る比較器３
と、この比較結果を受けるセット・リセット端子を有す
るフリップフロップ４とで構成される。比較器２の出力
信号Ｃはフリップフロッグ４のセット信号として、比較
器３の出力信号ｄはリセット信号として使用される。

積分器１は、オペアンプＡと、抵抗ＲＳ、　Ｒｆ、コン
デンサＣｆにより構成する。この時定数はＣｆとＲｆで
決まり、ｆ＝１／２πＣｆ　Ｒｆとなる。

この積分器１の出力すは、比較器２．３の非反転入力端
子（＋側端子）へそれぞれ入力される。

各々の比較器２．３により、制御電圧Ｖ１．Ｖ２と積分
器の出力信号とを比較し、結果をフリップフロップ４の
セット端子Ｓとリセット端子Ｒへ入力する。

フリップフロップ４は、Ｄタイプのマスク・スレーブ・
フリップフロップであり、第２図に示す真理衣に従って
動作し、結果はＱ、Ｑ端子がら出力ｅ、ｆとして現れる
。

次に動作について説明する。

第３図は、上記可変位相回路（第１図）に入力信号とし
て方形波が入力された場合の各部の波形を示す。（ａ＞
は可変位相回路の入力端子ａに入力される方形波信号、
（ｂ）は可変位相回路のｂ点に表れる積分電圧波形、（
ｃ）（ｄ）は比較器２．３の出力波形、そして（ｅ）は
フリップ７０ツブ４のＱ出力ｅの波形を示す。

積分器１の出力すに生じる三角波の振幅（ピーク・ピー
ク値）を２Ｖｏとし、制御電圧ＶＩ　Ｖ２の基準を、こ
の三角波の振幅の中央、即ち三角波の平均値とする。

まず、ｂ点に表れる積分電圧（第３図（ｂ））、即ち比
較器１．比較器２の非反転入力（＋側入力）は、可変位
相回路の入力端子ａに入力される方形波信号（第３図（
ａ））に同期した歪みのない三角波となる。歪みのない
三角波とすることにより、外部制ｔＸ］電圧Ｖｌ、Ｖ２
による比較制御が可能となる。

この２つの比較器２，３のうち、一方の比較器２の出力
（第３図（Ｃ））の立上りエツジは、（ａ）の入力信号
の立ち上がりエツジに対して、９０°＋９０°ｘ　（Ｖ
ｌ　／Ｖｏ　）たけ遅れる。即ち、外部制御電圧ｖ１が
小さいと遅延量は少なく、外部制御電圧が大きいと遅延
量が大きくなる。即ち、位相を９０°〜１８０°まで可
変できる。

他方の比較器３においては、外部制御電圧Ｖ２を、Ｖ２
　＝−Ｖｌとすることにより、出力Ｃに対し、１度１８
０°ずれた信号ｄが得られる（第３図（ｄ））。

そこで、両比較器２．３に発生した信号Ｃとｄを７リツ
プフロツプのセット端子Ｓ、リセット端子Ｒに入力する
ことにより、第２図に示す真理衣に従って、ｅ、ｆ点よ
り結果を出力する。ｅ点の出力結果を第３図（ｅ）に示
す。

０点の出力において位相は既に遅延しているが、信号の
デユーティ−比が位相により変化してしまう、従って、
位相を遅延させてもデユーティ−比の変化しない信号を
得る場合には、第１図に示すように、第２の比較器３と
、フリップフロップ４及び制御＃電圧ｖ２を用い、Ｖ２
の電圧を制御することにより、デユーティ−比を調整す
る。Ｖｌ　＝−Ｖ２の時、デユーティ−比は５０％とな
る。

位相変化量は、Ｖｌが　ｏ＜ｖｉ　＜ｖｏの範囲で可変
でき、従って約９０’〜１８ｏ゛まで可変できる。従っ
て、この回路を４段以上接続できることによりＯ°〜３
６０°の位相調整も可能となる。

上記第１図に示した積分器１．比較器２．３は、差動増
幅回路によっても構成することができる。

それを第４図に示す。

また第１図、第４図中のコンデンサＣｆは、第５図に示
すようなダイオードの接合容量を用いて、そのダイオー
ドに印加する電圧を制御することで容量を可変する構成
としても良い。またバリキャップを用いても同様の効果
が得られる。このようにすると、外部電圧により広範囲
な周波数に渡って、時定数を最適に制御することができ
る。従って、積分器、比較器、フリップフロップをモノ
リシックＩＣ化することができる。

［発明の効果］ 以上述べたように、本発明によれば、受動素子や能動素
子による位相イシフト回路では成し得ない、位相シフト
量の連続的変化を可能とし、広い入力周波数範囲に渡っ
て同じ位相可変幅を持ち、且つ外部から容易に位相シフ
ト量を制御することができる。

また、回路を容易にモノリシックＩＣ化することができ
、従来の位相シフトに比べ大幅に小型化でき、電源電圧
変動、ＩＣプロセス変動に対してもバラツキの少ない可
変位相回路を実現できる。

従ってこの可変位相回路は、例えば、光通信用クロック
とデータの位相調整用として適する。

【図面の簡単な説明】

第１図は本発明による可変位相回路の一実施例を示す図
、第２図はそのＤタイプ・マスタースレーブ・フリップ
フロップの真理衣を示す図、第３図は本発明による可変
位相回路に方形波が入力された場合の各部の信号波形を
示す図、第４図は本発明による他の実施例を示す図、第
５図はダイオード接合容量の一例図、第６図は従来の受
動素子を用いた位相シフト回路図、第７図は従来のデイ
レーラインを用いた位相シフト回路図、第８図は従来の
ゲート回路による位相遅延方法を示した図である。 図中、１は積分器、２．３は比較器、４はフリップフロ
ップを示す。 特許出願人　　日立電線株式会社 代理人弁理士　　絹　谷　信　雄 第１図 領分器 比較器 比較器 第２図 第３図 第４図 第５図 第６図 第７図 第８図

Claims (1)

1. 【特許請求の範囲】 １、入力信号を線形積分する積分回路と、この積分回路
   の積分出力を基準電圧と比較して出力信号を出力する第
   １及び第２の比較器と、この出力信号をセット、リセッ
   ト信号とするセット、リセット端子を有するフリップフ
   ロップとを備え、上記基準電圧の一方を加減して、フリ
   ップフロップ回路の出力の位相シフト量を制御するよう
   にしたことを特徴とする可変位相回路。 ２、上記積分回路を構成する容量にダイオードの接合容
   量又はバリキャップを用いて積分回路の時定数を変化さ
   せるように構成した請求項１記載の可変位相回路。 ３、上記基準電圧の他方を加減して、フリップフロップ
   回路の出力のデューティー比を制御することを特徴とす
   る請求項１記載の可変位相回路。