JPH0454867A - High voltage power source controller - Google Patents
High voltage power source controllerInfo
- Publication number
- JPH0454867A JPH0454867A JP2162927A JP16292790A JPH0454867A JP H0454867 A JPH0454867 A JP H0454867A JP 2162927 A JP2162927 A JP 2162927A JP 16292790 A JP16292790 A JP 16292790A JP H0454867 A JPH0454867 A JP H0454867A
- Authority
- JP
- Japan
- Prior art keywords
- high voltage
- transfer
- charging
- output
- reference value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 22
- 238000010586 diagram Methods 0.000 description 11
- 230000010355 oscillation Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- 238000009499 grossing Methods 0.000 description 4
- 238000004804 winding Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、乾式電子写真方式を用いたレーザプリンタや
複写機等に組み込まれる高圧電源制御装置の改良に関す
る。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an improvement in a high-voltage power supply control device incorporated in a laser printer, a copying machine, etc. using a dry electrophotographic method.
［従来の技術］
例えば乾式電子写真方式を用いたレーザプリンタには帯
電チャージャと転写チャージャに高圧電源の高圧を供給
するための高圧電源制御装置が組み込まれている。第４
図は上記レーザプリンタにおける高圧電源制御装置の構
成を機能的に示すブロック図である。同図において、１
はレーザプリンタの制御部本体を構成するＣＰＵ （中
央処理ユニット）、２は感光体の表面を帯電するための
帯電チャージャ、３は上記感光体に形成されたトナー像
を被転写材に転写するための転写チャージャ、４は帯電
チャージャ側の高圧電源制御回路、５は転写チャージャ
側の高圧電源制御回路である。各高圧電源制御回路４，
５はともに同一構成であり、負荷となる帯電チャージャ
２または転写チャージ十３に高圧を供給する高圧トラン
ス４１１５１％この高圧トランス４１，５．の通電、解
除を切換えるスイッチングトランジスタ４２，５２、こ
のトランジスタ４゜、５□を自励発振させる自励発振回
路４．．５３、前記高圧トランス４＋、５＋の高圧出力
を検出するフィードバック電圧検出回路４４１５４、前
記ＣＰＵＩからのオン信号に応動して対応するスイッチ
ングトランジスタ４２゜５□をオンさせ、かつ上記フィ
ードバック電圧検出回路４４．５ａにて検出された高圧
出力をフィードバックして上記スイッチングトランジス
タ４、．５４のオン、オフを制御するレギュレータコン
トローラ４５．５５から構成されている。[Prior Art] For example, a laser printer using a dry electrophotographic method has a built-in high-voltage power supply control device for supplying high voltage of a high-voltage power supply to a charging charger and a transfer charger. Fourth
The figure is a block diagram functionally showing the configuration of the high voltage power supply control device in the laser printer. In the same figure, 1
2 is a charger for charging the surface of the photoconductor, and 3 is for transferring the toner image formed on the photoconductor to a transfer material. 4 is a high-voltage power supply control circuit on the side of the charging charger, and 5 is a high-voltage power supply control circuit on the side of the transfer charger. Each high voltage power supply control circuit 4,
5 have the same configuration, and the high voltage transformer 41151% supplies high voltage to the charging charger 2 or transfer charge 13 serving as a load. switching transistors 42 and 52 that switch between energization and release; a self-excited oscillation circuit 4 that causes these transistors 4° and 5□ to self-oscillate; ．． 53, a feedback voltage detection circuit 44154 that detects the high voltage output of the high voltage transformers 4+, 5+, turns on the corresponding switching transistor 42°5□ in response to an on signal from the CPUI, and the feedback voltage detection circuit 44. 5a is fed back to the switching transistors 4, . It is composed of regulator controllers 45 and 55 that control on and off of 54.
第５図は上記高圧電源制御回路４の具体的な回路構成図
である。すなわち、ＣＰＵＩから帯電チャージャ２のオ
ン信号Ｓ１が出力されると、１チツプＩＣ（集積回路）
で構成されたレギュレータコントローラ４．が起動し、
該コントローラ４５の出力信号Ｓ２がハイレベルとなる
。これにより、スイッチングトランジスタ４□がオンし
て、高圧電源ＶＢにより高圧トランス４１が通電され、
２次側巻線４１２に高圧か発生して帯電チャージャ２に
供給される。このとき自励発振回路４３の２次側巻線４
３２に電圧か発生し、これにより、スイッチングトラン
ジスタ４２は自励発振してオン、オフを繰り返す。また
、上記高圧トランス４、の２次側巻線４□２に発生した
高圧に応じてモニタ電流がフィードバック検出回路４４
の直列抵抗ｒｌ。FIG. 5 is a specific circuit configuration diagram of the high voltage power supply control circuit 4. As shown in FIG. That is, when the ON signal S1 of the charger 2 is output from the CPU, one chip IC (integrated circuit)
A regulator controller consisting of 4. starts,
The output signal S2 of the controller 45 becomes high level. As a result, the switching transistor 4□ is turned on, and the high voltage transformer 41 is energized by the high voltage power supply VB.
High voltage is generated in the secondary winding 412 and supplied to the charger 2 . At this time, the secondary winding 4 of the self-excited oscillation circuit 43
A voltage is generated at the transistor 32, which causes the switching transistor 42 to self-oscillate and repeatedly turn on and off. In addition, the monitor current is transmitted to the feedback detection circuit 44 in response to the high voltage generated in the secondary winding 4□2 of the high voltage transformer 4.
The series resistance rl.
ｒ２．ｒ３を流れ、このモニタ電流値がレギュレータコ
ントローラ４５に取込まれる。しかして、レギュレータ
コントローラ４５は上記モニタ電流値が予め設定されて
いる基準値に一致するようにスイッチングトランジスタ
４□の発振周波数及びデユーティを制御する。これによ
り、帯電チャージャ２に対する高圧出力が一定に保持さ
れることになる。r2. r3, and this monitor current value is taken into the regulator controller 45. Thus, the regulator controller 45 controls the oscillation frequency and duty of the switching transistor 4□ so that the monitor current value matches a preset reference value. As a result, the high voltage output to the charger 2 is maintained constant.
一方、前記転写チャージャ３に対する高圧電源制御回路
５も同様に作用し、ＣＰＵＩから転写チャージャ３のオ
ン信号Ｓ３が出力されると、レギュレータコントローラ
５５・が起動してスイッチングトランジスタ５２がオン
する。これにより、高圧トランス５１から高圧が発生し
て転写チャージャ３に供給される。このとき自励発振回
路５３によりスイッチングトランジスタ５２が自励発振
してオン、オフを繰り返す。また、上記高圧トランス５
、に発生した高圧に対応するモニタ電流値がレギュレー
タコントローラ５５に取込まれ、上記モニタ電流値が予
め設定されている基準値に一致するようにスイッチング
トランジスタ５２のオン、オフ期間が制御されて、転写
チャージャ３に対する高圧出力が一定に保持される。On the other hand, the high voltage power supply control circuit 5 for the transfer charger 3 operates in the same manner, and when the on signal S3 for the transfer charger 3 is output from the CPUI, the regulator controller 55 is activated and the switching transistor 52 is turned on. As a result, high voltage is generated from the high voltage transformer 51 and supplied to the transfer charger 3. At this time, the switching transistor 52 self-oscillates due to the self-excited oscillation circuit 53 and is repeatedly turned on and off. In addition, the high voltage transformer 5
A monitor current value corresponding to the high voltage generated at is taken into the regulator controller 55, and the on/off periods of the switching transistor 52 are controlled so that the monitor current value matches a preset reference value. The high voltage output to the transfer charger 3 is held constant.
ところで、帯電チャージャ２における負荷変動と転写チ
ャージャ３における負荷変動とは異なる。By the way, load fluctuations in the charging charger 2 and load fluctuations in the transfer charger 3 are different.
これに対し、従来技術にあっては各スイッチングトラン
ジスタ４２．５２を自励発振させているので、負荷変動
により各スイッチングトランジスタ４□、５２の発振周
波数が各々変化する。従って、第６図に示すように帯電
チャージャ２及び転写チャージャ３がともにオンした後
は、帯電側スイッチングトランジスタ４２のオン期間と
転写側スイッチングトランジスタ５２のオン期間とが重
なるときと重ならないときとがある。すなわち高圧電源
からの帯電電流と転写電流との和（全電流）は一定せず
、両スイッチングトランジスタ４□。In contrast, in the prior art, each switching transistor 42, 52 is caused to self-oscillate, so the oscillation frequency of each switching transistor 4□, 52 changes due to load fluctuations. Therefore, as shown in FIG. 6, after both the charging charger 2 and the transfer charger 3 are turned on, there are times when the on period of the charging side switching transistor 42 and the on period of the transfer side switching transistor 52 overlap and times when they do not overlap. be. That is, the sum of the charging current from the high voltage power supply and the transfer current (total current) is not constant, and both switching transistors 4□.
５□のオン・タイミングが一致したときの電流が最大と
なる。このため、最大電流値に対応した高圧電源を設計
する必要があった。The current is maximum when the on timings of 5□ match. Therefore, it was necessary to design a high-voltage power supply that could handle the maximum current value.
［発明が解決しようとする課題］
このように従来のこの種の高圧電源制御装置においては
、負荷の状態に応じて高圧電源の出力電流が安定せず、
各負荷への出力電流を加算した大電流に対応した大容量
の高圧電源が必要であった。[Problems to be Solved by the Invention] As described above, in this type of conventional high-voltage power supply control device, the output current of the high-voltage power supply is unstable depending on the load condition, and
A large-capacity, high-voltage power supply that can handle the large current that is the sum of the output currents to each load was required.
このため高圧電源における電流平滑用のコンデンサも大
容量にならざるを得すコスト高は避けられなかった。For this reason, the current smoothing capacitor in the high-voltage power supply has to have a large capacity, which inevitably increases costs.
そこで本発明は、負荷の状態によらず高圧電源の出力電
流を常に低くかつ安定に制御でき、比較的小容量の高圧
電源を適用することが可能で、よって電流平滑用コンデ
ンサも小容量化でき、低コスト化をはかり得る高圧電源
制御装置を提供しょうとするものである。Therefore, the present invention can always control the output current of a high voltage power supply to be low and stable regardless of the load condition, and it is possible to apply a relatively small capacity high voltage power supply, and therefore the capacity of the current smoothing capacitor can be reduced. The present invention aims to provide a high-voltage power supply control device that can reduce costs.
［課題を解決するための手段］
本発明は、複数の負荷にそれぞれ対応して設けられ該当
する負荷に高圧を供給する高圧トランスと、これら高圧
トランスの通電、解除をそれぞれ切換えるスイッチング
手段と、高圧トランスの高圧出力をそれぞれ検出する出
力検出手段と、この検出手段により検出された高圧出方
が基準値と一致するようにスイッチング手段のオン−オ
フ時間を可変制御する第１の制御手段と、スイッチング
手段の各高圧トランスに対する通電開始の周期をそれぞ
れ等しくし、かつ各高圧トランスの通電期間を高圧トラ
ンス毎にずらすように制御する第２の制御手段とを備え
た高圧電源制御装置である。[Means for Solving the Problems] The present invention provides a high voltage transformer that is provided correspondingly to a plurality of loads and supplies high voltage to the corresponding load, a switching means that respectively switches energization and deenergization of these high voltage transformers, and a high voltage transformer that supplies high voltage to the corresponding load. output detection means for detecting high voltage outputs of the transformers; first control means for variably controlling the on-off time of the switching means so that the high voltage output detected by the detection means matches a reference value; This is a high voltage power supply control device comprising second control means for controlling the period of starting energization of each high voltage transformer to be the same and for controlling the energization period of each high voltage transformer to be staggered for each high voltage transformer.
［作 用］
このような構成の高圧電源制御装置であれば、複数の負
荷にそれぞれ対応して設けられた高圧トランスから高圧
が供給されている状態では、各負荷に対する高圧出力が
基準値と一致するように各高圧トランスの通電期間が各
々制御される。しがも、各高圧トランスの通電開始の周
期は等しく、かつその通電期間がそれぞれ異なるように
制御されている。従って、複数の負荷に対する高圧の供
給期間が重ならないようになる。[Function] With a high-voltage power supply control device configured as described above, when high voltage is supplied from high-voltage transformers installed corresponding to multiple loads, the high-voltage output for each load will match the reference value. The energization period of each high-voltage transformer is controlled so as to achieve the following. However, each high-voltage transformer is controlled so that the period at which it starts energizing is the same, and its energizing period is different from each other. Therefore, the high voltage supply periods for multiple loads do not overlap.
［実施例〕
以下、本発明を乾式電子写真方式のレーザプリンタに適
用した一実施例について図面を参照しながら説明する。[Embodiment] Hereinafter, an embodiment in which the present invention is applied to a dry electrophotographic laser printer will be described with reference to the drawings.
第１図は本実施例における高圧電源制御装置の構成を機
能的に示すブロック図であって、第４図と同一部分には
同一符号を付し、詳しい説明は省略する。FIG. 1 is a block diagram functionally showing the configuration of the high-voltage power supply control device in this embodiment, and the same parts as in FIG. 4 are denoted by the same reference numerals, and detailed explanation will be omitted.
すなわち、本実施例装置が従来装置と異なる点は、従来
のレギュレータコントローラ４ｓ、５ｓ及び自励発振回
路４ｓ、５３に代えて、第１図中破線部Ａで示すパルス
幅変調回路１１１，１１２、Ａ／Ｄ （アナログ／ディ
ジタル）コンバータ１２＋、１２□及び基準カウンタ回
路１３を設けた点にある。That is, the difference between the device of this embodiment and the conventional device is that, instead of the conventional regulator controllers 4s, 5s and self-excited oscillation circuits 4s, 53, pulse width modulation circuits 111, 112 shown by broken lines A in FIG. The main feature is that A/D (analog/digital) converters 12+, 12□ and a reference counter circuit 13 are provided.
帯電チャージャ２側のバ・ルス幅変調回路１１、はＣＰ
ＵＩからの帯電オン信号ｓ１により起動し、帯電用高圧
トランス４１の通電、解除を切換えるスイッチング手段
としてのスイッチングトランジスタ４２のオン、オフを
制御する。また出力検出手段としてのフィードバック電
圧検出回路４４の検出出力をＡ／Ｄコンバータ１２．に
てディジタルなカウントデータに変換して取込み、基準
カウンタ回路１３からの基準カウントデータと比較して
両カウントデータが一致するように前記スイッチングト
ランジスタ４２のオン−オフ時間を可変制御する機能を
有する。The pulse width modulation circuit 11 on the charger 2 side is a CP
It is activated by a charging ON signal s1 from the UI, and controls ON/OFF of a switching transistor 42 as a switching means for switching between energization and deenergization of the charging high voltage transformer 41. Further, the detection output of the feedback voltage detection circuit 44 serving as an output detection means is transferred to the A/D converter 12. It has a function of converting it into digital count data, taking it in, comparing it with the reference count data from the reference counter circuit 13, and variably controlling the on-off time of the switching transistor 42 so that both count data match.
一方、転写チャージャ側のパルス幅変調回路１１□ハＣ
Ｐ Ｕ １がらの転写オン信号ｓ３により起動し、転写
用高圧トランス５．の通電、解除を切換えるスイッチン
グ手段としてのスイッチングトランジスタ５２のオン、
オフを制御する。また出力検出手段としてのフィードバ
ック電圧検出回路５４の検出出力をＡ／Ｄコンバータ１
２２にてディジタルなカウントデータに変換して取込み
、基準カウンタ回路１３がらの基準カウントデータと比
較して両カウントデータが一致するように前記スイッチ
ングトランジスタ５□のオン−オフ時間を可変制御する
機能を有する。On the other hand, the pulse width modulation circuit 11□C on the transfer charger side
Activated by the transfer on signal s3 from P U 1, the transfer high voltage transformer 5. turning on the switching transistor 52 as a switching means for switching between energization and release;
Control off. In addition, the detection output of the feedback voltage detection circuit 54 as an output detection means is transferred to the A/D converter 1.
22 converts it into digital count data, takes it in, compares it with the reference count data from the reference counter circuit 13, and variably controls the on-off time of the switching transistor 5□ so that both count data match. have
第１図中破線部Ａの具体的な回路構成を第２図に示す。FIG. 2 shows a specific circuit configuration of the broken line portion A in FIG. 1.
基準カウンタ回路１３は基準クロック発生器１３．と、
この発生器１３□からのクロック出力を計数する基準カ
ウンタ１３□とから構成される。第１のコンパレータ２
１は上記基準カウンタ１３２からのカウント出力ｃ１と
予めメモリ２２１に設定されている周波数基準値ｍ１と
を比較するもので、両者が一致したとき出力ｏ１を分周
器２３に与える。また、この出力ｏ１は前記基準カウン
タ１３□のクリア端子ＣＬにも与えられ、基準カウンタ
１３２がクリアされる。ここで、上記周波数基準ｉｍｌ
は、帯電用高圧トランス４゜及び転写用高圧トランス５
□の通電開始周期の半周期に設定される。上記分周器２
３は第１のコンパレータ２１の出力０１を２分周するも
ので、−方の出力Ｐ１を帯電側フリップフロップ２４の
セット端子Ｓに与え、他方の出力ＰＯを転写側フリツブ
フロップ２５のセット端子Ｓに与える。The reference counter circuit 13 includes a reference clock generator 13. and,
The reference counter 13□ counts the clock output from the generator 13□. first comparator 2
1 compares the count output c1 from the reference counter 132 with a frequency reference value m1 preset in the memory 221, and when the two match, output o1 is given to the frequency divider 23. Further, this output o1 is also given to the clear terminal CL of the reference counter 13□, and the reference counter 132 is cleared. Here, the above frequency reference iml
is a high voltage transformer for charging 4° and a high voltage transformer for transfer 5
Set to half the energization start cycle of □. Above frequency divider 2
3 divides the output 01 of the first comparator 21 into two, the negative output P1 is applied to the set terminal S of the charging side flip-flop 24, and the other output PO is applied to the set terminal of the transfer side flip-flop 25. Give to S.
帯電側演算部２６は前記帯電側Ａ／Ｄコンバータ１２１
からのカウントデータｄ１とメモリ２２□に記憶されて
いる帯電基準値ｍ２との差を演算する。そして、カウン
トデータｄ１が現在の帯電基準値ｍ２より大きい場合に
は現在の帯電基準値ｍ２から演算された差の分を減算し
た値を新たな帯電基準値ｍ２としてメモリ２２□を更新
する。これに対し、カウントデータｄ１が現在の帯電基
準値ｍ２より小さい場合には現在の帯電基準値ｍ２に差
の分を加算した値を新たな帯電基準値ｍ２としてメモリ
２２２を更新する。カウントデータｄ１と現在の帯電基
準値ｍ２とが等しい場合には現在の帯電基準値ｍ２を保
持する。なお、この帯電基準値ｍ２は前記周波数基準値
ｍ１より小さい値となる。The charging side calculation section 26 is connected to the charging side A/D converter 121.
The difference between the count data d1 and the charging reference value m2 stored in the memory 22□ is calculated. If the count data d1 is larger than the current charging reference value m2, the memory 22□ is updated with a value obtained by subtracting the calculated difference from the current charging reference value m2 as a new charging reference value m2. On the other hand, if the count data d1 is smaller than the current charging reference value m2, the memory 222 is updated with a value obtained by adding the difference to the current charging reference value m2 as a new charging reference value m2. If the count data d1 and the current charging reference value m2 are equal, the current charging reference value m2 is held. Note that this charging reference value m2 is a value smaller than the frequency reference value m1.
第２のコンパレータ２７は、前記基準カウンタ１３２か
らのカウントデータｃ２と上記演算部２６にて算出され
ている帯電基準値ｍ２とを比較し、両者が一致したとき
出力０２を前記帯電側フリップフロップ２４のリセット
端子Ｒに与える。The second comparator 27 compares the count data c2 from the reference counter 132 with the charging reference value m2 calculated by the calculation unit 26, and when the two match, outputs 02 to the charging side flip-flop 24. is applied to the reset terminal R of.
転写側演算部２８は前記転写側Ａ／Ｄコンバータ１２２
からのカウントデータｄ２とメモリ２２３に記憶されて
いる転写基準Ｍｍ３との差を演算する。そして、カウン
トデータｄ２が現在の転写基準値ｍ３より大きい場合に
は現在の転写基準値ｍ３から演算された差の分を減算し
た値を新たな転写基準値ｍ３としてメモリ２２３を更新
する。これに対し、カウントデータｄ２が現在の転写基
準値ｍ３より小さい場合には現在の転写基準値ｍ３に差
の分を加算した値を新たな転写基準値ｍ３としてメモリ
２２．を更新する。カウントデータｄ２と現在の転写基
準値ｍ３とが等しい場合には現在の転写基準値ｍ３を保
持する。なお、この転写基準値ｍ３も前記周波数基準値
ｍ１より小さい値となる。The transfer side calculation section 28 is connected to the transfer side A/D converter 122.
The difference between the count data d2 and the transfer reference Mm3 stored in the memory 223 is calculated. If the count data d2 is larger than the current transfer reference value m3, the memory 223 is updated with a value obtained by subtracting the calculated difference from the current transfer reference value m3 as a new transfer reference value m3. On the other hand, if the count data d2 is smaller than the current transfer reference value m3, the value obtained by adding the difference to the current transfer reference value m3 is set as the new transfer reference value m3, and the memory 22. Update. If the count data d2 and the current transfer reference value m3 are equal, the current transfer reference value m3 is held. Note that this transfer reference value m3 is also a value smaller than the frequency reference value m1.
第３のコンパレータ２７は、前記基準カウンタ１３□か
らのカウントデータｃ３と上記演算部２８にて算出され
ている転写基準値ｍ３とを比較し、両者が一致したとき
出力０３を前記転写側フリップフロップ２５のリセット
端子Ｒに与える。The third comparator 27 compares the count data c3 from the reference counter 13□ with the transfer reference value m3 calculated by the calculation unit 28, and when the two match, outputs 03 to the transfer side flip-flop. 25 to the reset terminal R.
前記帯電側フリップフロップ２４は前記ＣＰＵ１からの
帯電オン信号Ｓ１または前記分周器２３からの出力Ｐ１
に応じてセットされ、前記第２のコンパレータ２７から
の出力０２に応じてリセットされる。そして、セットさ
れるとＱ出力をハイレベルとして帯電側スイッチングト
ランジスタ４２をオンし、リセットされるとＱ出力をロ
ーレベルとして上記帯電側スイッチングトランジスタ４
２をオフする。The charging side flip-flop 24 receives the charging ON signal S1 from the CPU 1 or the output P1 from the frequency divider 23.
It is set according to the output 02 from the second comparator 27 and reset according to the output 02 from the second comparator 27. When set, the Q output is set to high level and the charging side switching transistor 42 is turned on, and when reset, the Q output is set to low level and the charging side switching transistor 4 is turned on.
Turn off 2.
前記転写側フリップフロップ２５は前記ＣＰＵＩからの
転写オン信号Ｓ３または前記分周器２３からの出力Ｐ２
に応じてセットされ、前記第３のコンパレータ２９から
の出力０３に応じてリセットされる。そして、セットさ
れるとＱ出力をハイレベルとして転写側スイッチングト
ランジスタ５２をオンし、リセットされるとＱ出力をロ
ーレベルとして上記転写側スイッチングトランジスタ５
２をオフする。The transfer-side flip-flop 25 receives the transfer-on signal S3 from the CPUI or the output P2 from the frequency divider 23.
It is set according to the output 03 from the third comparator 29 and reset according to the output 03 from the third comparator 29. When set, the Q output is set to high level and the transfer side switching transistor 52 is turned on, and when reset, the Q output is set to low level and the transfer side switching transistor 52 is turned on.
Turn off 2.
因みに、帯電側フィードバック電圧検出回路４４からの
検出出力をディジタル変換するＡ／Ｄコンバータ１２１
、帯電チャージャ２に対する高圧出力の基準値ｍ２を記
憶するメモリ２２□、帯電側演算部２６、第２のコンパ
レータ２７、帯電側フリップフロップ２４によって、帯
電用高圧トランス４□の高圧出力が帯電基準値ｍ２と一
致するように帯電側スイッチングトランジスタ４２のオ
ン−オフ時間を可変制御する第１の制御手段を構成して
いる。また、転写側フィードバック電圧検出回路５４か
らの検出出力をディジタル変換するＡ／Ｄコンバータ１
２２、転写チャージャ３に対する高圧出力の基準値ｍ３
を記憶するメモリ２２３、転写側演算部２８、第３のコ
ンパレータ２９、転写側フリップフロップ２５によって
、転写用高圧トランス５□の高圧出力が基準値と一致す
るように転写側スイッチングトランジスタ５２のオン−
オフ時間を可変制御する第１の制御手段を構成している
。Incidentally, the A/D converter 121 digitally converts the detection output from the charging side feedback voltage detection circuit 44.
, a memory 22□ that stores a reference value m2 of high voltage output for the charging charger 2, a charging side calculation unit 26, a second comparator 27, and a charging side flip-flop 24, the high voltage output of the charging high voltage transformer 4□ is set to the charging reference value. It constitutes a first control means that variably controls the on-off time of the charging side switching transistor 42 so as to match m2. Further, an A/D converter 1 that digitally converts the detection output from the transfer side feedback voltage detection circuit 54 is provided.
22. Reference value m3 of high voltage output for transfer charger 3
The transfer-side switching transistor 52 is turned on and off so that the high-voltage output of the transfer high-voltage transformer 5□ matches the reference value by the memory 223 for storing , the transfer-side calculation unit 28, the third comparator 29, and the transfer-side flip-flop 25.
It constitutes a first control means that variably controls the off time.
また、基準カウンタ回路１３、予め帯電用高圧トランス
４１及び転写用高圧トランス５１の通電開始周期の半周
期に設定された周波数基準値ｍ１を記憶するメモリ２２
８、第１のコンパレータ２１、分周器２３及び各フリッ
プフロップ２４゜２５によって、各高圧トランス４＋、
５＋に対する通電開始の周期をそれぞれ等しくし、かつ
各高圧トランス４＋、５＋の通電期間を高圧トランス毎
にずらすように制御する第２の制御手段を構成している
。Further, a reference counter circuit 13 and a memory 22 that stores a frequency reference value m1 set in advance at a half cycle of the energization start cycle of the charging high voltage transformer 41 and the transfer high voltage transformer 51
8. Each high voltage transformer 4+,
A second control means is configured to control the energization start periods for the high voltage transformers 4+ and 5+ to be the same, and to shift the energization periods of the high voltage transformers 4+ and 5+ for each high voltage transformer.
このように構成された本実施例においては、ＣＰＵＩか
ら帯電オン信号Ｓ１が出力されると、帯電側フリップフ
ロップ２４がセットされて帯電側スイッチングトランジ
スタ４□がオンし、帯電用高圧トランス４１が通電され
て高圧電源からの高圧が帯電チャージャ２に供給される
。また、ＣＰＵＩから転写オン信号Ｓ３が出力されると
、転写側フリップフロップ２５がセットされて転写側ス
イッチングトランジスタ５□がオンし、転写用高圧トラ
ンス５１が通電されて高圧電源からの高圧が転写チャー
ジャ３に供給される。In this embodiment configured as described above, when the charging-on signal S1 is output from the CPUI, the charging-side flip-flop 24 is set, the charging-side switching transistor 4□ is turned on, and the charging high-voltage transformer 41 is energized. Then, high voltage from the high voltage power source is supplied to the charger 2. Further, when the transfer on signal S3 is output from the CPUI, the transfer side flip-flop 25 is set and the transfer side switching transistor 5□ is turned on, the transfer high voltage transformer 51 is energized, and the high voltage from the high voltage power source is transferred to the transfer charger. 3.
このとき、帯電用高圧トランス４１の出力はフィードバ
ック電圧検出回路４４により検出され、Ａ／Ｄコンバー
タ１２＋によりディジタル変換されて、帯電側演算部２
６にてメモリ２２２内の現在の帯電基準値ｍ２と比較さ
れる。そして、変換値ｄ１が基準値ｍ２より大きい場合
には基準値ｍ２から変換値ｄ１と基準値ｍ２との差の分
を加算した値が新しい基準値ｍ２となり、変換値ｄ１が
基準値ｍ２より小さい場合には基準値ｍ２に基準値ｍ２
と変換値ｄ１との差の分を加算した値が新しい基準値ｍ
２となる。また、転写用高圧トランス５１の出力はフィ
ードバック電圧検出回路５４により検出され、Ａ／Ｄコ
ンバータ１２２によりディジタル変換されて、転写側演
算部２８にてメモリ２２３内の現在の帯電基準値ｍ３と
比較される。そして、変換値ｄ２が基準値ｍ３より大き
い場合には基準値ｍ３から変換値ｄ２と基準値ｍ３との
差の分を加算した値が新しい基準値ｍ３となり、変換値
ｄ２が基準値ｍ３より小さい場合には基準値ｍ３に基準
値ｍ３と変換値ｄ２との差の分を加算した値が新しくν
基準値ｍ３となる。At this time, the output of the charging high-voltage transformer 41 is detected by the feedback voltage detection circuit 44, is digitally converted by the A/D converter 12+, and is sent to the charging side calculation section 2.
At step 6, the charging reference value m2 is compared with the current charging reference value m2 in the memory 222. Then, when the converted value d1 is larger than the reference value m2, the value obtained by adding the difference between the converted value d1 and the reference value m2 from the reference value m2 becomes the new reference value m2, and the converted value d1 is smaller than the reference value m2. In this case, the reference value m2 is set to the reference value m2.
The value obtained by adding the difference between and the converted value d1 is the new reference value m
It becomes 2. Further, the output of the transfer high-voltage transformer 51 is detected by the feedback voltage detection circuit 54, converted into digital data by the A/D converter 122, and compared with the current charging reference value m3 in the memory 223 by the transfer-side calculation unit 28. Ru. If the converted value d2 is larger than the reference value m3, the value obtained by adding the difference between the converted value d2 and the reference value m3 to the reference value m3 becomes the new reference value m3, and the converted value d2 is smaller than the reference value m3. In this case, the value obtained by adding the difference between the reference value m3 and the converted value d2 to the reference value m3 is the new value ν.
The reference value becomes m3.
一方、クロック発生器１３１からのクロックをカウント
する基準カウンタ１３□のカウント値Ｃ２が演算部２６
にて算出された帯電基準値ｍ２と一致すると、第２のコ
ンパレータ２７の出力０２により帯電側フリップフロッ
プ２４がリセットされる。これにより、帯電側スイッチ
ングトランジスタ４２がオフし、帯電用高圧トランス４
１の通電が解除される。また、基準カウンタ１３２のカ
ウント値ｃ３が演算部２８にて算出された転写基準値ｍ
３と一致すると、第３のコンパレータ２９の出力０３に
より転写側フリップフロップ２５がリセットされる。こ
れにより、転写側スイッチングトランジスタ５２がオフ
し、転写用高圧トランス５１の通電が解除される。従っ
て、フィードバック電圧検出回路４４．５４にて検出さ
れた高圧トランス４＋、５＋の高圧出力が、それぞれ基
準値ｍ２．ｍ３と一致するように各高圧トランス４．，
５．に対するオン−オフ時間が制御されるようになる。On the other hand, the count value C2 of the reference counter 13□ that counts the clock from the clock generator 131 is
When it matches the charging reference value m2 calculated in , the charging side flip-flop 24 is reset by the output 02 of the second comparator 27. As a result, the charging side switching transistor 42 is turned off, and the charging high voltage transformer 4
1 is de-energized. Further, the count value c3 of the reference counter 132 is the transfer reference value m calculated by the calculation unit 28.
3, the transfer side flip-flop 25 is reset by the output 03 of the third comparator 29. As a result, the transfer-side switching transistor 52 is turned off, and the transfer high-voltage transformer 51 is de-energized. Therefore, the high voltage outputs of the high voltage transformers 4+ and 5+ detected by the feedback voltage detection circuits 44 and 54 are respectively set to the reference value m2. 4. Each high voltage transformer to match m3. ，
5. The on-off time for the device can be controlled.
一方、上記基準カウンタ１３□のカウント値Ｃ１がメモ
リ２２１に設定されている周波数基準値ｍ１と一致した
場合には第１のコンパレータ２１のａ力０１が分周器２
３に与えられるとともに、基準カウンタ１３□がクリア
されて再びカウントが開始される。すなわち、基準カウ
ンタ１３□が周波数基準値ｍ１をカウントする毎に分周
器２３に出力０１が与えられ、その都度分周器２３の出
力Ｐｉ、ＰＯが交互にオンされる。そして出力Ｐ１がオ
ンした場合には帯電側フリップフロップ２４がセットさ
れ、帯電側スイッチングトランジスタ４２がオンし、帯
電用高圧トランス４、が通電されて高圧電源からの高圧
が帯電チャージャ２に供給される。また出力ＰＯがオン
した場合には転写側フリップフロップ２５がセットされ
、転写側スイッチングトランジスタ５□がオンし、転写
用高圧トランス５１が通電されて高圧電源からの高圧が
転写チャージャ３に供給される。On the other hand, when the count value C1 of the reference counter 13□ matches the frequency reference value m1 set in the memory 221, the a-power 01 of the first comparator 21 is
3, the reference counter 13□ is cleared and counting starts again. That is, every time the reference counter 13□ counts the frequency reference value m1, the output 01 is given to the frequency divider 23, and the outputs Pi and PO of the frequency divider 23 are turned on alternately each time. When the output P1 is turned on, the charging side flip-flop 24 is set, the charging side switching transistor 42 is turned on, the charging high voltage transformer 4 is energized, and high voltage from the high voltage power source is supplied to the charging charger 2. . Further, when the output PO is turned on, the transfer side flip-flop 25 is set, the transfer side switching transistor 5□ is turned on, the transfer high voltage transformer 51 is energized, and high voltage from the high voltage power source is supplied to the transfer charger 3. .
第１〜第３のコンパレータ２１，２７．２９の各出力０
１．０２，０Ｂと、分周器２３の出力Ｐ１．ＰＯと、帯
電側スイ・ツチングトランジスタ４２及び転写側スイッ
チングトランジスタ５゜のオン、オフと、帯電チャージ
ャ２に供給される帯電電流、転写チャージャ３に供給さ
れる転写電流及び高圧電源の全出力電流の各信号波形を
第３図に示す。Each output of the first to third comparators 21, 27.29 is 0
1.02,0B and the output P1. of the frequency divider 23. ON/OFF of PO, the charging side switching transistor 42 and the transfer side switching transistor 5°, the charging current supplied to the charging charger 2, the transfer current supplied to the transfer charger 3, and the total output current of the high voltage power supply. FIG. 3 shows each signal waveform.
すなわち、帯電チャージャ２に高圧を出力する帯電用高
圧トランス４．の通電、解除を切換える帯電側スイッチ
ングトランジスタ４□は、基準カウンタ１３□のカウン
ト値ｃ１が周波数基準値ｍ１と一致し、第１のコンパレ
ータ２１の出力０１に応じて分周器２３から出力Ｐ１が
出力される毎にオンする。そして、基準カウンタ１３２
のカウント値ｃ２が帯電基準値ｍ２ （＜ｍｌ）と−致
し、第２のコンパレータ２７の出力０２が出力され６毎
にオフする。これに対し、転写チャージャ３に高圧を出
力する転写用高圧トランス５１の通電、解除を切換える
転写側スイッチングトランジスタ５２は、基準カウンタ
１３２のカウント値ｃ１が周波数基準値ｍ１と一致し、
第１のコンパレータ２１の出力０１に応じて分周器２３
から出力ＰＯが出力される毎にオンする。そして、基準
カウンタ１３□のカウント値Ｃ３が転写基準値ｍ３ （
＜ｍｌ）と一致し、第３のコンパレータ２９の出力０３
が出力される毎にオフする。That is, the charging high voltage transformer 4 outputs high voltage to the charging charger 2. When the count value c1 of the reference counter 13□ matches the frequency reference value m1, the charging side switching transistor 4□, which switches between energization and release, outputs the output P1 from the frequency divider 23 according to the output 01 of the first comparator 21. Turns on every time it is output. Then, the reference counter 132
The count value c2 matches the charging reference value m2 (<ml), and the output 02 of the second comparator 27 is output and turns off every 6 seconds. On the other hand, the transfer side switching transistor 52, which switches between energization and de-energization of the transfer high voltage transformer 51 that outputs high voltage to the transfer charger 3, has a count value c1 of the reference counter 132 that matches the frequency reference value m1.
The frequency divider 23 according to the output 01 of the first comparator 21
It turns on every time the output PO is output. Then, the count value C3 of the reference counter 13□ becomes the transfer reference value m3 (
<ml) and the output 03 of the third comparator 29
Turns off every time is output.
従って、基準カウンタ１３２のカウント値が周波数基準
値ｍ１に一致するタイミングで帯電側スイッチングトラ
ンジスタ４２と転写側スイッチングトランジスタ５□と
が交互にオンする。すなわち、各高圧トランス４１．５
１に対する通電開始の周期は周波数基準値ｍ１の２倍で
等しく、しかも半周期ずれることになる。またオン状態
の帯電側スイッチングトランジスタ４２は、基準カウン
タ１３２のカウント値が帯電基準値ｍ２に一致するとオ
フする。しかる後、基準カウンタ１３２のカウント値が
周波数基準値ｍ１に一致すると転写側スイッチングトラ
ンジスタ５２がオンする。その後、基準カウンタ１３□
は一旦クリアされて再カウントを開始する。そしてその
カウント値が転写基準値ｍ３に一致すると転写側スイッ
チングトランジスタ５２がオフする・。その後、基準カ
ウンタ１３２のカウント値が周波数基準値ｍ１に一致す
ると今度は帯電側スイッチングトランジスタ４２がオン
する。従って、帯電用高圧トランス４１の通電期間と転
写用高圧トランス５１の通電期間とが重なることはない
。その結果、第３図に示すように帯電電流と転写電流と
の和は安定しており、かつピーク値も帯電電流及び転写
電流の各々のピーク値を越えることがなくなる。Therefore, the charging side switching transistor 42 and the transfer side switching transistor 5□ are turned on alternately at the timing when the count value of the reference counter 132 matches the frequency reference value m1. That is, each high voltage transformer 41.5
The cycle of starting energization for 1 is equal to twice the frequency reference value m1, and is shifted by half a cycle. Further, the charging side switching transistor 42 in the on state is turned off when the count value of the reference counter 132 matches the charging reference value m2. Thereafter, when the count value of the reference counter 132 matches the frequency reference value m1, the transfer side switching transistor 52 is turned on. After that, the reference counter 13□
is cleared once and starts counting again. When the count value matches the transfer reference value m3, the transfer side switching transistor 52 is turned off. Thereafter, when the count value of the reference counter 132 matches the frequency reference value m1, the charging side switching transistor 42 is turned on. Therefore, the energization period of the charging high-voltage transformer 41 and the energization period of the transfer high-voltage transformer 51 do not overlap. As a result, as shown in FIG. 3, the sum of the charging current and the transfer current is stable, and the peak value does not exceed the respective peak values of the charging current and the transfer current.
このように本実施例によれば、帯電チャージャ２や転写
チャージャ３における負荷変動の具合によらず、高圧電
源からの出力電流が安定しかつピーク値の低く抑えられ
るので、高圧電源として従来よりも容量が小さいものを
使用できるようになる。したがって、電流平滑用のコン
デンサも小容量のものを使用できる。よって比較的安価
な高圧電源を使用できるようになり、コストの低減をは
かり得る。In this way, according to this embodiment, the output current from the high-voltage power supply is stable and the peak value is suppressed to a low level, regardless of the load fluctuations in the charging charger 2 and the transfer charger 3. You will be able to use something with a smaller capacity. Therefore, a capacitor with a small capacity can be used for current smoothing. Therefore, a relatively inexpensive high-voltage power source can be used, and costs can be reduced.
なお、前記実施例では高圧電源からの高圧が供給される
負荷として帯電チャージャ２と転写チャージャ３とを示
したが、これに限定されるものではなく、複数の負荷に
高圧電源を供給する場合に本発明を適用することによっ
ては同様な効果を奏することになる。In the above embodiment, the charging charger 2 and the transfer charger 3 are shown as loads to which high voltage is supplied from the high voltage power source, but the present invention is not limited to this, and when high voltage power is supplied to multiple loads. Similar effects can be achieved by applying the present invention.
［発明の効果］
以上詳述したように、本発明によれば、負荷の状態によ
らず高圧電源の出力電流を常に低くかつ安定に制御でき
、比較的小容量の高圧電源を適用することが可能で、よ
って電流平滑用コンデンサも小容量化でき、低コスト化
をはかり得る高圧電源制御装置を提供できる。[Effects of the Invention] As detailed above, according to the present invention, the output current of the high-voltage power supply can be constantly controlled to be low and stable regardless of the load condition, and a relatively small-capacity high-voltage power supply can be applied. Therefore, it is possible to reduce the capacity of the current smoothing capacitor and provide a high-voltage power supply control device that can reduce costs.
第１図乃至第３図は本発明の一実施例を示す図であって
、第１図は装置全体の機能ブロック図、第２図は主要部
の詳細な回路図、第３図は主要部の信号波形図、第４図
乃至第６図は従来例を示す図であって、第４図は装置全
体の機能ブロック図、第５図は主要部の詳細な回路図、
第６図は主要部の信号波形図である。
ｌ・・・ＣＰＵ。
２・・・帯電チャージャ、
３・・・転写チャージャ、
４１．５□・・・高圧トランス、
４２．５２・・・スイッチングトランジスタ（スイッチ
ング手段）、
４４．５４・・・フィードバック電圧検出回路（出力検
出手段）、
１１１．１１２・・・パルス幅変調回路（第１．第２の
制御手段）、
１２□、１２２・・・Ａ／Ｄコンバータ、１３・・・基
準カウンタ回路。1 to 3 are diagrams showing one embodiment of the present invention, in which FIG. 1 is a functional block diagram of the entire device, FIG. 2 is a detailed circuit diagram of the main parts, and FIG. 3 is a detailed circuit diagram of the main parts. FIGS. 4 to 6 are diagrams showing conventional examples, in which FIG. 4 is a functional block diagram of the entire device, and FIG. 5 is a detailed circuit diagram of the main parts.
FIG. 6 is a signal waveform diagram of the main parts. l...CPU. 2... Charger, 3... Transfer charger, 41.5□... High voltage transformer, 42.52... Switching transistor (switching means), 44.54... Feedback voltage detection circuit (output detection 111.112... Pulse width modulation circuit (first and second control means), 12□, 122... A/D converter, 13... Reference counter circuit.
Claims (1)
高圧を供給する高圧トランスと、これら高圧トランスの
通電、解除をそれぞれ切換えるスイッチング手段と、 前記高圧トランスの高圧出力をそれぞれ検出する出力検
出手段と、 この検出手段により検出された高圧出力が基準値と一致
するように前記スイッチング手段のオン−オフ時間を可
変制御する第１の制御手段と、前記スイッチング手段の
各高圧トランスに対する通電開始の周期をそれぞれ等し
くし、かつ各高圧トランスの通電期間を高圧トランス毎
にずらすように制御する第２の制御手段と、 を具備したことを特徴とする高圧電源制御装置。[Scope of Claims] A high-voltage transformer provided corresponding to each of a plurality of loads and supplying high voltage to the corresponding load, a switching means for respectively switching energization and de-energization of these high-voltage transformers, and a high-voltage output of each of the high-voltage transformers. an output detection means for detecting; a first control means for variably controlling the on-off time of the switching means so that the high voltage output detected by the detection means matches a reference value; and each high voltage transformer of the switching means. A high-voltage power supply control device comprising: second control means for controlling the energization start cycles of the high-voltage transformers to be equal to each other, and for controlling the energization period of each high-voltage transformer to be staggered for each high-voltage transformer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2162927A JPH0454867A (en) | 1990-06-22 | 1990-06-22 | High voltage power source controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2162927A JPH0454867A (en) | 1990-06-22 | 1990-06-22 | High voltage power source controller |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0454867A true JPH0454867A (en) | 1992-02-21 |
Family
ID=15763884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2162927A Pending JPH0454867A (en) | 1990-06-22 | 1990-06-22 | High voltage power source controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0454867A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06303770A (en) * | 1993-04-12 | 1994-10-28 | Tokyo Electric Co Ltd | Constant-current chopper drive control device of magnet |
| JP2002229306A (en) * | 2001-01-31 | 2002-08-14 | Canon Inc | Electrifying device, image forming device and processing cartridge |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63174561A (en) * | 1987-01-12 | 1988-07-19 | Mitsubishi Electric Corp | Dc power source |
-
1990
- 1990-06-22 JP JP2162927A patent/JPH0454867A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63174561A (en) * | 1987-01-12 | 1988-07-19 | Mitsubishi Electric Corp | Dc power source |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06303770A (en) * | 1993-04-12 | 1994-10-28 | Tokyo Electric Co Ltd | Constant-current chopper drive control device of magnet |
| JP2002229306A (en) * | 2001-01-31 | 2002-08-14 | Canon Inc | Electrifying device, image forming device and processing cartridge |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5762617B2 (en) | DC / DC converter | |
| US8035251B2 (en) | Uninterruptible power supply | |
| EP1334550B1 (en) | Dc-dc converter with reduced input current ripples | |
| US4694240A (en) | Switching regulator | |
| TW525337B (en) | Method to start a switching power-supply and said switching power-supply with a starting-circuit | |
| US6115268A (en) | Method and apparatus for supplying uninterrupted power | |
| JP2006238659A (en) | Power unit | |
| JPH0454867A (en) | High voltage power source controller | |
| JP2000197275A (en) | Controller of non-contacting charger | |
| JPH0324149B2 (en) | ||
| JPH0715888A (en) | Battery-backup power supply device | |
| JP2002232613A (en) | Power supply switching apparatus for facsimile machine | |
| JP3232741B2 (en) | Power supply | |
| JP3254688B2 (en) | Electromagnetic induction type non-contact power transmission device | |
| JPH11299093A (en) | Power supply adapter, electronic unit and signal transmission system | |
| JPS63217931A (en) | Non-interrupting electric source | |
| JP3267708B2 (en) | Charging device | |
| JP2599230B2 (en) | Charging device | |
| JPH0315272A (en) | Ac/dc converter | |
| JPH0739346Y2 (en) | Slope compensation circuit for current mode controller | |
| JP3371960B2 (en) | DC-DC converter | |
| JP2018099011A (en) | Charger with wide output voltage range | |
| JP3234348B2 (en) | Power supply | |
| JP3748162B2 (en) | DC-DC converter | |
| JP3063812B2 (en) | DC-DC converter |