JPH0454791A - Modulator - Google Patents

Abstract

PURPOSE:To output a modulation signal voltage not causing an offset voltage by applying differential amplification to a modulation signal voltage extracted by a capacitor and using a switch means to clamp the extracted modulation signal voltage to a prescribed level. CONSTITUTION:A pulse from an optional voltage source (its DC component is zero because of connection to ground through an analog switch element 35) is fed to a level of a signal voltage outputted from a signal source (modulation circuit 31) through a capacitor 34 so that a voltage difference between a DC voltage component (offset voltage) included in the signal voltage outputted from the signal source and the voltage from the optional voltage source results in being charged in the capacitor 34 and the DC offset of the signal voltage is changed into an optional voltage. Thus, the DC offset voltage of the modulation signal voltage appearing at a connecting point between the capacitor 34 and the switch element 35 is eliminated. Then the modulation signal voltage not including the offset voltage is outputted to a next stage via a buffer being an operational amplifier 32.

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は投写型受像機のコンバーゼンス回路で用いられ
る変調装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Field of Industrial Application) The present invention relates to a modulation device used in a convergence circuit of a projection type receiver.

（従来の技術） 投写型受像機に限らず、赤、緑、青の３色の像を画面上
で重ね合わせて１枚の画面を得る受像機においては、画
面の各部分における色ずれを補正するコンバーゼンス回
路又は、コンバーゼンス装置を有するのが一般的である
。このため、投写型受像機の場合は赤、緑、青のそれぞ
れの投写管が１列に配置されているのが通常の構成であ
るが、それぞれの投写管からスクリーンに投写される像
の入射角が大きく違うことにより、３色受像管を用いた
直視型の受像機よりも大きなミスコンバーゼンスを生じ
る。従って、投写型受像機にはコンバーゼンス回路が設
けられ、頻繁にコンバーゼンス調整が行われる。(Prior art) Not only projection type receivers, but also receivers that obtain a single screen by superimposing three-color images of red, green, and blue on the screen, correct color shift in each part of the screen. It is common to have a convergence circuit or a convergence device. For this reason, in the case of a projection type receiver, the usual configuration is that the red, green, and blue projection tubes are arranged in one row, but the incident image of the image projected from each projection tube onto the screen is The large angle difference causes greater misconvergence than in a direct-view receiver using a three-color picture tube. Therefore, a projection type receiver is provided with a convergence circuit, and convergence adjustment is frequently performed.

更に、高精度なコンバーゼンス品位が要求される場合、
或いは調整のし易さを求めるような場合には、画面を左
上、右上、左下、右下の各々１／４ずつの領域に分けて
調整できるようにしたコンバーゼンス回路が備えられる
こともある。Furthermore, when high-precision convergence quality is required,
Alternatively, if ease of adjustment is required, a convergence circuit may be provided that allows adjustment to be made by dividing the screen into 1/4 areas each of the upper left, upper right, lower left, and lower right.

一般にコンバーゼンス補正に供される信号の波形として
は、垂直および水平周期の鋸波やパラボラ波、或いは水
平周期の波形と垂直周期の波形を掛は算した変調信号が
用いられる。又、上記のように画面を区画してコンバー
ゼンス調整をする場合には、これらの波形の信号を画面
位置に対応させて分割してから調整回路部分に供給する
ことが一般的に行われている。Generally, the waveform of the signal used for convergence correction is a sawtooth wave or parabolic wave with vertical and horizontal periods, or a modulated signal obtained by multiplying a horizontal period waveform by a vertical period waveform. In addition, when convergence adjustment is performed by partitioning the screen as described above, it is common practice to divide these waveform signals according to the screen position and then supply them to the adjustment circuit section. .

必要な波形の信号電圧を得る手段としては、まず水平お
よび垂直偏向回路で得られる帰線パルスによりミラー積
分回路や定電流積分回路等を駆動してそれぞれの周期の
鋸波電圧を得る手段がある。One way to obtain the signal voltage of the required waveform is to first drive a mirror integration circuit, constant current integration circuit, etc. using the retrace pulses obtained from the horizontal and vertical deflection circuits to obtain sawtooth voltages of each period. .

この鋸波は、ダイナミック、コンバーゼンスを調整する
際には画面の中心が動かないように、走査の中心で電位
が零になるような波形でなければならないが、これは交
流の鋸波にすることにより容易に達せられる。This sawtooth waveform must be such that the potential is zero at the center of scanning so that the center of the screen does not move when adjusting dynamic and convergence, but this must be an AC sawtooth waveform. easily achieved.

パラボラは電圧は上記の如くして得られた鋸波電圧を積
分するか、あるいは掛算回路で２乗することで得られる
。このパラボラ波も走査の中心で電位が零になっている
必要がある。これを満たすには、ダイオードとバイアス
回路で構成されたクランプ回路を用いるか、あるいは半
導体スイッチ素子（アナログスイッチ等）を用いてクラ
ンプ回路を構成し、前記走査の中心タイミングを零電位
にクランプすることにより達成される。The parabola voltage can be obtained by integrating the sawtooth voltage obtained as described above or by squaring it using a multiplication circuit. This parabolic wave also needs to have a zero potential at the center of scanning. To meet this requirement, it is necessary to use a clamp circuit composed of a diode and a bias circuit, or to construct a clamp circuit using a semiconductor switch element (analog switch, etc.) to clamp the central timing of the scan to zero potential. This is achieved by

垂直周期の信号電圧と水平周期の信号電圧の変調信号電
圧はマルチプライヤ（掛は算機）に両信号を入力して得
るのが通常である。又、これらの変調信号電圧を画面位
置に対応させて分割する手段としては、前記水平および
垂直周期の鋸波電圧を零クロスコンパレータに入力し、
その出力端子に走査の前半と後半で電位の異なる矩形波
電圧を得、この矩形波電圧で半導体スイッチ素子を駆動
して、変調信号電圧を垂直走査前半且つ水平走査前半（
左上）、垂直走査前半且つ水平走査後半（右上）、垂直
走査後半且つ水平走査前半（左下）垂直走査後半且つ水
平走査後半（右下）に４分割するような方法が用いられ
る。又、変調されない鋸波とパラボラ波の信号電圧は、
走査の前半（左半分もしくは上半分）と走査の後半（右
半分もしくは下半分）に分割される。The modulated signal voltage of the vertical period signal voltage and the horizontal period signal voltage is usually obtained by inputting both signals to a multiplier. Further, as a means for dividing these modulated signal voltages in accordance with the screen position, the sawtooth wave voltages of the horizontal and vertical periods are inputted to a zero cross comparator,
A rectangular wave voltage with different potentials is obtained at the output terminal in the first half and the second half of the scan, and this rectangular wave voltage drives the semiconductor switch element to change the modulation signal voltage to the first half of the vertical scan and the first half of the horizontal scan (
A method is used in which the image is divided into four parts: the first half of the vertical scan and the second half of the horizontal scan (top right), the second half of the vertical scan and the first half of the horizontal scan (bottom left), the second half of the vertical scan and the second half of the horizontal scan (bottom right). Also, the unmodulated sawtooth and parabolic wave signal voltages are:
It is divided into the first half of the scan (left half or top half) and the second half of the scan (right half or bottom half).

概ね以上のようにして得られた信号電圧は調整回路に入
力され、ミスコンバーゼンスを補正するように適量混合
された後増幅され、それぞれの色の投写管に装着された
コンバーゼンス・ヨークの垂直コイルおよび水平コイル
に補正電流を供給する。The signal voltages obtained in the above manner are input to the adjustment circuit, mixed in an appropriate amount to correct misconvergence, and then amplified. Supply correction current to the horizontal coil.

第４図はコンバーゼンス回路の従来例を示したブロック
図である。１は水平帰線パルス、２は水平鋸波発生部、
３は水平パラボラ波発生部、４は垂直帰線パルス、５は
垂直鋸波発生部、６は垂直パラボラ波発生部、７は垂直
鋸波×水平パラボラ波の変調部、８は垂直鋸波Ｘ水平鋸
波の変調部、９は垂直パラボラ波×水平鋸波の変調部、
１０は水平矩形波発生部、１１は垂直矩形波発生部、１
２〜１８は信号分割部、１９は調整部、２０〜２３は電
力増幅部、２４〜２７は赤および青の（一般的には緑を
基準にして、それに赤と青を合わせる）水平及び垂直コ
ンバーゼンス・コイルである。FIG. 4 is a block diagram showing a conventional example of a convergence circuit. 1 is a horizontal retrace pulse, 2 is a horizontal sawtooth wave generator,
3 is a horizontal parabolic wave generator, 4 is a vertical blanking pulse, 5 is a vertical sawtooth wave generator, 6 is a vertical parabolic wave generator, 7 is a vertical sawtooth x horizontal parabolic wave modulator, 8 is a vertical sawtooth wave X horizontal sawtooth wave modulation section; 9 is a vertical parabolic wave x horizontal sawtooth wave modulation section;
10 is a horizontal rectangular wave generator, 11 is a vertical rectangular wave generator, 1
2 to 18 are signal splitting sections, 19 is an adjustment section, 20 to 23 are power amplification sections, and 24 to 27 are horizontal and vertical for red and blue (generally, red and blue are aligned with green as a reference). It is a convergence coil.

第５図は変調信号電圧を得るための上記変調部７（又は
８．９）の−例を示した詳細図である。FIG. 5 is a detailed diagram showing an example of the modulating section 7 (or 8.9) for obtaining a modulated signal voltage.

変調部は一般に２重平衡変調回路で構成されるが、信号
電圧の必要条件から例えば第５図に示すようなモトロー
ラ社の変調用ＩＣ（ＭＣ１４９５Ｌ又はＭＣ１５９５Ｌ
）３１と演算増幅器３２を組み合わることにより、簡単
にして性能の優れた掛算回路を構成している。The modulation section is generally composed of a double-balanced modulation circuit, but due to the signal voltage requirements, for example, a Motorola modulation IC (MC1495L or MC1595L) as shown in Figure 5 is used.
) 31 and the operational amplifier 32, a simple multiplication circuit with excellent performance is constructed.

第６図は前記変調用ＩＣ３１の内部等化回路図である。FIG. 6 is a diagram of the internal equalization circuit of the modulation IC 31.

本回路は、機能的には（４）端子と（８）端子に入力さ
れる電圧の差電圧と、（９）端子と（１２）端子に入力
される電圧の差電圧を掛算し、反転出力を（１４）端子
に、非反転出力を（２）端子に出力するものである。但
し、回路構成から分かるように２個の出力端子に出力さ
れる信号電圧は直流バイアス電圧に重畳されて出力され
るので、第５図に示す如く演算増幅器３２の差動増幅作
用でその直流成分を除去し、信号電圧成分のみを増幅し
て取り出すようにしている。Functionally, this circuit multiplies the voltage difference between the voltages input to terminals (4) and (8) and the voltage difference between the voltages input to terminals (9) and (12), and outputs an inverted output. is outputted to the (14) terminal, and the non-inverted output is outputted to the (2) terminal. However, as can be seen from the circuit configuration, the signal voltage output to the two output terminals is superimposed on the DC bias voltage and output, so the DC component is reduced by the differential amplification effect of the operational amplifier 32 as shown in FIG. is removed, and only the signal voltage component is amplified and extracted.

結局、第５図に示す変調装置の特徴は、入力信号の随時
の極性も含めて掛算するので、零電位×零電位＝零電位
となり、変調信号でコンパ、−ゼンス調整をした際にも
画面の中心は動かないということである。In the end, the characteristic of the modulation device shown in Fig. 5 is that it multiplies the input signal including its polarity at any time, so zero potential x zero potential = zero potential, and even when the modulation signal is used to adjust the comparator and -sensitivity, the screen The center of is not moving.

しかしこの特徴が１００％生かされるための条件として
は、上記変調用ＩＣ３１の入力オフセット電圧、電流が
零であること、第６図に示した（２）端子と（１４）端
子に流入する直流バイアス電流が等しいこと、同端子に
外付けされる２個の負荷抵抗（Ｒ４）の抵抗値が相等し
いこと、差動増幅回路を構成する演算増幅器３２の入力
オフセット電圧、電流が零であること、同回路を構成す
る抵抗器の抵抗値がＲ１＝Ｒ３、Ｒ２＝Ｒ４であること
等、厳しい条件が多々あり、実際には第５図に示した回
路から出力される変調信号電圧に直流オフセット電圧を
生じてしまう場合が多く、ばらつき条件の組み合わせに
よっては相当量のオフセットを生じてしまうという不都
合があった。However, the conditions for this feature to be fully utilized are that the input offset voltage and current of the modulation IC 31 are zero, and that the DC bias flowing into terminals (2) and (14) shown in Figure 6 is The currents are equal, the resistance values of the two external load resistors (R4) connected to the same terminal are equal, and the input offset voltage and current of the operational amplifier 32 forming the differential amplifier circuit are zero. There are many strict conditions such as the resistance values of the resistors composing the circuit being R1 = R3 and R2 = R4, and in reality there is a DC offset voltage in the modulation signal voltage output from the circuit shown in Figure 5. There are many cases where this occurs, and depending on the combination of variation conditions, a considerable amount of offset may occur.

このように直流オフセット電圧を含んだままの変調信号
電圧を分割してコンバーゼンス調整をした場合には、具
体的に次のような不具合が生じることになるが、以下、
これについて述べる。If convergence adjustment is performed by dividing the modulation signal voltage that still contains the DC offset voltage in this way, the following problems will specifically occur.
I will discuss this.

第７図はオフセットを含んだまま分割された信号波形の
一例をに示したものである。図中、■１、Ｖ２は垂直周
期で観測した波形例であり、Ｈｌ、Ｒ２は水平周期で観
測した波形例である。このように、分割された信号電圧
は第４図の調整回路１９でそれぞれミスコンバーゼンス
を補正すべく適量混ぜ合わせられるが、この時いずれの
信号電圧も適量混ぜあわされば、合成された信号電圧は
元の分割前の信号電圧の振幅が変化するにすぎないもの
となる。しかし、現実的にそのようなことは皆無に近く
、結果的に合成して得られる信号電圧は例えば第８図に
示すように走査の中心で不連続な部分を持ってしまい、
このような不連続部分を持つコンバーゼンス補正電流が
コンバーゼンス・コイルに供給されると、画面に縦又は
横の筋が見えたり、ラスターが上下に分かれるような亀
裂が入る等の不具合が若起される。FIG. 7 shows an example of a signal waveform divided while including an offset. In the figure, ■1 and V2 are waveform examples observed in the vertical period, and H1 and R2 are waveform examples observed in the horizontal period. In this way, the divided signal voltages are mixed together in appropriate amounts in the adjustment circuit 19 in FIG. Only the amplitude of the original signal voltage before division changes. However, in reality, this is almost never the case, and the resulting signal voltage has a discontinuous part at the center of scanning, as shown in Figure 8, for example.
If a convergence correction current with such discontinuous parts is supplied to the convergence coil, problems may occur such as vertical or horizontal streaks appearing on the screen or cracks such as the raster being divided into upper and lower parts. .

このなめ、従来ではこのオフセット電圧を零にするため
の調整をしていた。調整するための手段としては、例え
ば差動増幅に使用する演算増幅器３２にオフセット調整
が可能な種類にするとか、Ｒ１−Ｒ４のいずれかの抵抗
器を可変抵抗器にして調整する方法などが考えられるが
、いずれにしても調整の際には出力波形をオシロスコー
プで観測しながら行う必要があり、非常に煩わしいとい
う欠点があった。Conventionally, adjustments were made to reduce this offset voltage to zero. Possible means for adjustment include, for example, using a type of operational amplifier 32 used for differential amplification that allows offset adjustment, or using one of the resistors R1 to R4 as a variable resistor. However, in any case, when making adjustments, it is necessary to observe the output waveform with an oscilloscope, which is extremely troublesome.

（発明が解決しようとする課題） 以上述べたように従来のコンバーゼンス回路で用いられ
る変調用ＩＣと演算増幅器を組合わせて構成された変調
装置では、前記変調ＩＣ３１から出力される変調信号電
圧が直流バイアス電圧に重畳されているため、後段の演
算増幅器３２にて直流バイアス成分を除去して信号電圧
成分のみを増幅するようにしているが、実際には変調信
号電圧に直流オフセット電圧が生じ、しかもこの直流オ
フセット電圧は画面上に種々の悪影響を与えるという欠
点があった。そこで、この欠点を回避するために、直流
オフセット電圧を零にする調整をしなければならないが
、これにはオシロスープで波形を観測しながらオフセッ
ト電圧の調整をしなければならず、この調整が大変煩わ
しいという欠点があった。(Problems to be Solved by the Invention) As described above, in a modulation device configured by combining a modulation IC and an operational amplifier used in a conventional convergence circuit, the modulation signal voltage output from the modulation IC 31 is Since it is superimposed on the bias voltage, the downstream operational amplifier 32 removes the DC bias component and amplifies only the signal voltage component, but in reality, a DC offset voltage occurs in the modulated signal voltage. This DC offset voltage has the drawback of having various adverse effects on the screen. Therefore, in order to avoid this drawback, it is necessary to adjust the DC offset voltage to zero, but this requires adjusting the offset voltage while observing the waveform with an oscilloscope. The drawback was that it was very troublesome.

そこで本発明は上記の欠点を除去するもので、オフセッ
ト電圧を生じない変調信号電圧を出力することができる
変調装置を提供することを目的としている。SUMMARY OF THE INVENTION The present invention aims to eliminate the above-mentioned drawbacks and provides a modulation device capable of outputting a modulation signal voltage that does not generate an offset voltage.

〔発明の構成〕[Structure of the invention]

（課題を解決するための手段） 本発明の変調装置は、被変調信号に変調信号を掛算して
変調信号電圧を得る変調手段と、この変調手段の出力電
圧を取り出すコンデンサと、このコンデンサによって取
り出された変調信号電圧を差動増幅する増幅手段と、制
御信号の入力期間のみ閉路する接点を有し、且つこの接
点の一方に前記コンデンサから取り出された変調信号電
圧を入力すると共に、前記接点の他方に所定電位を印加
したスイッチ手段と、前記スイッチ手段の制御信号とし
て供されるパルス信号を前記変調手段から出力される変
調信号電圧に対して一定のタイミングにて発生するパル
ス発生手段とを具備した構成を有する。(Means for Solving the Problems) The modulation device of the present invention includes a modulation means for multiplying a modulated signal by a modulation signal to obtain a modulation signal voltage, a capacitor for taking out the output voltage of the modulation means, and a capacitor for taking out the output voltage of the modulation means. It has an amplification means for differentially amplifying the modulated signal voltage, and a contact that is closed only during the input period of the control signal, and the modulated signal voltage taken out from the capacitor is input to one of the contacts, and the modulated signal voltage taken out from the capacitor is input to one of the contacts. A switch means having a predetermined potential applied to the other end thereof, and a pulse generating means for generating a pulse signal to be provided as a control signal for the switch means at a constant timing with respect to a modulation signal voltage output from the modulation means. It has the following configuration.

（作用） 本発明の変調装置において、変調手段は被変調信号に変
調信号を掛算して変調信号電圧を得る。(Operation) In the modulation device of the present invention, the modulation means multiplies the modulated signal by the modulation signal to obtain a modulation signal voltage.

コンデンサは前記変調手段の出力電圧を取り出す。A capacitor takes out the output voltage of the modulation means.

増幅手段は前記コンデンサによって取り出された変調信
号電圧を差動増幅する。スイッチ手段は制御信号の入力
期間のみ接点を閉路して、前記コンデンサから取り出さ
れた変調信号電圧を所定電位にクランプする。パルス発
生手段は前記スイッチ手段の制御信号として供されるパ
ルス信号を前記変調手段から出力される変調信号電圧に
対して一定のタイミングにて発生する。The amplifying means differentially amplifies the modulated signal voltage taken out by the capacitor. The switch means closes the contact only during the input period of the control signal, and clamps the modulation signal voltage taken out from the capacitor to a predetermined potential. The pulse generating means generates a pulse signal, which is used as a control signal for the switching means, at a constant timing with respect to the modulation signal voltage output from the modulating means.

（実施例） 以下、本発明の一実施例を従来例と同一部には同一符号
を付して図面を参照して説明する。第１図は本発明の変
調装置の一実施例を示したブロック図である。３１は変
調信号電圧を出力する変調回路、３２は前記変調信号電
圧を差動増幅する演算増幅器、３３は前記変調信号電圧
をクランプするタイミングを与えるクランプパルスを発
生するクランプパルス発生回路、３４はコンデンサ、３
５は前記クランプパルスが入力されている期間オンとな
るクランプスイッチとして用いられるアナログスイッチ
素子である。(Example) Hereinafter, an example of the present invention will be described with reference to the drawings, in which the same parts as those of the conventional example are denoted by the same reference numerals. FIG. 1 is a block diagram showing an embodiment of the modulation device of the present invention. 31 is a modulation circuit that outputs a modulation signal voltage, 32 is an operational amplifier that differentially amplifies the modulation signal voltage, 33 is a clamp pulse generation circuit that generates a clamp pulse that provides timing for clamping the modulation signal voltage, and 34 is a capacitor. ,3
Reference numeral 5 denotes an analog switch element used as a clamp switch that is turned on while the clamp pulse is input.

アナログスイッチ素子３５の制御端子には、クランプパ
ルス発生回路３３から前記変調信号電圧の垂直走査中心
にタイミングするクランプパルスが供給されるようにな
っていて、アナログスイッチ素子３５はこのクランプパ
ルスの入力期間のみにオンとなり、変調回８３１から出
力されてコンデンサ３４をとおった変調信号電圧の垂直
走査中心を零電位にクランプする。The control terminal of the analog switch element 35 is supplied with a clamp pulse that is timed at the vertical scanning center of the modulation signal voltage from the clamp pulse generation circuit 33, and the analog switch element 35 is supplied with a clamp pulse that is timed at the vertical scanning center of the modulation signal voltage. The vertical scanning center of the modulation signal voltage output from the modulation circuit 831 and passed through the capacitor 34 is clamped to zero potential.

ところで、このクランプ回路の動作原理は信号源（変調
回路３１）から出力されてコンデンサ３４を通った信号
電圧のある部分に（垂直走査中心の部分〉アナログスイ
ッチ素子３５を介して任意の電圧源（零電位）を印加す
ることにより、前記信号源から出力される信号電圧に含
まれる直流電圧成分（オフセット電圧）と任意の電圧源
（零電位）との電位差分の直流電圧をコンデンサ３４に
充電して、信号電圧の直流電位を任意の電位に変換する
ものである。それゆえ、本例の場合にはコンデンサ３４
とアナログスイッチ素子３５の接続点に現れる変調信号
電圧の直流オフセット電圧を除去することができる。こ
のため、オフセット電圧を含まない変調信号電圧が演算
増幅器３２によるバッファを介して次段に出力される。By the way, the principle of operation of this clamp circuit is that a certain part of the signal voltage outputted from the signal source (modulation circuit 31) and passed through the capacitor 34 is connected to an arbitrary voltage source (part at the center of vertical scanning) via the analog switch element 35. By applying a zero potential), the capacitor 34 is charged with a DC voltage equal to the potential difference between the DC voltage component (offset voltage) included in the signal voltage output from the signal source and an arbitrary voltage source (zero potential). This converts the DC potential of the signal voltage to an arbitrary potential.Therefore, in this example, the capacitor 34
The DC offset voltage of the modulated signal voltage appearing at the connection point between the analog switch element 35 and the analog switch element 35 can be removed. Therefore, the modulated signal voltage that does not include the offset voltage is output to the next stage via the buffer provided by the operational amplifier 32.

第２図は前記したクランプパルス発生回路３３の詳細図
であり、第３図は第２図に示した回路の（１）〜（７）
点における動作波形図である。第２図において、Ｖ、Ｓ
ＡＷは第３図（１）に示すような垂直制波電圧であり、
Ｈ，ＢＬＫは第３図（２）に示すような水平帰線パルス
である。又、２９はコンパレータ、３０はＲ−Ｓフリッ
プ・フロップ、Ｇ１、Ｇ２はインバータ・ゲート、Ｃは
コンデンサ、Ｒ５−Ｒ９は抵抗器、十Ｖ、ＶＢは正極性
または負極性の直流電圧である。FIG. 2 is a detailed diagram of the clamp pulse generation circuit 33 described above, and FIG. 3 shows (1) to (7) of the circuit shown in FIG.
FIG. 3 is an operation waveform diagram at a point. In Figure 2, V, S
AW is the vertical wave control voltage as shown in Figure 3 (1),
H and BLK are horizontal retrace pulses as shown in FIG. 3 (2). Further, 29 is a comparator, 30 is an R-S flip-flop, G1 and G2 are inverter gates, C is a capacitor, R5 to R9 are resistors, and 10V and VB are positive or negative DC voltages.

コンパレータ２９は反転入力端子を接地しており、非反
転入力端子に入力信号を加えると共に出力端子との間に
抵抗器Ｒ８を接続しているので、非反転ヒステリシス・
コンパレータとして動作する。該回路への入力信号は垂
直制波電圧と、インバータゲートＧ１により反転された
水平帰線パルス及び直流電圧ＶＢを抵抗器Ｒ５〜Ｒ７で
混ぜ合わせた第３図（３）に示すような電圧となるが、
基本的には垂直制波電圧として考えれば良い。従ってコ
ンパレータ２９からは第３図（４〉に示すように垂直走
査前半にＨ（ハイレベル）電位、後半にＬ（ローレベル
）電位となる矩形波電圧が得られる。この矩形波電圧は
前記したように各波形の信号電圧を分割する分割回路の
駆動信号として用いられる。The comparator 29 has an inverting input terminal grounded, an input signal is applied to the non-inverting input terminal, and a resistor R8 is connected between the output terminal and the non-inverting hysteresis.
Acts as a comparator. The input signal to the circuit is a voltage as shown in FIG. 3 (3), which is obtained by mixing the vertical control voltage, the horizontal retrace pulse inverted by the inverter gate G1, and the DC voltage VB through resistors R5 to R7. It turns out, but
Basically, it can be considered as a vertical wave control voltage. Therefore, a rectangular wave voltage is obtained from the comparator 29, which is H (high level) potential in the first half of the vertical scan and L (low level) potential in the second half, as shown in FIG. It is used as a drive signal for a dividing circuit that divides the signal voltage of each waveform.

また、該矩形波電圧は、コンデンサｃ１と抵抗器Ｒ９で
微分されて第３図（５）に示すような微分波形となって
、インバータゲートＧ２の入力端子に加えられるが、Ｒ
９を接地せずに十Ｖに接続することにより、インバータ
ゲートＧ２の出力端子には第３図（６）に示すように矩
形波がＨからＬに立ち下がるタイミングパルスが得られ
る。該パルスはＲ−Ｓフリップ・フロップ３０のセット
入力端子に加えられており、Ｒ−Ｓフリップ・フロップ
３０のリセット入力端子には水平帰線パルスが加えられ
ている。Further, the rectangular wave voltage is differentiated by the capacitor c1 and the resistor R9 to form a differential waveform as shown in FIG. 3 (5), which is applied to the input terminal of the inverter gate G2.
9 is connected to 10 V without being grounded, a timing pulse in which the rectangular wave falls from H to L is obtained at the output terminal of the inverter gate G2, as shown in FIG. 3 (6). The pulse is applied to the set input terminal of R-S flip-flop 30, and the horizontal retrace pulse is applied to the reset input terminal of R-S flip-flop 30.

以上の構成によりＢ−ｓフリップ・フロップ３０の出力
端子Ｑには垂直走査の中心にタイミングするクランプパ
ルスを得るが、第２図と第３図の動作波形図を参照しな
がらこの様子を詳細に説明する。With the above configuration, a clamp pulse timing at the center of vertical scanning is obtained at the output terminal Q of the B-s flip-flop 30. explain.

第３図の左側は第２図の（１）〜（７）各点における動
作波形を垂直周期で観測した場合を図示したものである
が、これだけでは動作が理解できないので左側の点線枠
で囲んだ部分の時間軸を拡大して右側に示す。尚、右側
の（１）と（３）の図においては振幅も拡大して図示し
ている。The left side of Figure 3 shows the case where the operation waveforms at each point (1) to (7) in Figure 2 are observed in a vertical period, but since it is difficult to understand the operation from this alone, it is surrounded by the dotted line frame on the left. The time axis of that part is enlarged and shown on the right. In addition, in the figures (1) and (3) on the right side, the amplitude is also shown enlarged.

第３図（３）で示した電圧、即ちコンパレータ２９の入
力端子に加えられる電圧は、垂直制波に逆極性の水平帰
線パルスをよ合したものであるが、このとき水平−周期
における垂直制波の傾斜量よりも大きい振幅で水平帰線
パルスを乗せるようにすれば、コンパレータ２９から出
力される第３図（４）で示すような出力電圧は必ず水平
帰線期間開始点ｔ１と一致し、しかもヒステリシス効果
によりｔ２以降は再反転しないようになる。このように
水平パルスを混ぜたりヒステリシスを持たせるとタイミ
ングがずれて第３図（１）に示した垂直制波が零になる
付近で、コンパレータ２９の出力電圧（第３図（４）参
照）を反転させられなくなってしまうので、適当な直流
電圧源■、から抵抗器Ｒ７を介してバイアスを与えるこ
とにより、それを補正している。The voltage shown in FIG. 3 (3), that is, the voltage applied to the input terminal of the comparator 29, is the combination of the vertical wave suppression and the horizontal retrace pulse of opposite polarity. If the horizontal retrace pulse is applied with an amplitude larger than the wave control slope amount, the output voltage output from the comparator 29 as shown in FIG. Moreover, due to the hysteresis effect, it will not be reversed again after t2. If horizontal pulses are mixed or hysteresis is added in this way, the timing will shift and the output voltage of the comparator 29 (see Figure 3 (4)) will be around the point where the vertical wave suppression shown in Figure 3 (1) becomes zero. Since it becomes impossible to invert, this is corrected by applying a bias from an appropriate DC voltage source (2) through resistor R7.

ところで、抵抗Ｒ９とコンデンサＣ１により微分して得
た第３図（５）に示すような微分電圧は第３図（４）に
示した矩形波を微分したものであり、■Ｔｏはインバー
タ・ゲートＧ２の閾電圧である。この時、インバータ・
ゲートＧ２の出力電圧は第３図（６）に示したパルスと
して得られるが、このパルス幅が水平帰線パルス幅より
広くなるように、コンデンサＣ１と抵抗器Ｒ９による微
分時定数を設定している。該パルスがＲ−Ｓフリップ・
フロップ　３０のセット端子に入力されるが、同時に、
リセット端子に水平帰線パルスが加わっているので、ｔ
ｌではセット条件を満たせず、出力端子Ｑの電圧はｔ２
でＨ電位になり、次の水平帰線パルスでリセットされて
ｔ３で再びＬ電位になる。このようにしてＲ−Ｓフリッ
プ・フロップ３０のＱ端子には垂直走査の中心にタイミ
ングし、パルス幅がほぼ水平−周期の第３図（７）に示
すようなりランプパルスが得られる。By the way, the differential voltage shown in Figure 3 (5) obtained by differentiating with resistor R9 and capacitor C1 is obtained by differentiating the rectangular wave shown in Figure 3 (4), and ■To is the inverter gate voltage. This is the threshold voltage of G2. At this time, the inverter
The output voltage of gate G2 is obtained as a pulse shown in Figure 3 (6), but the differential time constant by capacitor C1 and resistor R9 is set so that this pulse width is wider than the horizontal retrace pulse width. There is. The pulse is R-S flip
It is input to the set terminal of flop 30, but at the same time,
Since the horizontal retrace pulse is applied to the reset terminal, t
The set condition is not satisfied at l, and the voltage at output terminal Q is t2.
It becomes H potential at t3, is reset by the next horizontal retrace pulse, and becomes L potential again at t3. In this way, a ramp pulse is obtained at the Q terminal of the R-S flip-flop 30, as shown in FIG. 3 (7), which is timed at the center of the vertical scan and whose pulse width is approximately horizontally periodic.

ここでクランプパルス発生口Ｒ３３から出力されるクラ
ンプパルスのタイミングや幅にこだわる理由は、クラン
プされる変調信号電圧の品位を損なわないようにするた
めである。即ち、アナログスイッチ素子３５がオンする
期間、クランプされる信号電圧が零になるから、仮に幅
にこだわりなく広く設定すると、それだけ変調信号電圧
が破壊される期間が広くなってしまい、本発明の目的が
達せられなくなってしまうからである。The reason for being particular about the timing and width of the clamp pulse output from the clamp pulse generating port R33 is to avoid impairing the quality of the modulated signal voltage to be clamped. In other words, the clamped signal voltage is zero during the period when the analog switch element 35 is on, so if the width is set wide without being particular about the width, the period during which the modulated signal voltage is destroyed will be correspondingly widened, which is the object of the present invention. This is because it becomes impossible to achieve.

又、任意のタイミングでクランプすると水平走査期間内
でクランプを開始したり、あるいは終了する可能性が非
常に大であり、その場合は第７図に示したように波形に
段差を生じてしまう。又、クランプスイッチとして用い
られるアナログスイッチ素子３５は、制御端子からスイ
ッチ入出力端子にクロストークを大なり小なり生じるか
ら、これにより変調信号電圧にヒゲ状のノイズを生じる
。Furthermore, if clamping is performed at an arbitrary timing, there is a very high possibility that clamping will start or end within the horizontal scanning period, and in that case, a step will occur in the waveform as shown in FIG. Further, the analog switch element 35 used as a clamp switch causes crosstalk from the control terminal to the switch input/output terminal to a greater or lesser extent, which causes whisker-like noise in the modulation signal voltage.

以上のようにクランプパルスを無作為に作った場合には
、結果として画面中心付近のラスターが数本だけ局部的
に歪むという不具合を生じる。When clamp pulses are generated randomly as described above, a problem arises in that only a few rasters near the center of the screen are locally distorted.

しかし、第１図に示した本実施例のクランプ回路を用い
れば、変調信号電圧がクランプされる期間は、垂直走査
中心で変調信号電圧が本来零であるべき位置にタイミン
グし、且つその点における水平周期の信号電圧成分が本
来はとんど零でよい水平−周期のみに限定され、且つ水
平走査期間内でアナログスイッチ素子３５が切替動作を
する心配が無いから、理想的なりランプ動作が行われ、
変調回路３１から出力される変調信号電圧の垂直走査の
中心に位置するタイミングで、この変調信号電圧を零電
位にクランプすることができることにより、オフセット
電圧を持たない変調信号電圧を演算増幅器３２から出力
することができる。従って、本実施例により得られる波
形分割のための垂直矩形波電圧の極性タイミングは、垂
直走査中心且つ水平帰線開始のタイミングに一致するか
ら、分割される信号電圧を損傷させることが無いという
効果を有する。However, if the clamp circuit of this embodiment shown in FIG. Since the signal voltage component of the horizontal period is limited to only the horizontal period, which should normally be zero, and there is no need to worry about the analog switch element 35 switching during the horizontal scanning period, an ideal ramp operation can be performed. I,
By being able to clamp the modulation signal voltage to zero potential at the timing located at the center of the vertical scan of the modulation signal voltage output from the modulation circuit 31, the operational amplifier 32 outputs a modulation signal voltage that does not have an offset voltage. can do. Therefore, since the polarity timing of the vertical rectangular wave voltage for waveform division obtained by this embodiment coincides with the vertical scanning center and the horizontal retrace start timing, there is an effect that the signal voltage to be divided is not damaged. has.

尚、上記クランプパルス発生回路３３から出力されるク
ランプパルスは、変調信号電圧のクランプに使用するだ
けでなく、垂直パラボラ波をクランプする回路にも使用
できることは言うまでもない 〔発明の効果〕 以上記述した如く本発明の変調装置によれば、オフセッ
ト電圧を生じない変調信号電圧を出力することができる
。It goes without saying that the clamp pulse output from the clamp pulse generation circuit 33 can be used not only for clamping the modulated signal voltage, but also for a circuit for clamping a vertical parabolic wave. [Effects of the Invention] As described above, According to the modulation device of the present invention, it is possible to output a modulation signal voltage that does not generate an offset voltage.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明の変調装置の一実施例を示したブロック
図、第２図は第１図に示したクランプパルス発生回路の
詳細例を示したブロック図、第３図は第２図に示したク
ランプパルス発生回路の動作を説明するタイムチャート
、第４図は従来のコンバーゼンス回路の一例を示したブ
ロック図、第５図は第４図に示した変調部の詳細例を示
したブロック図、第６図は第４図に示した変調用ＩＣの
等化回路図、第７図及び第８図はオフセット電圧を含ん
だ変調信号電圧を分割した場合に生じる波形例を示した
図である。 ２９・・・コンパレータ ３０・・・Ｒ−Ｓフリップ・フロップ ３１・・・変調回路 ３２・・・演算増幅器 ３３・・・クランプパルス発生回路 ３４・・・コンデンサ ３５・・・アナログスイッチ素子 Ｇｌ、Ｇ２・・・インバータ・ゲート Ｃ・・・コンデンサ Ｒ５〜Ｒ９・・・抵抗器 ＶＢ・・・直流電圧 代理人　弁理士　則　近　憲　佑 同　　宇治　弘 ζ＊ すFig. 1 is a block diagram showing an embodiment of the modulation device of the present invention, Fig. 2 is a block diagram showing a detailed example of the clamp pulse generation circuit shown in Fig. 1, and Fig. 3 is the same as Fig. 2. 4 is a block diagram showing an example of a conventional convergence circuit, and FIG. 5 is a block diagram showing a detailed example of the modulation section shown in FIG. 4. , FIG. 6 is an equalization circuit diagram of the modulation IC shown in FIG. 4, and FIGS. 7 and 8 are diagrams showing examples of waveforms generated when a modulation signal voltage including an offset voltage is divided. . 29... Comparator 30... R-S flip-flop 31... Modulation circuit 32... Operational amplifier 33... Clamp pulse generation circuit 34... Capacitor 35... Analog switch elements Gl, G2 ...Inverter gate C...Capacitor R5-R9...Resistor VB...DC voltage agent Patent attorney Noriyuki Ken Yudo Uji Hiroshi ζ*

Claims (1)

【特許請求の範囲】[Claims] 被変調信号に変調信号を掛算して変調信号電圧を得る変
調手段と、この変調手段の出力電圧を取り出すコンデン
サと、このコンデンサによつて取り出された変調信号電
圧を差動増幅する増幅手段と、制御信号の入力期間のみ
閉路する接点を有し、且つこの接点の一方に前記コンデ
ンサから取り出された変調信号電圧を入力すると共に、
前記接点の他方に所定電位を印加したスイッチ手段と、
前記スイッチ手段の制御信号として供されるパルス信号
を前記変調手段から出力される変調信号電圧に対して一
定のタイミングにて発生するパルス発生手段とを具備し
たことを特徴とする変調装置。a modulation means for multiplying the modulated signal by the modulation signal to obtain a modulation signal voltage; a capacitor for taking out the output voltage of the modulation means; and an amplification means for differentially amplifying the modulation signal voltage taken out by the capacitor; It has a contact that is closed only during the input period of the control signal, and inputs the modulation signal voltage taken out from the capacitor to one of the contacts, and
a switch means applying a predetermined potential to the other of the contacts;
A modulation device comprising: pulse generation means for generating a pulse signal provided as a control signal for the switch means at a constant timing with respect to a modulation signal voltage output from the modulation means.