JPH0451349A - バスインターフェース変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は異なるパソコンの拡張スロットなどのインター
フェースと他の異なるアーキテクチャのインターフェー
スを接続するバスインターフェース変換装置に関する。

〔従来の技術〕

パンコンのＣＰＵはＬＳＩ技術の向上などにより、高速
化、高機能化が図られ、アーキテクチャもへビットから
子穴ビット、三十二ビットへと移向している。これに伴
ってパンコンの拡張スロットのデータバス幅も人、十人
、三十二ビットと拡張されている。また、データバス幅
拡張の際に拡張スロットの高機能化、データ転送速度の
高速化も合わせて行うことで、より高性能な拡張アダプ
タの接続を可能とし、パソコンシステムの性能向上が図
られている。

第２図に従来の子穴ビットの拡張スロットの例、第３図
に高機能化を図った三十二ビットの拡張スロットの例を
示す。第２図と第６図を比較すると、子穴ビットのデー
タＳＤＯ〜５Ｄ１５が三十二ビットのデータＤ００〜Ｄ
５１へとデータバス幅が拡張され、アドレス空間もＳＡ
Ｄ〜１９．　　ＬＡ２０〜ＬＡ２３のアドレスで表され
た１６ＭＢの空間はＡ、　ＯＯ〜１５１で表す４ＧＢの
空間へ拡張されている。また、子穴ビットの拡張スロッ
トにはない新しい機能として、ＤＭＡ転送を高速且つ効
率よく行うため、バスアービトレーションを行つＡＲＢ
ＯＯ〜０５　ＡＲＢ／−ＧＮＴ　、−ＰＲＥＥＭＰＴ信
号。

及び、バースト転送を行う−ＢＵＲ８Ｔ、−ＴＣ信号が
設けられている。

また、バスのデータ転送速度の向上を図るため、アクセ
ス信号−８ＭＥＭＲ，−３ＭＥＭＷ、−ＩＯＲ。

−ｒｏｗけ−ＣＭＤ、Ｍ／−ＩＯ，−８ｏ、−８１信号
に置きかえられ、また、接続した拡張アダプタのデータ
バス幅を認識する一ＩＯＣ３１６，−ＭＥＭＣ３１５信
号も−ＣＤＤＳ１６信号に置きかえられている。

タイミング仕様も高速化に対応して変更されている。第
４図にこれらの信号のタイミングチャートを比較した図
を示す。

第４図の第２図の拡張スロットのタイミングチャートで
は、接続した拡張アダプタのバス幅が子穴ビットである
ことを示す−ＩＯＣ８１６、−ＭＥＭＣ８１６信号はア
ドレスＳＡＯ〜１９及びコマンド信号−８ＭＥＭＲ，−
ＳＭＥＭＷ、−ＩＯＲ，−ＩＯＷをデコードして生成し
ている。

これに対し、第３図の拡張スロットのタイミングチャー
トではアドレスＡＤＯ〜６１及びＭ／−ｒｏ、−ｓｏ、
−ｓｉ倍信号ら−ＣＤＤＳ１６信号を生成している。こ
のように各信号を換えることで、いち早く拡張アダプタ
のデータ幅を検出できるので高速な動作に対応可能とな
っている。

々お、この種の技術については「日経バイト」１９８７
年１０月号、ｐｐ、２１３〜２２６．及び「月経エレク
トロニクスＪ　１９８７年６月２９日号。

ｐｐ、１４１〜１５１において論じられている。

〔発明が解決しようとする課題〕

上記従来技術の拡張スロットの例では人、子穴。

三十二ビットの各々の拡張アダプタが接続できるように
各セクションにスロットが分けられているが、第２図の
拡張スロットと第３図の拡張スロットの八、土木ビット
セクションは全く異なるため第２図の拡張スロットに接
続していた拡張アダプタは第３図の拡張スロットには直
接接続できない。

従って、第２図の拡張スロット用の拡張アダプタを第３
図の拡張スロットに接続するにはバスインターフェース
変換装置が必要とまる。

しかし、第４図で示した例では接続した拡張アダプタの
データ幅を知るために、アドレスＳＡＯ〜１９、及び、
コマンド信号−８ＭＢＭＲ，−８ＭＥＭＷ。

−ＩＯＲ，−４０Ｗを拡張アダプタに与え、拡張アダプ
タが出力する一ＩＯＣ８１６、又は、−ＭＥＭＣ８１６
信号を検出して−ＣＤＤＳ１６信号を生成しても、−〇
ＭＤ信号よりも結果が得られるのは遅れるため仕様を満
足できなくなる。

本発明の目的はデータバス幅の認識方法や仕様が異なる
インターフェース間でもバス整合を行いバスインターフ
ェース変換が可能なバスインターフェース変換装置を提
供することにある。

〔課題を解決するための手段〕

上記目的を達成するため、拡張スロットと他のアーキテ
クチャの拡張スロット用の拡張アダプタとを接続するバ
スインターフェース変換装置において、 拡張アダプタから読出した八、または子穴ビットのデー
タをラッチし、拡張スロットのデータバスへ転送する第
一のバッファと 拡張スロットが出力するへビットのデータをラッチし、
拡張アダプタの子穴ビットデータバスへ転送する第二の
バッファと 拡張スロットから拡張アダプタに対するアクセス要求と
、そのアクセス要求に対する拡張アダプタのデータバス
幅を検出し、その検出結果に応じ拡張スロットの各信号
を拡張アダプタのインターフェースに変換して拡張スロ
ットに出方するとともに第−及び第二のバッファを制御
する制御部を設けたものである。

〔作用〕

拡張スロットから拡張アダプタに対しアクセスが要求さ
れると、制御部は、まず、これを検出し拡張スロットに
対し拡張アダプタが八とットデータ幅であることを示す
データ幅信号を出力する。

これにより拡張スロットは拡張アダプタに対しへビット
データ転送しか行わず、子穴ビットのデータを要求する
ときには続けて二回のアクセスを行う。

次に、そのアクセス要求に対する拡張アダプタの応答が
八、あるいは子穴ビットデータ転送であるかを拡張アダ
プタが出力するデータ幅信号から検出する。

アクセス要求がリードサイクルで拡張アダプタの応答が
へビットデータ転送のときは、拡張アダプタにリードサ
イクルの信号を出力し、拡張アダプタが出力する下位八
ビットデータを第一のバッファを介して拡張スロットの
データバスに出力する。

アクセス要求がライトサイクルで拡張アダプタの応答が
へビットデータ転送のときは、拡張アダプタにライトサ
イクルの信号を出力し、拡張スロットが出力する書込み
データを第二のバッファを介して拡張アダプタの子穴ビ
ットデータバスの下位バイトに出力する。

また、アクセス要求がリードサイクルで拡張アダプタの
応答が子穴ビットデータ転送のときは、拡張アダプタに
リードサイクルの信号を出力する。

すると拡張アダプタは子穴ビットのデータを出力するの
で制御部は読出した子穴ビットのデータを第一のバッフ
ァにラッチする。拡張スロットに対してはラッチしたデ
ータのうち下位へビットデータを出力する。一方、拡張
スロットは下位八ビットデータを得られたので続けて上
位へビットデータを読出すリードサイクルを要求する。

制御部はこの二回目のアクセス要求に対して、ラッチし
ていた上位へビットデータを拡張スロットに出力する。

但し、この二回目のアクセス要求に対しては拡張アダプ
タにリードサイクルの信号は出力しない。

また、アクセス要求がライトサイクルで拡張アダプタの
心答が子穴ビットデータ転送のときは、制御部は拡張ス
ロットが出力する下位八とットデータを第二のバッファ
にラッチし、拡張アダプタに対してはライトサイクルの
信号は出力しない。

そして、拡張スロットが続くアクセス要求時に上位へと
ットデータのライトサイクルを要求したときに、拡張ア
ダプタに対しライトサイクルの信号を出力し、ラッチし
ておいた下位八ビットのデータと二回目のアクセスの上
位へビットデータを合わせて拡張スロットに出力する。

〔実施例〕

以下、本発明の一実施例を第１図及び第５図。

によシ説明する。

第１図において、１は制御部で拡張スロットのアクセス
要求信号７及びコマンド信号１２を変換し拡張アダプタ
へのアクセス要求信号９及び拡張スロットのデータ幅信
号８、コマンド信号１３を生成するとともに、拡張アダ
プタのデータ幅信号１０に応じてバッファ制御信号１１
を出力し、ラッチ付双方向バッファ２，３を制御する。

ラッチ付双方向バッファ２，５のうち、２は拡張アダプ
タの下位データ５と拡張スロットのデータ４をラッチ及
びバッファリングし、６は拡張アダプタの上位データ６
と拡張スロットのデータ４をラッチバッファリングする
。また、図中に示した各信号は、拡張スロット側が第３
図、拡張アダプタ側が第２図のアーキテクチャであると
すると、スロットデータ４はＤ００〜０７．アダプタ下
位データ５はＳＤＯ〜７、アダプタ上位データ６はＳＤ
８〜１５、拡張スロットのアクセス要求信号７はＡ００
〜２　！ｌ、　　Ｍ／−Ｉ　Ｏ，−８Ｏ，−８１，−〇
ＭＤ。

拡張スロットに対するデータ幅信号８は−ＣＤＤＳ１６
゜拡張アダプタへのアクセス要求信号９はＳＡＯ〜１９
、拡張アダプタのデータ幅信号１０は−ＩＯＣ８１６゜
−ＭＥＭＣ８１６コマンド信号１２は−ＣＭＤ、１３は
一８ＭＢＭＲ，−８ＭＥＭＷ、−ＩＯＲ，−ＩＯＷに対
応する。

次に、各部の動作について説明する。まず、拡張スロッ
トからアクセス要求信号７が入力されると制御部１はそ
のアクセス要求信号７をデコードして拡張アダプタに対
するものかどうか検出する。

アクセス要求７が拡張アダプタに対するものならば、こ
れを拡張アダプタのインターフェースに合わせてアクセ
ス要求信号９に変換する。また、同時に、拡張スロット
へへビットデータ幅を伝えるデータ幅８を出力する。

一方、拡張アダプタはアクセス要求信号９を受取ると、
そのアクセスに対しへビットデータ転送あるいは、子穴
ビットデータ転送を行うかをデータ幅信号１０に出力す
る。制御部１はデータ幅信号１０を検出し、拡張アター
プタがへビットデータ転送を要求した場合は拡張スロッ
トのコマンド信号１２とアクセス要求信号７からコマン
ド信号１３を生成し、拡張アダプタに対しデータのリー
ド又はライトを行う。

アクセス要求信号７がリードアクセスのときは、拡張ア
ダプタが出力する下位データ５を拡張スロットのデータ
４へ転送するようにバッファ制御信号１１をラッチ付き
双方向バッファ２に出力する。

ラッチ付双方向バッファ５に対しては、バッファを開か
ないようにバッファ制御信号１１を出力する。

アクセス要求信号７がライトアクセスのときは、拡張ス
ロットが出力するデータ４を下位データ５に転送するよ
うに、バッファ制御信号１１をラッチ付双方向方バッフ
ァ２に出力する。

また、拡張アダプタが出力したデータ幅信号１０が子穴
ビットデータの転送を要求した場合、まずアクセス要求
信号７がリードアクセスのときはコマンド信号１５を直
ちに出力し、拡張アダプタからデータの読出しを行う。

このとき拡張アダプタは子穴ビットのデータを出力する
ので、下位データ５はラッチ付双方向バッファ２を介し
、そのままデータ４に転送する。また、上位データ６は
ラッチ付双方向バッファ３にラッチしておく。次に拡張
スロットは下位データ５を得たので上位データ６を読出
すアクセス要求７を出力する。制御部１はこのアクセス
要求７を検出すると拡張アダプタにアクセス要求９は出
力せず、ラッチ付双方向バッファ３にラッチしておいた
データを拡張スロットのデータ４に転送する。

次に、データ幅信号１０が子穴ビットデータ転送を要求
し、アクセス要求信号７がライトアクセスのときは、ま
ず、拡張アダプタにはコマンド１３は出力せず、ラッチ
付き双バッファ２に拡張スロットのデータ４をラッチす
る。そして次に拡張スロットが上位データ６を書込むア
クセス要求７を出力したときに制御部１はコマンド１３
を出力し、ランチ付双方向バッファ２にラッチしていた
データを下位データ５に転送し、拡張スロットのデータ
４を上位データ乙に転送する。

第５図に拡張アダプタが子穴ビットデータ転送を要求し
たときのタイミングチャートを示す。本図が示すように
拡張スロットに対してはへビットのデータ転送を行い、
拡張アダプタに対しては子穴ビットデータ転送を行うこ
とで、バス幅の違いを吸収している。

本実施例によれば、簡単、且つ、容易な回路で、バス幅
の整合を行うことができる。

〔発明の効果〕

本発明によれば、異なるアーキテクチャのインターフェ
ースをもつ装置を接続できるので、システムの拡張が容
易となり、また、拡張アダプタなどが、アーキテクチャ
の変更にかかわらず有効に利用できる。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は１６
ビツトの拡張スロットの説明図、第３図は３２ビツトの
拡張スロットの説明図、第４図は、第２図と第６図の信
号のタイミング波形の比較図、第５図は本発明の動作を
表すタイミングチャートである。 １・・・制御部、２．３・・・ラッチ付双方向バッファ
。 ４・・・スロットデータ、５・・・アダプタ下位データ
、６・・・アダプタ上位データ、７，９・・・アクセス
要求信号、８，１０・・・データ幅信号、１２．１３・
・・コマンド信号。

Claims (1)

1. 【特許請求の範囲】 １、異なるバスアーキテクチャの装置を接続するバスイ
   ンターフェース変換装置において、 ホストからターゲットへのアクセス要求を検出し、前記
   ターゲットへアクセス要求信号を変換して出力するとと
   もに前記ホストへバス幅認識信号を出力する手段と、前
   記ターゲットから読出したデータをラッチし、前記ホス
   トへ転送する手段と、前記ホストが出力する書込みデー
   タをラッチし前記ターゲットへ転送する手段と、前記タ
   ーゲットから出力されるバス幅認識号を検出し、前記ラ
   ッチ及び転送手段を制御する手段を設け、前記ホストに
   対しては出力した前記バス幅認識信号のバス幅でデータ
   転送を行い、前記ターゲットに対しては前記ターゲット
   が出力する前記バス幅認識信号のバス幅でデータ転送を
   行うようにしたことを特徴とするバスインターフェース
   変換装置。