JPH0450996A - Liquid crystal display control circuit - Google Patents
Liquid crystal display control circuitInfo
- Publication number
- JPH0450996A JPH0450996A JP15704290A JP15704290A JPH0450996A JP H0450996 A JPH0450996 A JP H0450996A JP 15704290 A JP15704290 A JP 15704290A JP 15704290 A JP15704290 A JP 15704290A JP H0450996 A JPH0450996 A JP H0450996A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- driver
- state
- control
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 17
- 230000003068 static effect Effects 0.000 claims abstract description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は液晶表示装置（以下ＬＣＤ）の待機（スタンバ
イ）状態を制御可能な液晶表示制御回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a liquid crystal display control circuit capable of controlling the standby state of a liquid crystal display device (hereinafter referred to as LCD).
［従来の技術］
ＬＣＤを用いたシステムにおいて、−時的に表示が不要
なときに表示を消してスタンバイ状態にしておき、また
表示が必要になった時には、スタンバイ状態を解除して
元の通常表示に戻すという機能が求められることがある
。特に省電力を要求されるハンディターミナルやラップ
トップコンビュータ等の携帯機器で重要となる。従来、
このスタンバイモードを持つ液晶表示制御回路としては
、ＬＣＤ内のセグメントドライバ（以下Ｘドライバ）及
びコモンドライバ（以下Ｘドライバ）のインヒビット機
能を使用するものがあった。第２図に６４０ドツト×２
００ドツトのドツトマトリックスＬＣＤのブロック図を
示す、２０１〜２０６がＸドライバ、２０７，２０８が
Ｘドライバで、どちらもインヒビット入力端子を持つ、
インヒビット機能はＩＮＨ＝“Ｌ”レベルのとき強制的
にドライバ出力を非点灯状態にする機能である。これを
制御する方法としては、第４図に示す様にスタンバイモ
ードの制御信号５ＴＮＢγを用いて直接ＩＮＨ端子を制
御する方法や、あるいは第５図に示す様に、５ＴＮＢＹ
信号でＩＮＨ端子を制御するのみでなく、内部の各ブロ
ック（第５図のデータジェネレータ、タイミング発生回
路、制御信号発生回路）を静止状態にしてしまう方法な
どが用いられてきた。[Prior Art] In a system using an LCD, - when the display is not needed, the display is turned off and placed in a standby state, and when the display is needed again, the standby state is canceled and the original normal state is restored. A function to return to display may be required. This is especially important for portable devices such as handheld terminals and laptop computers that require power savings. Conventionally,
Some liquid crystal display control circuits having this standby mode use an inhibit function of a segment driver (hereinafter referred to as an "X driver") and a common driver (hereinafter referred to as an "X driver") within an LCD. 640 dots x 2 in Figure 2
A block diagram of a dot matrix LCD with 00 dots is shown. 201 to 206 are X drivers, 207 and 208 are X drivers, both of which have inhibit input terminals.
The inhibit function is a function that forcibly turns the driver output into a non-lighting state when INH="L" level. This can be controlled by directly controlling the INH terminal using the standby mode control signal 5TNBγ as shown in FIG.
In addition to controlling the INH terminal with a signal, methods have been used in which each internal block (the data generator, timing generation circuit, and control signal generation circuit in FIG. 5) is brought to a standstill state.
［発明が解決しようとする課題１
第４区に示す従来例においては、ＬＣＤの表示は確かに
非点灯にできるが、他の制御信号及びデータは出力され
ているため、ＬＣＤ内部のドライバも動作状態にある、
すなわち、液晶表示制御回路及びＬＣＤ内で消費される
電力の削減を図ることはほとんどできない。これに対し
、第５図の従来例のスタンバイ状態では、データジェネ
レータ、タイミング発生回路、制御信号発生回路すべて
が静止状態となるので、液晶表示回路内の消費電力は大
きく削減される。さらにＬＣＤへ入力される、データ出
力や制御信号もすべて止まるのでＬＣＤ内のドライバで
消費される電力もほとんどなくすことができる。但し、
この場合交流化信号ＷＦが止まってしまうため、液晶駆
動電圧（ＶＬｅｏ）が印加されたままだと、液晶が直流
駆動され、液晶の信顛性を著しく低下させてしまう、第
３図を用いてＬＣＤへの入力信号が止まった時の動作を
簡単に説明する。第２図に示されるＸドライバについて
は、データＤＯ〜Ｄ３及びＹドライバシフトクロック兼
ＸドライバラッチパルスＬＰが止まっても、その前の状
態（オン／オフデータ）をその後も保持してはいるが、
交流化信号ＷＦが止まると正側もしくは負側一方でオン
／オフする６本来は第３図のｘ１波形に示す様に、ＷＦ
＝“Ｌ”レベルのときは負側でオン／オフし、ＷＦ＝“
Ｈ”レベルのときは正側でオン／オフしこれをくり返さ
なければならない、Ｘドライバについても同様で、例え
ばＹｌの波形で見ると、通！ＷＦ＝“Ｌ”レベルでは、
正側が選択レベル、負側か非選択レベルとなり、ＷＦ＝
”Ｈ”レベルではその逆となる。ところがＷＦが“Ｈ”
もしくは“Ｌ”レベルで止まってしまうと、いずれかの
極性側のみの駆動となってしまう、さらにＸドライバの
場合は、通常は第３図に示す様に１ライン目（Ｙｌ）か
ら順に、２ライン目、３ライン目と選択されていくわけ
だが、この途中で信号が止まってしまうと、その時に選
択されていたラインは、選択状態のまま止まってしまう
６例えばＹ３が選択状態で止まったとすると、３ライン
めのみ常時オンとなり、Ｘドライバのデータによらず、
ハイコントラストで点灯したままとなってしまう、従っ
て、第５図の従来例の様に、ＬＣＤへ入力される信号を
すべて止めてしまう様なスタンバイモードに入る時には
、その前にＶ ＬＣ（＋をオフしてやる必要がある。ス
タンバイモードから通常表示に戻るときも同様で、必ず
スタンバイを解除した後にＶ ＬＣＤをオンしてやらな
ければならない、このＶＬＩ：Ｄのオン７才）制御のた
めには、■ＬｃＤをオン／オフするスイ・ンチや、前記
スタンバイのオン／オフタイミングとＶ ＬｅＤのオン
／オフタイミングを制御する回路が必要となる。[Problem to be Solved by the Invention 1] In the conventional example shown in Section 4, it is true that the LCD display can be turned off, but since other control signals and data are output, the driver inside the LCD also cannot operate. in a state,
That is, it is hardly possible to reduce the power consumed within the liquid crystal display control circuit and the LCD. On the other hand, in the standby state of the conventional example shown in FIG. 5, the data generator, timing generation circuit, and control signal generation circuit are all in a standby state, so the power consumption in the liquid crystal display circuit is greatly reduced. Furthermore, since all data output and control signals input to the LCD are stopped, the power consumed by the driver within the LCD can be almost eliminated. however,
In this case, the alternating current signal WF stops, so if the liquid crystal drive voltage (VLeo) remains applied, the liquid crystal will be driven by direct current, which will significantly reduce the reliability of the liquid crystal. We will briefly explain the operation when the input signal to stops. Regarding the X driver shown in FIG. 2, even if the data DO to D3 and the Y driver shift clock/X driver latch pulse LP stop, the previous state (on/off data) is retained. ,
When the alternating current signal WF stops, it turns on/off on either the positive side or the negative side.6 Originally, as shown in the x1 waveform in Figure 3, the WF
= “L” level, it turns on/off on the negative side, and WF = “
When it is at the "H" level, it must be turned on and off on the positive side and this process must be repeated.The same is true for the X driver.For example, when looking at the Yl waveform, when !WF = "L" level,
The positive side is the selection level, the negative side or the non-selection level, and WF=
At "H" level, the opposite is true. However, WF is “H”
Or, if it stops at the "L" level, only one polarity side will be driven. Furthermore, in the case of an The line is selected, and then the third line, but if the signal stops in the middle, the line that was selected at that time will remain selected.6 For example, if Y3 stops in the selected state. , only the 3rd line is always on, regardless of the X driver data.
Therefore, when going into standby mode where all signals input to the LCD are stopped, as in the conventional example shown in Fig. 5, the V LC (+ The same goes for returning to normal display from standby mode, and you must turn on the VLCD after exiting standby. A switch for turning on/off the LED, and a circuit for controlling the on/off timing of the standby mode and the on/off timing of the VLED are required.
本発明は、この様な問題点を解決するもので、Ｖ Ｌｃ
ｏのオン／オフ制御を必要とせず、尚かっ省電力化をも
可能にするスタンバイモードを実現することを目的とす
る。The present invention solves such problems, and V Lc
It is an object of the present invention to realize a standby mode that does not require on/off control of O and also enables power saving.
〔課題を解決するための手段コ
前述した問題点を解決するために、本発明の液晶表示制
御回路は以下の構成を有することを特徴とする特
１）垂直同期信号、水平同期信号及びクロック信号入力
。[Means for Solving the Problems] In order to solve the above-mentioned problems, the liquid crystal display control circuit of the present invention is characterized by having the following configuration. Features 1) Vertical synchronization signal, horizontal synchronization signal, and clock signal input.
２）前記入力信号を基にドライバＩＣに適した制御信号
を発生する制御信号発生回路。2) A control signal generation circuit that generates a control signal suitable for the driver IC based on the input signal.
３）交流化信号、Ｙドライバのシフトクロック及びＹド
ライバのスキャンニングスタートパルス出力。3) AC conversion signal, Y driver shift clock, and Y driver scanning start pulse output.
４）通常表示状態とスタンバイ状態を切換えるスタンバ
イ制御入力。4) Standby control input to switch between normal display state and standby state.
５）交流化信号及びＹドライバのシフトクロックとして
、前記通常表示状態では前記制御信号発生回路で発生し
た所定の信号を選択し、前記スタンバイ状態では、前記
制御信号発生回路を経由せずに前記通常表示時の所定の
信号と等しいかもしくは低い周波数の信号を選択し出力
する手段。5) As the alternating current signal and the shift clock of the Y driver, a predetermined signal generated in the control signal generation circuit is selected in the normal display state, and in the standby state, the normal signal is selected without passing through the control signal generation circuit. Means for selecting and outputting a signal having a frequency equal to or lower than a predetermined signal during display.
６）前記スタンバイ状態において、前記制御信号発生回
路を静止状態にするよう制御する手段。6) Means for controlling the control signal generation circuit to be in a static state in the standby state.
［作 用］
通常表示状態では、交流化信号及びＹドライバのシフト
クロックへは、制御信号発生回路で発生したＬＣＤドラ
イバに適当な信号が選択し出力される。一方スタンバイ
制御入力によってスタンバイ状態に入ると、まず制御信
号発生回路は静止状態となる。さらに交流化信号として
は、通常表示時の信号と等しいかもしくは低い周波数の
信号が選択し出力される。Ｙドライバのシフトクロック
についても同様に、通常表示時の信号と等しいかもしく
は低い周波数の信号が選択し出力される。[Function] In the normal display state, an appropriate signal generated by the control signal generation circuit is selected and outputted to the LCD driver as the alternating current signal and the shift clock of the Y driver. On the other hand, when the standby state is entered by the standby control input, the control signal generation circuit first enters the standby state. Further, as the alternating current signal, a signal having a frequency equal to or lower than that of the signal during normal display is selected and output. Similarly, for the shift clock of the Y driver, a signal having a frequency equal to or lower than that of the signal during normal display is selected and output.
この様にして、スタンバイ状態でも、ＬＣＤを直流駆動
としないための必要最小限の信号をＬＣＤに供給するこ
とで、スタンバイ状態でのＶ ＬＣＤのオン／オフ制御
が不必要となる。さらに内部制御信号発生回路を静止状
態にすることで、消費電力も削減される。In this way, even in the standby state, the minimum necessary signal for not driving the LCD with direct current is supplied to the LCD, thereby eliminating the need for on/off control of the V LCD in the standby state. Furthermore, power consumption is also reduced by keeping the internal control signal generation circuit in a quiescent state.
［実 施 例］
第１図は、ＣＲＴ用のビデオデータをＬＣＤ用データへ
変換する液晶表示制御回路に、本発明を適用した実施例
である。[Embodiment] FIG. 1 shows an embodiment in which the present invention is applied to a liquid crystal display control circuit that converts video data for CRT into data for LCD.
ＶＳＹＮＣは垂直同期信号で１フレ一ム周期の信号であ
る。ＨＳＹＮＣは水平同期信号で１ライン周期の信号で
ある。これらの信号はドツトクロツタＣＫに同期してタ
イミング発生回路にとり込まれ、さらに制御信号発生回
路はＬＣＤの制御に必要な信号ＹＤ （Ｙドライバのス
キャンニングスタートパルス）、ＷＦ（交流化信号）、
ＬＰ（Ｘドライバのラッチパルス兼Ｙドライバのシフト
クロック）、Ｘ５ＣＬ （Ｘドライバのシフトクロック
）等の信号を出力する。セレクタ１０５はセレクト人力
Ｓが“Ｈ”レベルのときはＡ入力をＹに出力し、“Ｌ”
レベルのときはＢ入力をＹに出力するセレクタである。VSYNC is a vertical synchronization signal and has a period of one frame. HSYNC is a horizontal synchronization signal having a period of one line. These signals are taken into the timing generation circuit in synchronization with the dot clock CK, and the control signal generation circuit also generates the signals YD (scanning start pulse of Y driver), WF (alternating current signal), and WF (alternating current signal) necessary for controlling the LCD.
It outputs signals such as LP (X driver latch pulse and Y driver shift clock), X5CL (X driver shift clock), etc. The selector 105 outputs the A input to Y when the selector power S is at the "H" level, and outputs the A input to the "L" level.
This is a selector that outputs the B input to Y when it is at level.
従って、通常動作時すなわち５ＴＮＢＹ＝”Ｈ”レベル
のときは、ＷＦには信号１１１が、ＬＰには信号１１２
が出力される。またＹＤにはＡＮＤゲート１０９を介し
て信号１１０が出力される。１０４は１／１６分周回路
で入力（ＨＳＹＮＣ）信号を１／１６分周して１１３に
出力する。スタンバイモードへ入ると５ＴＮＢＹ＝“Ｌ
”レベルとなるため、ＡＮＤゲート１０６〜１０８の出
力は“Ｌ”レベルに固定され、タイミング発生回路１０
２、制御信号発生回路１０３、データジェネレータ１０
１は静止状態となる。従って、ＤＯ〜Ｄ３、Ｘ５ＣＬも
静止し、ＹＤはＡＮＤゲート１０９によって“Ｌ”レベ
ルに固定される。５ＴＮＢＹ＝”Ｌ”レベルによって、
セレクタ１０５がＢ入力をレフトしているので、ＷＦへ
はＶＳＹＮＣが出力されＬＰにはＨＳＹＮＣを１／１６
分周した信号１１３が出力される。従ってスタンバイモ
ードへ入ると、ＷＦにＶＳＹＮＣが、ＬＰにＨＳＹＮＣ
を１／１６分周した信号が出力されて、後の残りの出力
は固定される。第３図で説明した様に本来Ｙドライバは
、ＹＤをスタートパルスとしてこれをＬＰでシフトして
いき順にＹｌ、Ｙ２・・・を選択されていくのだが、前
述した様にスタンバイモードに入ると、ＹＤは“Ｌ”レ
ベルに固定されるので、ＬＰが２００発入６とＹ１〜Ｙ
２Ｏ０はすべて非選択状態となる。また、ＷＦにはＶＳ
ＹＮＣが与えられるでいるので、直流駆動されることは
ない。Therefore, during normal operation, that is, when 5TNBY="H" level, signal 111 is sent to WF, and signal 112 is sent to LP.
is output. Further, a signal 110 is outputted to YD via an AND gate 109. 104 is a 1/16 frequency divider circuit which divides the input (HSYNC) signal by 1/16 and outputs it to 113. When entering standby mode, 5TNBY="L"
” level, the outputs of the AND gates 106 to 108 are fixed at the “L” level, and the timing generation circuit 10
2. Control signal generation circuit 103, data generator 10
1 is in a stationary state. Therefore, DO to D3 and X5CL are also stopped, and YD is fixed to the "L" level by the AND gate 109. Depending on the 5TNBY="L" level,
Since the selector 105 left the B input, VSYNC is output to WF and HSYNC is output to LP at 1/16.
A frequency-divided signal 113 is output. Therefore, when entering standby mode, VSYNC is set to WF and HSYNC is set to LP.
A signal obtained by dividing the frequency by 1/16 is output, and the remaining outputs are fixed. As explained in Fig. 3, originally the Y driver uses YD as a start pulse and shifts it with LP to select Yl, Y2, etc. in order, but as mentioned above, when entering standby mode, , YD is fixed at “L” level, so LP is 200 shots 6 and Y1 to Y
All 2O0 become unselected. Also, VS for WF
Since YNC is applied, it is not driven by DC.
Ｘドライバについても同様に、ＷＦが入力されているた
め直流駆動とならず、しかもＹドライバがすべて非選択
状態にあればＸドライバのデータが選択もしくは非選択
のどちらで止まっていても、何も表示されることはない
。スタンバイモードにおいて、第１図の回路で動作して
いるのは１０４の１／１６分周回路と１０５のセレクタ
のみで、他の回路はすべて静止状態である７通常ＶＳＹ
ＮＣの周波数は５０Ｈｚ 〜７０Ｈｚ、Ｈ５ＹＮＣの周
波数は２０ｋＨｚ〜４０ｋＨｚであるので、ＯＫの周波
数２０〜３０ＭＨｚで動作している通常動作時と比べる
と、はとんど無視できる消費電力である。ＬＣＤ内の消
費電力についても、ドライバに与えられる信号で動作し
ているのは、ＷＦ（＝ＶＳＹＮＣ）とＬＰだけである。Similarly, for the X driver, it is not DC driven because WF is input, and if all the Y drivers are in the non-selected state, nothing will happen even if the data of the X driver is stuck in either selected or non-selected state. It will never be displayed. In standby mode, only the 1/16 frequency divider circuit 104 and the selector 105 are operating in the circuit shown in Figure 1, and all other circuits are in a quiescent state.7 Normal VSY
Since the frequency of NC is 50 Hz to 70 Hz and the frequency of H5YNC is 20 kHz to 40 kHz, the power consumption is almost negligible compared to normal operation when operating at an OK frequency of 20 to 30 MHz. Regarding power consumption within the LCD, only WF (=VSYNC) and LP are operated by signals given to the driver.
ＬＰはＨＳＹＮＣをさらに１／１６分周して周波数を低
くしであるので、ＬＣＤ内の消費電力も極めて少なくす
ることができる０本実施例では、スタンバイモードでの
ＬＰ信号にＨＳＹＮＣをｌ／１６分周した信号を用いた
が、回路を簡略化するために１０４の分周回路を取り除
いてＨＳＹＮＣをそのまま出力してもよい、あるいは、
ＬＣＤがさらに遅い周波数を許容できれば、ＷＦと同じ
信号、すなわちＶＳＹＮＣをＬＰに出力してもよい、Ｗ
Ｆについても、ＶＳＹＮＣをさらに分周して出力するこ
とも可能である。Since LP further divides HSYNC by 1/16 to lower the frequency, power consumption within the LCD can be extremely reduced. In this embodiment, HSYNC is divided by 1/16 for the LP signal in standby mode. Although a frequency-divided signal was used, in order to simplify the circuit, the 104 frequency divider circuit may be removed and HSYNC output as is, or
If the LCD can tolerate a slower frequency, the same signal as WF, i.e. VSYNC, may be output to LP, W
Regarding F, it is also possible to further divide and output VSYNC.
［発明の効果］
以上述べた様に、本発明によれば■ＬｅＤをオン／オフ
制御することなしに、５ＴＮＢＹ信号の制御のみでスタ
ンバイ状態と通常表示状態との切換えを簡単に行なうこ
とができる。しかも、本発明の液晶表示制御回路内のみ
ならずＬＣＤ内の消費電力も大きく削減することができ
る。また、本発明によれば、インヒビット機能を持たな
いドライバを用いてもスタンバイ状態で表示を非選択に
できる。[Effects of the Invention] As described above, according to the present invention, it is possible to easily switch between the standby state and the normal display state only by controlling the 5TNBY signal without controlling the LED on/off. . Furthermore, power consumption not only within the liquid crystal display control circuit of the present invention but also within the LCD can be greatly reduced. Further, according to the present invention, display can be deselected in the standby state even if a driver without an inhibit function is used.
第１図は本発明の実施例のブロック図。
第２図は６４０ｘ２００ドツトマトリツクスＬＣＤのブ
ロック図。
第３図は第２図に示すＬＣＤの動作タイミング図。
第４図及び第５図は従来の液晶表示制御回路のブロック
図。
以上
出願人 セイコーエプソン株式会社
代理人 弁理士 鈴 木 喜三部（他１名）第１図
第２
図
Ｆ
第３図FIG. 1 is a block diagram of an embodiment of the present invention. FIG. 2 is a block diagram of a 640x200 dot matrix LCD. FIG. 3 is an operation timing diagram of the LCD shown in FIG. 2. 4 and 5 are block diagrams of conventional liquid crystal display control circuits. Applicant Seiko Epson Co., Ltd. Agent Patent Attorney Kizobe Suzuki (and 1 other person) Figure 1 Figure 2 Figure F Figure 3
Claims (1)
た制御信号を出力する液晶表示制御回路において、 ａ）垂直同期信号、水平同期信号、及びクロック信号入
力、 ｂ）前記入力信号を基にドライバＩＣに適した制御信号
を発生する制御信号発生回路、 ｃ）交流化信号、Ｙドライバのシフトクロック及びＹド
ライバのスキャンニングスタートパルス出力、 ｄ）通常表示状態とスタンバイ状態を切換えるスタンバ
イ制御入力、 ｅ）交流化信号及びＹドライバのシフトクロックとして
、前記通常表示状態では前記制御信号発生回路で発生し
た所定の信号を選択し、前記スタンバイ状態では、前記
制御信号発生回路を経由せずに、前記通常表示時の所定
の信号と等しいかもしくは低い周波数の信号を選択し出
力する手段、 ｆ）前記スタンバイ状態において、前記制御信号発生回
路を静止状態にするよう制御する手段、を備えたことを
特徴とする液晶表示制御回路。[Claims] A liquid crystal display control circuit that outputs a control signal suitable for a driver IC in a liquid crystal display device based on an input signal, comprising: a) inputting a vertical synchronization signal, a horizontal synchronization signal, and a clock signal; b) a control signal generation circuit that generates a control signal suitable for the driver IC based on the input signal; c) an alternating current signal, a shift clock of the Y driver, and a scanning start pulse output of the Y driver; d) a normal display state and a standby state. e) Selecting a predetermined signal generated by the control signal generation circuit in the normal display state as the alternating current signal and shift clock of the Y driver; and in the standby state, selecting a predetermined signal generated by the control signal generation circuit; f) means for controlling the control signal generation circuit to be in a static state in the standby state; A liquid crystal display control circuit comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15704290A JPH0450996A (en) | 1990-06-15 | 1990-06-15 | Liquid crystal display control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15704290A JPH0450996A (en) | 1990-06-15 | 1990-06-15 | Liquid crystal display control circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0450996A true JPH0450996A (en) | 1992-02-19 |
Family
ID=15640925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15704290A Pending JPH0450996A (en) | 1990-06-15 | 1990-06-15 | Liquid crystal display control circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0450996A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6020879A (en) * | 1996-10-03 | 2000-02-01 | Nec Corporation | Power saving circuit of LCD unit |
| US6963337B2 (en) | 1994-05-24 | 2005-11-08 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
-
1990
- 1990-06-15 JP JP15704290A patent/JPH0450996A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6963337B2 (en) | 1994-05-24 | 2005-11-08 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US7456830B2 (en) | 1994-05-24 | 2008-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US6020879A (en) * | 1996-10-03 | 2000-02-01 | Nec Corporation | Power saving circuit of LCD unit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7133013B2 (en) | Display device driving circuit, driving method of display device, and image display device | |
| KR100635551B1 (en) | Driving device of display device, display device, and driving method of display device | |
| US6930664B2 (en) | Liquid crystal display | |
| RU2104589C1 (en) | Method for operations of controller of liquid- crystal display | |
| US6525720B1 (en) | Liquid crystal display and driving method thereof | |
| EP2573752A1 (en) | Display device and method of driving the same, and display system | |
| JP3866577B2 (en) | Display drive device | |
| JP2003216127A (en) | Driving device for display device and driving method of display device | |
| JPH1115451A (en) | Liquid crystal driving circuit and control method therefor | |
| US7057610B2 (en) | Display unit, information processing unit, display method, program, and recording medium | |
| JPH07271323A (en) | Liquid crystal display device | |
| US5248965A (en) | Device for driving liquid crystal display including signal supply during non-display | |
| JPH0450996A (en) | Liquid crystal display control circuit | |
| KR20030028647A (en) | Circuit and method for controlling LCD frame ratio and LCD system having the same | |
| JPH0450997A (en) | Liquid crystal display control circuit | |
| JPH11231840A (en) | Liquid crystal display device | |
| JPS62141589A (en) | Liquid crystal display circuit | |
| KR20080046934A (en) | Liquid crystal display and method of driving the same | |
| JP3331683B2 (en) | Display drive circuit | |
| KR20030053994A (en) | Liquid crystal display apparatus for double surface display | |
| JPH03202812A (en) | Liquid crystal display device | |
| KR930010837A (en) | Drive circuit for display device with digital source driver that can generate multi-level driving voltage from one external power source | |
| KR100364835B1 (en) | Liquid crystal protection circuit | |
| JPH10207429A (en) | Display device | |
| KR20020030478A (en) | TFT LCD Source Driver |