JPH0447760U - - Google Patents
Info
- Publication number
- JPH0447760U JPH0447760U JP8993590U JP8993590U JPH0447760U JP H0447760 U JPH0447760 U JP H0447760U JP 8993590 U JP8993590 U JP 8993590U JP 8993590 U JP8993590 U JP 8993590U JP H0447760 U JPH0447760 U JP H0447760U
- Authority
- JP
- Japan
- Prior art keywords
- memory
- control
- circuit
- signal
- dma controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Bus Control (AREA)
Description
第１図は本考案のメモリ制御回路の一実施例を
示すブロツク図、第２図はＤＭＡコントローラを
主とする信号状態の一例を示すタイムチヤートで
ある。 １……中央処理装置、２……ＤＭＡコントロー
ラ、３……実メモリ、４……拡張メモリ、１１…
…ラツチ回路、１２……読取制御部、１３……書
込制御部、２０……切替制御回路。
示すブロツク図、第２図はＤＭＡコントローラを
主とする信号状態の一例を示すタイムチヤートで
ある。 １……中央処理装置、２……ＤＭＡコントロー
ラ、３……実メモリ、４……拡張メモリ、１１…
…ラツチ回路、１２……読取制御部、１３……書
込制御部、２０……切替制御回路。
Claims (1)
- 【実用新案登録請求の範囲】 １ 汎用中央処理装置がプログラムの実行のため
実メモリ外に、プログラムおよびデータの待避を
行う場合のメモリ制御回路において、プラグラム
およびデータの少くとも一方を格納する拡張メモ
リと、実メモリおよびおよび拡張メモリ間でのデ
ータ転送を直接制御するＤＭＡコントローラと、
中央処理装置およびＤＭＡコントローラの動作タ
イミングに合わせてＤＭＡコントローラが出力す
る読取信号および書込信号を、実メモリ側および
拡張メモリの何れか一方に切替設定する切替制御
回路と、実メモリから拡張メモリへ、および拡張
メモリから実メモリへのデータ転送方向を何れか
一方に指定するあらかじめ設定したプログラムに
よつてタイミング動作を指定する転送方向制御用
ラツチ回路とを有することを特徴とするメモリ制
御回路。 ２ 請求項１記載の切替制御回路が、ＤＭＡコン
トローラからリード信号・ライト信号をそれぞれ
入力する二つの否定回路と、転送方向制御用ラツ
チ回路から読取用および書込用の二つの制御信号
をそれぞれ入力する二つの制御用否定回路と、前
記否定回路を介して出力したリード信号およびラ
イト信号のそれぞれ、並びに前記制御信号の読取
用および書込用それぞれを入力し、それぞれの出
力をリード信号およびライト信号として実メモリ
へ出力する二つの実メモリ用否定論理積回路と、
前記否定回路を介して出力したリード信号および
ライト信号のそれぞれ、並びに前記制御用否定回
路の読取用および書込用それぞれを入力し、それ
ぞれの出力をリード信号およびライト信号として
拡張メモリへ出力する二つの拡張メモリ用否定論
理積回路との論理回路構成を有することを特徴と
する請求項１記載のメモリ制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8993590U JPH0447760U (ja) | 1990-08-28 | 1990-08-28 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8993590U JPH0447760U (ja) | 1990-08-28 | 1990-08-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0447760U true JPH0447760U (ja) | 1992-04-23 |
Family
ID=31824274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8993590U Pending JPH0447760U (ja) | 1990-08-28 | 1990-08-28 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0447760U (ja) |
-
1990
- 1990-08-28 JP JP8993590U patent/JPH0447760U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0447760U (ja) | ||
| JPH022751U (ja) | ||
| KR970076252A (ko) | 마이크로컴퓨터 | |
| KR940001160A (ko) | 메모리 번지 데이타를 선행 선택하는 신호처리 구조 | |
| JPS60170850U (ja) | デ−タバツフア | |
| JPS6243407Y2 (ja) | ||
| SU470861A1 (ru) | Логическое полноточное запоминающее устройство | |
| JPS6030872Y2 (ja) | 磁気バブル記憶装置 | |
| JPS63163541U (ja) | ||
| JPS6324755U (ja) | ||
| JPH0486941U (ja) | ||
| JPS6214536U (ja) | ||
| JPH0161745U (ja) | ||
| JPH03100341U (ja) | ||
| JPH0358737U (ja) | ||
| JPH02130027U (ja) | ||
| JPH0270252U (ja) | ||
| JPH01246647A (ja) | メモリサイクル選択方式 | |
| JPH0350255U (ja) | ||
| JPH0270249U (ja) | ||
| JPS6184953U (ja) | ||
| JPS60174904U (ja) | プログラマブルコントロ−ラ | |
| JPS58138146U (ja) | シリアルデ−タ入力装置 | |
| JPH0498548A (ja) | アドレスデコーダ回路 | |
| JPH0566751U (ja) | 擬似デュアルポートメモリ方式 |