JPH0447389A - 非接触icカード - Google Patents
非接触icカードInfo
- Publication number
- JPH0447389A JPH0447389A JP2154611A JP15461190A JPH0447389A JP H0447389 A JPH0447389 A JP H0447389A JP 2154611 A JP2154611 A JP 2154611A JP 15461190 A JP15461190 A JP 15461190A JP H0447389 A JPH0447389 A JP H0447389A
- Authority
- JP
- Japan
- Prior art keywords
- card
- level
- communication
- circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 25
- 230000007423 decrease Effects 0.000 claims description 2
- 230000000903 blocking effect Effects 0.000 claims 1
- 238000004891 communication Methods 0.000 abstract description 21
- 239000003990 capacitor Substances 0.000 abstract description 5
- 238000009499 grossing Methods 0.000 abstract description 2
- 230000005540 biological transmission Effects 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 230000010355 oscillation Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000003708 edge detection Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は電池を内蔵し電波でデータ通信を行う非接触
ICカードに関する本のである。
ICカードに関する本のである。
l。
8゜
〔従来の技術〕
第6図は従来の非接触ICカードの構成を示すグロック
図である。カード全体の制御を行う0PTJllはバス
18i介してプログラムメモリであるRoMlg、デー
タメモリであるRAM18及びパラレル・シリアル変換
、シリアル・パラレル変換を行う入出力回路14と接続
されているOt源としては電池17を内蔵している。
図である。カード全体の制御を行う0PTJllはバス
18i介してプログラムメモリであるRoMlg、デー
タメモリであるRAM18及びパラレル・シリアル変換
、シリアル・パラレル変換を行う入出力回路14と接続
されているOt源としては電池17を内蔵している。
入出力回路14から出力されるデータは変復調回@15
で変調され送信回路19でアンテナ16を駆鰐して電波
として出力される。また、アンテナ16で受信された信
号は受信回路2oで増幅され、ロジックレベルに変換さ
れた後、9復調回路15で復調され入出力回路14.パ
ス18を介してCPUIIに与えられ処理される。
で変調され送信回路19でアンテナ16を駆鰐して電波
として出力される。また、アンテナ16で受信された信
号は受信回路2oで増幅され、ロジックレベルに変換さ
れた後、9復調回路15で復調され入出力回路14.パ
ス18を介してCPUIIに与えられ処理される。
次に非接触ICカードの前作について説明する。電池1
7を内蔵する非接触ICカードは通常センサと通信を行
なっていない時には、受信回路11Qのバイアス電流を
止め1発振回路C0P011に含まれる)を停止させて
待機状態となつている。ここで、センサ側からカードを
活性化するトリガ信号が入力され、カードがアンテナ1
6でこれを受信し0PUIIにトリガ信号5・Cを送る
と、(!PUII内の発振回路が動作を開始しCPUが
動作を始め、プログラムに従って受信回路にバイアス電
流を流して、センサとの送受信を開始する。センサとの
通信が完了すると%C!PUIIは受信可F!Ilrg
oのバイアス電流を止めて、発振回路を停止してカード
を待機状態にする。このような方法で電池17の消費を
抑制していた。
7を内蔵する非接触ICカードは通常センサと通信を行
なっていない時には、受信回路11Qのバイアス電流を
止め1発振回路C0P011に含まれる)を停止させて
待機状態となつている。ここで、センサ側からカードを
活性化するトリガ信号が入力され、カードがアンテナ1
6でこれを受信し0PUIIにトリガ信号5・Cを送る
と、(!PUII内の発振回路が動作を開始しCPUが
動作を始め、プログラムに従って受信回路にバイアス電
流を流して、センサとの送受信を開始する。センサとの
通信が完了すると%C!PUIIは受信可F!Ilrg
oのバイアス電流を止めて、発振回路を停止してカード
を待機状態にする。このような方法で電池17の消費を
抑制していた。
また、カードへの入力電波が適正なレベルにあることを
保障する手段として、特開昭68184692号公報及
び特開昭83−199363号公報にセンサ側が信号受
信レベルをカードへ送信し、カードが送信レベルを調整
する方式及び、カード側が受信レベルをセンサ側に報知
し、センサが送信レベルを調整する方式が開示されてい
る。
保障する手段として、特開昭68184692号公報及
び特開昭83−199363号公報にセンサ側が信号受
信レベルをカードへ送信し、カードが送信レベルを調整
する方式及び、カード側が受信レベルをセンサ側に報知
し、センサが送信レベルを調整する方式が開示されてい
る。
従来のICカードに以上のように構成されていたので、
ICカードがトリガ信号を受信するとセンサと通信を開
始するのであるが、ICカードとセンサの距llニ常V
cf化しているので、通信中相互の送受信レベルが適正
に保たれている保障がなく、また、障害物に対しても弱
いという欠点があった。送受信レベルを確保する手段と
して例えば特開昭68−284692号公報及び特開昭
63−199863号公報に示される方法ではセンサ又
はカードが送信レベルを設定した時点でのみ送受信レベ
ルが適正であり、通信中丁ぺてにわたって適正である保
障にない。また、ソフトウェアで受信回路のバイアス電
流のオン・オフ制御をしなければならないので電池の消
費を極力抑えようとして細かな制御が必要な場合には、
ソフトウェアの負荷が大きくなるといった問題点かあつ
念。
ICカードがトリガ信号を受信するとセンサと通信を開
始するのであるが、ICカードとセンサの距llニ常V
cf化しているので、通信中相互の送受信レベルが適正
に保たれている保障がなく、また、障害物に対しても弱
いという欠点があった。送受信レベルを確保する手段と
して例えば特開昭68−284692号公報及び特開昭
63−199863号公報に示される方法ではセンサ又
はカードが送信レベルを設定した時点でのみ送受信レベ
ルが適正であり、通信中丁ぺてにわたって適正である保
障にない。また、ソフトウェアで受信回路のバイアス電
流のオン・オフ制御をしなければならないので電池の消
費を極力抑えようとして細かな制御が必要な場合には、
ソフトウェアの負荷が大きくなるといった問題点かあつ
念。
この発明は上記のような問題点を解消するためになされ
たもので、ICカードとセンサ間の送受信レベルが常に
適正なレベルに確保でき送受信データの信頼性を向上で
きるとともに、受信回路のバイアス電流のオン・オフ制
御をハードウェアで行い、ソフトウェアの負荷を低減で
きる非接触ICカードを得ること倉口的とする。
たもので、ICカードとセンサ間の送受信レベルが常に
適正なレベルに確保でき送受信データの信頼性を向上で
きるとともに、受信回路のバイアス電流のオン・オフ制
御をハードウェアで行い、ソフトウェアの負荷を低減で
きる非接触ICカードを得ること倉口的とする。
この発明に係る非接触ICカードに、送受信レベルを確
保する手段として常時入力電波のレベルを検知する検知
回路を設け、この検知回路によってICカードを起動す
るトリガ信号を得るとともに、送信許可信号及びバイア
スを流印加信号を得るようにし、また、通信中にレベル
の低下を検知した場合、割り込み全かけ所定時間内にレ
ベルが戻らない場合を通信エラーとしてエラー処理を行
なうようにしたものである。
保する手段として常時入力電波のレベルを検知する検知
回路を設け、この検知回路によってICカードを起動す
るトリガ信号を得るとともに、送信許可信号及びバイア
スを流印加信号を得るようにし、また、通信中にレベル
の低下を検知した場合、割り込み全かけ所定時間内にレ
ベルが戻らない場合を通信エラーとしてエラー処理を行
なうようにしたものである。
この発明における検知回路はコイルアンテナ、ダイオー
ドとコンデンサ抵抗より成る平滑回路及びシュミットト
リガ回路によりS成されコイルに連続的に所定以上の入
力信号が印加されると検知回路の出力は“L# からl
′H“に立ち上がる。この立ち上がりでトリガをかけI
Cカートヲ起動し、CPUを動作させるとともに、この
信号が”HLレベルの時aみ送信を許可し、また受信回
路にバイアス電流を印加して、受信可能とする構成とし
たので、実際にICカードがセンサと完全に通信可能距
離まで接近しないとXCカードに電流を消費しないし、
通信も行なわない。
ドとコンデンサ抵抗より成る平滑回路及びシュミットト
リガ回路によりS成されコイルに連続的に所定以上の入
力信号が印加されると検知回路の出力は“L# からl
′H“に立ち上がる。この立ち上がりでトリガをかけI
Cカートヲ起動し、CPUを動作させるとともに、この
信号が”HLレベルの時aみ送信を許可し、また受信回
路にバイアス電流を印加して、受信可能とする構成とし
たので、実際にICカードがセンサと完全に通信可能距
離まで接近しないとXCカードに電流を消費しないし、
通信も行なわない。
また、′H“から′L“への立ち下がりを検知した場合
、割り込み信号を発生しCPUの処理を割り込みルーチ
ンへ移し、所定時間内に6■“に戻らなければエラー処
理ルーチンへ移行するようにしたので、通信中に、通信
可能距離から遠ざかったり、障害物で通信が阻害され九
場合にも誤ったデータを書き込むことなく1通信データ
の信頼性が著しるしく向上する。
、割り込み信号を発生しCPUの処理を割り込みルーチ
ンへ移し、所定時間内に6■“に戻らなければエラー処
理ルーチンへ移行するようにしたので、通信中に、通信
可能距離から遠ざかったり、障害物で通信が阻害され九
場合にも誤ったデータを書き込むことなく1通信データ
の信頼性が著しるしく向上する。
以下、この発明の一実施例を図について説明する。
第1図にこの発明の一実施例でるる非接触ICカードの
構成を示すブロック図であり、検知回路lO以外は前記
従来のものとほぼ同じである。異なる点は検知回路10
の出力1−cのトリガ信号により、CPU1i内の発振
回路が発掘全開始しCPU11が動作を始める。
構成を示すブロック図であり、検知回路lO以外は前記
従来のものとほぼ同じである。異なる点は検知回路10
の出力1−cのトリガ信号により、CPU1i内の発振
回路が発掘全開始しCPU11が動作を始める。
また、検知回路lOの出力1−aがバス18に接続され
ており、(!PUIIが所定番地(検知回路レジスタの
番地)を読むことにより読み出し可能となっている。さ
らに、検知回路10の出力1−(lのバイアス印加信号
が受信回路20に入っており、この信号によって受信回
路sOのバイアス電流が制御される。また、検知回路出
力1−bの割り込み信号が(1!PUIIに入っており
、この信号に制御されてCpH1rllは処理を割り込
みルーチンに移す。
ており、(!PUIIが所定番地(検知回路レジスタの
番地)を読むことにより読み出し可能となっている。さ
らに、検知回路10の出力1−(lのバイアス印加信号
が受信回路20に入っており、この信号によって受信回
路sOのバイアス電流が制御される。また、検知回路出
力1−bの割り込み信号が(1!PUIIに入っており
、この信号に制御されてCpH1rllは処理を割り込
みルーチンに移す。
次に検知回路10の詳細t−第8図な−し第4図を用い
て説明する。第2図は第1図の検知回路10の−*施例
を示す回路図である。図において、jll、22riそ
れぞれコイルとコンデンサで、LO共振回路を構成して
いる。この共振周波数はデータ送受信アンテナ16と異
なるものとする。センサより入力される電波はこのLC
共振回路を振幼させこれをダイオード!8で半波整流し
、コンデンサ84で平滑して信号線ムの電位が上昇して
いくのであるが、この時、抵抗!l5VCiれる電流で
電力が消費されるので、LO共振回路に連続で所定レベ
ル以上の入力端子がなければ、A点の電位にシュミット
回路g6のスレッショルド電圧を越えないので出力Bは
ゝゝL“のままである。逆に、連続して所定レベル以上
の入力があれば、A点のスレッショルド値を越えて出力
BはH“となる。つまり、センサから常に所定レベル以
上の入力があれば出力Bは1H#であり、所定レベル以
下になるとゝゝL //になる。また、このレベルは抵
抗25及びシュミットトリガB6のスレッショルド電圧
で調整できる。出力Bより1−a−1−cの側脚信号を
得る。
て説明する。第2図は第1図の検知回路10の−*施例
を示す回路図である。図において、jll、22riそ
れぞれコイルとコンデンサで、LO共振回路を構成して
いる。この共振周波数はデータ送受信アンテナ16と異
なるものとする。センサより入力される電波はこのLC
共振回路を振幼させこれをダイオード!8で半波整流し
、コンデンサ84で平滑して信号線ムの電位が上昇して
いくのであるが、この時、抵抗!l5VCiれる電流で
電力が消費されるので、LO共振回路に連続で所定レベ
ル以上の入力端子がなければ、A点の電位にシュミット
回路g6のスレッショルド電圧を越えないので出力Bは
ゝゝL“のままである。逆に、連続して所定レベル以上
の入力があれば、A点のスレッショルド値を越えて出力
BはH“となる。つまり、センサから常に所定レベル以
上の入力があれば出力Bは1H#であり、所定レベル以
下になるとゝゝL //になる。また、このレベルは抵
抗25及びシュミットトリガB6のスレッショルド電圧
で調整できる。出力Bより1−a−1−cの側脚信号を
得る。
i−aのバイアス印加信号は出力Bそのままでこの信号
により受信回路のバイアスtiを印加し、受信可能とす
る。信号1−aは検出回路レジスタ28の出力でありバ
ス18に接続される。
により受信回路のバイアスtiを印加し、受信可能とす
る。信号1−aは検出回路レジスタ28の出力でありバ
ス18に接続される。
検出回路B 8[1ビツトのリードオンリーのレジスタ
でCPUIIが所定の番地を読むとバス18に出力Bの
値を出力する。トリガ信号l・CはC!PUI l内の
発振回路の発振を開始させる信号で、最初の出力Bの立
ち上がりで、トリガ回路s’tは出力を6■“に立ち上
げる。またl・CはCPUI lからの発振停止信号2
・aVcよってクリアされる。トリガ回路s7の構成を
第3図に示す。また第8図における1号1−k)Fi割
り込み信号であり、出力Bの立ち下がりを立ち下がり検
出回路29により検出すると、CPU11の内部クロッ
クのlパル7分の長さでnH“七出力する。これにより
入力レベルの低下を検知して、CPUの処理t−、II
J り込みルーチンに移す。
でCPUIIが所定の番地を読むとバス18に出力Bの
値を出力する。トリガ信号l・CはC!PUI l内の
発振回路の発振を開始させる信号で、最初の出力Bの立
ち上がりで、トリガ回路s’tは出力を6■“に立ち上
げる。またl・CはCPUI lからの発振停止信号2
・aVcよってクリアされる。トリガ回路s7の構成を
第3図に示す。また第8図における1号1−k)Fi割
り込み信号であり、出力Bの立ち下がりを立ち下がり検
出回路29により検出すると、CPU11の内部クロッ
クのlパル7分の長さでnH“七出力する。これにより
入力レベルの低下を検知して、CPUの処理t−、II
J り込みルーチンに移す。
第4図に立ち下がり検出回路89の構成含水す。
以上がハードウェアの構成である。
次にICカードの前作シーケンスについて第5図の70
−チヤートヲ用いて説明する。
−チヤートヲ用いて説明する。
ステップ41で検知回路10に所定レベル以上の入力が
あれば、トリガ信号1−cが立ち上がりステップ48で
発振を開始する。この後cpUllが前作を始め、ステ
ップ48のデータ通信及びデータ処理ルーチンに入る。
あれば、トリガ信号1−cが立ち上がりステップ48で
発振を開始する。この後cpUllが前作を始め、ステ
ップ48のデータ通信及びデータ処理ルーチンに入る。
この時検出コイル21への入力が所定レベル以上連続し
てあれば、正常にステップ48のルーチンを終了し、ス
テップ44で発損金停止し終了するが、途中で入力レベ
ルが低下した場合は割り込みルーチン(ステップ45)
へ処理を移す。ステップ45の割り込みルーチンでは所
定回数ステップ47で検出回路レジスタ読み出して、ス
テップ48で出力がSS H“に戻りたかどうかaii
ia!t、。
てあれば、正常にステップ48のルーチンを終了し、ス
テップ44で発損金停止し終了するが、途中で入力レベ
ルが低下した場合は割り込みルーチン(ステップ45)
へ処理を移す。ステップ45の割り込みルーチンでは所
定回数ステップ47で検出回路レジスタ読み出して、ス
テップ48で出力がSS H“に戻りたかどうかaii
ia!t、。
′H“にもどった場合はステップ49IC進み、もとの
データ通信、処理ルーチンへ復帰し処理を続けるが、所
定回数繰り返しても戻らない場合はステップ46で分岐
してステップ51のエラー処理ルーチンに移り、ICカ
ード内のデータ4゜ を通信開始前の状態に初期化して、さらにエラーステー
タスをセットした後、ステップ44で発振を停止して終
了する。
データ通信、処理ルーチンへ復帰し処理を続けるが、所
定回数繰り返しても戻らない場合はステップ46で分岐
してステップ51のエラー処理ルーチンに移り、ICカ
ード内のデータ4゜ を通信開始前の状態に初期化して、さらにエラーステー
タスをセットした後、ステップ44で発振を停止して終
了する。
以上がICカードの動作である。
以上のようにこの発明によれば、ICカードに入力レベ
ルを検知する検知回路を設け、さらに入力レベルを敵視
して外部機器と通信を許可または索出する手段を設けた
ので、ICカードと外部機器の通信が優91.VC行う
ことが出来、データの信頼性が著しるしく向上するとい
う効果がある。
ルを検知する検知回路を設け、さらに入力レベルを敵視
して外部機器と通信を許可または索出する手段を設けた
ので、ICカードと外部機器の通信が優91.VC行う
ことが出来、データの信頼性が著しるしく向上するとい
う効果がある。
第1図はこの発明の一実施例である非接触ICカードの
ege、?示すブロック図、第S図は、第1図の検知回
路1Gの回路図、第8図は第8図のトリガ回路87の回
路図、第4図は第8図の立ち下がり検出回路29の回路
図、第5図はK1図の非接触ICカードの動作シーケン
スを示すフローチャート、第6図に従来のICカードの
構成を示すブロック図である。 図において、10は検知回路、11はCPU16はアン
テナ、17は電池、21はコイルgg、 24 はコン
デンサ、28はダイオード、25Vi抵抗、26はシュ
ミントトリガLclill路、27はトリガ回路、28
は検出回路レジスタ、29は立ち下がり検出回路% 8
1.85.86はフリップ70ング、8sはインバータ
、38dNANDゲートを示す。 なお、図中、(ロ)−符号は同一 または相当部分を示
す。
ege、?示すブロック図、第S図は、第1図の検知回
路1Gの回路図、第8図は第8図のトリガ回路87の回
路図、第4図は第8図の立ち下がり検出回路29の回路
図、第5図はK1図の非接触ICカードの動作シーケン
スを示すフローチャート、第6図に従来のICカードの
構成を示すブロック図である。 図において、10は検知回路、11はCPU16はアン
テナ、17は電池、21はコイルgg、 24 はコン
デンサ、28はダイオード、25Vi抵抗、26はシュ
ミントトリガLclill路、27はトリガ回路、28
は検出回路レジスタ、29は立ち下がり検出回路% 8
1.85.86はフリップ70ング、8sはインバータ
、38dNANDゲートを示す。 なお、図中、(ロ)−符号は同一 または相当部分を示
す。
Claims (1)
- 電池を内蔵し電波を媒体として外部機器と通信を行う
データ処理手段及び記憶手段を備えたICカードにおい
て、前記外部機器からの入力電波が適正なレベルにある
ことを検知する検知回路を有し、この検知回路の出力に
より、前記ICカードのデータ処理手段を起動するとと
もに、受信回路のバイアス電流を印加または阻止するこ
とによつて受信を許可または禁止する手段を備え、前記
データ処理手段起動後に前記検知回路が前記入力信号の
低下を検出した場合、所定のエラー処理を行うことを特
徴とする非接触ICカード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2154611A JPH0447389A (ja) | 1990-06-12 | 1990-06-12 | 非接触icカード |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2154611A JPH0447389A (ja) | 1990-06-12 | 1990-06-12 | 非接触icカード |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0447389A true JPH0447389A (ja) | 1992-02-17 |
Family
ID=15587971
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2154611A Pending JPH0447389A (ja) | 1990-06-12 | 1990-06-12 | 非接触icカード |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0447389A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0863557A (ja) * | 1994-08-02 | 1996-03-08 | At & T Corp | データカード用携帯型エンクロージャ |
US5698837A (en) * | 1994-10-28 | 1997-12-16 | Mitsubishi Denki Kabushiki Kaisha | Method and system for identifying and communicating with a plurality of contactless IC cards |
US6223990B1 (en) * | 1995-06-16 | 2001-05-01 | Rohm Co., Ltd. | Communication system including a dual passive antenna configuration |
-
1990
- 1990-06-12 JP JP2154611A patent/JPH0447389A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0863557A (ja) * | 1994-08-02 | 1996-03-08 | At & T Corp | データカード用携帯型エンクロージャ |
US5698837A (en) * | 1994-10-28 | 1997-12-16 | Mitsubishi Denki Kabushiki Kaisha | Method and system for identifying and communicating with a plurality of contactless IC cards |
US6223990B1 (en) * | 1995-06-16 | 2001-05-01 | Rohm Co., Ltd. | Communication system including a dual passive antenna configuration |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8203429B2 (en) | Switched capacitance method for the detection of, and subsequent communication with a wireless transponder device using a single antenna | |
TW564594B (en) | Power-on reset circuit and IC device | |
JP4238265B2 (ja) | 半導体集積回路、及びこれを搭載した非接触型情報システム | |
US8693956B2 (en) | Resistive evaluation of the coupling factor of an electromagnetic transponder | |
TW496048B (en) | Contactless IC card for preventing incorrect data recovery in demodulation of an amplitude-modulated carrier wave | |
JPH1166248A (ja) | 非接触型icカード | |
US9218518B2 (en) | Method of operating contactless IC card reader, detection circuit of contactless IC card reader, contactless IC card reader and card system including the same | |
US10204243B2 (en) | Card reader and method of operating the same | |
JPH03262090A (ja) | マイクロコンピュータ及びこれを用いた非接触icカード | |
JP2002064402A (ja) | 非接触応答装置 | |
JPH03130887A (ja) | マイクロコンピュータ及びこれを用いた非接触icカード | |
JPH11110501A (ja) | 非接触icカードシステムとその伝送電力制御方法 | |
JP3929761B2 (ja) | 半導体装置の動作制御方法、半導体装置動作制御プログラム、半導体装置動作制御プログラムを記録した記録媒体、半導体装置、およびicカード | |
JPH0447389A (ja) | 非接触icカード | |
CN111753563B (zh) | 无源型rfid标签以及rfid*** | |
JP2004206409A (ja) | 非接触式icカード | |
US20100064152A1 (en) | Ic chip, information processing device, information processing system, and programs | |
JP2005173862A (ja) | 非接触式icカード | |
JP3568772B2 (ja) | 非接触データ送受信装置 | |
CN113013995A (zh) | 功率供给管理方法 | |
JP2018124771A (ja) | 検出装置 | |
JP3202588B2 (ja) | 非接触データ送受信方法およびその装置 | |
JP3205260B2 (ja) | 非接触データ送受信方法およびその装置 | |
JP2003008481A (ja) | Idタグシステム,idタグリーダ及びidタグ | |
JP2003023366A (ja) | データキャリア |