JPH0445300Y2 - - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は過電流検出回路を内蔵した負荷制御を
行うための出力回路に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to an output circuit for controlling a load that includes an overcurrent detection circuit.

〔従来の技術〕[Conventional technology]

従来におけるこの種の出力回路を第４図と共に
説明する。 A conventional output circuit of this type will be explained with reference to FIG.

Ｌは負荷、Q₁は該負荷Ｌへの通電を制御する
出力トランジスタ、１は該出力トランジスタQ₁
に流れる電流を検出する過電流検出回路、Q₂は
前記出力トランジスタQ₁の通電を制御する第１
の制御用トランジスタ、Q₃は該制御トランジス
タQ₂の通電を制御する第２の制御用トランジス
タ、Q₄は前記トランジスタQ₁，Q₂をオン・オフ
制御するスイツチングトランジスタ、R₁はスイ
ツチングトランジスタQ₃のエミツタに接続され
た電流制限用抵抗である。なお、スイツチングト
ランジスタQ₄のベースにはスイツチングパルス
が入力されるものである。 L is a load, Q ₁ is an output transistor that controls current to the load L, 1 is the output transistor Q _1
Q2 is a first overcurrent detection circuit that controls current flowing through the output transistor _Q1 .
, Q ₃ is a second control transistor that controls energization of the control transistor Q ₂ , Q ₄ is a switching transistor that controls on/off of the transistors Q ₁ and Q ₂ , and R ₁ is a switching transistor. This is a current limiting resistor connected to the emitter of transistor _Q3 . Note that a switching pulse is input to the base of the switching transistor _Q4 .

而して、前記回路に基づいて動作を説明する
に、今、抵抗R₁によつて制限された電流がトラ
ンジスタQ₃のベースに流れると、該トランジス
タQ₃はオン状態となる。ここで、トランジスタ
Q₄のベースに流れるスイツチングパルスが負パ
ルスであると、該トランジスタQ₄はオフ状態と
なるので、前記トランジスタQ₃のコレクタ電流
がトランジスタQ₂のベースに流れ、該トランジ
スタQ₂はオン状態となる。従つて、トランジス
タQ₁がオン状態となつて負荷Ｌに通電が行われ
る。 Now, to explain the operation based on the circuit described above, when a current limited by the resistor _R1 flows to the base of the transistor _Q3 , the transistor _Q3 is turned on. Here, the transistor
When the switching pulse flowing to the base of Q ₄ is a negative pulse, the transistor Q ₄ is turned off, so the collector current of the transistor Q ₃ flows to the base of the transistor Q ₂ , and the transistor Q ₂ is turned on. becomes. Therefore, the transistor _Q1 is turned on and the load L is energized.

また、前記状態においてトランジスタQ₄がス
イツチングパルスの正パルスによりオン状態にな
ると、トランジスタQ₂のベースへ電流が流れな
くなるので、該トランジスタQ₂，Q₁はオフ状態
となる。従つて、負荷Ｌへの通電は遮断されるも
のである。 Furthermore, in the above state, when the transistor Q ₄ is turned on by the positive switching pulse, current no longer flows to the base of the transistor Q ₂ , so the transistors Q ₂ and Q ₁ are turned off. Therefore, the power supply to the load L is cut off.

そして、前記した如くトランジスタQ₄がオン
状態からオフ状態となり、出力トランジスタQ₁
がオフかオンに切換わり負荷Ｌに通電される時に
過電流が流れると、これを過電流検出回路１が検
出して過電流検出出力を送出し、出力トランジス
タQ₁の保護を行うようにしている。 Then, as described above, the transistor Q ₄ changes from the on state to the off state, and the output transistor Q ₁
If an overcurrent flows when the switch is turned off or on and the load L is energized, the overcurrent detection circuit 1 detects this and sends out an overcurrent detection output to protect the output transistor _Q1 . There is.

〔考案が解決しようとする問題点〕[Problem that the invention attempts to solve]

ところで、前記した従来例における出力回路に
あつて、過電流保護回路を内臓するに当たつて第
５図に示すように、容量成分を持つ負荷Ｌを駆動
する時にラツシユ電流が流れ、過電流保護回路が
誤動作してしまい、過電流検出回路の検出レベル
を通常の過電流検出回路の動作レベルより高いレ
ベルに設定しなければならず、また、ラツシユ電
流により出力トランジスタQ₁が劣下および破壊
する等の問題があつた。 By the way, when the output circuit in the conventional example described above has an overcurrent protection circuit built-in, a rush current flows when driving a load L having a capacitive component, and the overcurrent protection The circuit malfunctions, and the detection level of the overcurrent detection circuit must be set to a higher level than the normal operating level of the overcurrent detection circuit, and the output transistor _Q1 is degraded and destroyed by the rush current. There were other problems.

〔考案の目的〕[Purpose of the invention]

本考案は前記した問題点を解決せんとするもの
で、ラツシユ電流による過電流検出回路の誤動作
を防止でき、検出レベルを最適値に設定すること
ができて出力トランジスタの劣下および破壊を防
止し得る出力回路を提供することを目的とするも
のである。 The present invention aims to solve the above-mentioned problems, and can prevent malfunction of the overcurrent detection circuit due to rush current, and can set the detection level to an optimal value, thereby preventing deterioration and destruction of the output transistor. The purpose of this invention is to provide an output circuit that obtains the following results.

〔考案の概要〕[Summary of the idea]

本考案は前記した目的を達成せんとするもの
で、その要旨とするところは、負荷を駆動する出
力トランジスタと、該出力トランジスタに流れる
出力電流を検出する過電流検出回路と、前記出力
トランジスタを時定数回路を有する制御手段によ
つて制御したことを要旨とするものである。 The present invention aims to achieve the above-mentioned object, and its gist is to provide an output transistor that drives a load, an overcurrent detection circuit that detects an output current flowing through the output transistor, and an overcurrent detection circuit that detects an output current flowing through the output transistor. The gist is that the control is performed by a control means having a constant circuit.

〔考案の実施例〕[Example of idea]

以下、本考案の一実施例を第１図、第２図と共
に説明する。なお、前記した第４図に示す符号と
同一符号は同一部品を示し、その説明は省略す
る。 An embodiment of the present invention will be described below with reference to FIGS. 1 and 2. Note that the same reference numerals as those shown in FIG. 4 described above indicate the same parts, and the explanation thereof will be omitted.

第１図は本考案の概略を示すブロツク図にし
て、出力トランジスタQ₁をオン状態にする時定
数回路を含むスイツチング手段２を接続し、該出
力トランジスタQ₁を急激にオン状態としないよ
うにし、これによりラツシユ電流が出力トランジ
スタQ₁に流れないようにしたものである。 FIG. 1 is a block diagram showing the outline of the present invention, in which a switching means 2 including a time constant circuit for turning on the output transistor _Q1 is connected to prevent the output transistor _Q1 from turning on suddenly. This prevents the rush current from flowing to the output transistor _Q1 .

次ぎに、具体的な回路を第２図と共に説明する
に、Ｃはスイツチング用トランジスタQ₄のベー
ス・コレクタ間に接続されたコンデンサ、３は該
コンデンサＣに充電された電荷を放電されて出力
トランジスタQ₄をオフさせるための電流源、Q₅
は出力トランジスタQ₄を制御するためのトラン
ジスタ、Q₆は該トランジスタQ₅のスイツチング
用トランジスタ、R₂はプルアツプ抵抗、R₃は電
流制限用抵抗である。 Next, a specific circuit will be explained with reference to FIG. 2. C is a capacitor connected between the base and collector of the switching transistor _Q4 , and 3 is an output transistor after the charge stored in the capacitor C is discharged. Current source to turn off _Q4 , _Q5
is a transistor for controlling the output transistor _Q4 , _Q6 is a switching transistor for the transistor _Q5 , _R2 is a pull-up resistor, and _R3 is a current limiting resistor.

而して、前記回路構成に基づいて動作を説明す
るに、今、スイツチングパルスの負の出力がトラ
ンジスタQ₆のベースに入力されると、該トラン
ジスタQ₆はオフ状態となりトランジスタQ₅もオ
フ状態となる。これにより、電流源３によつてト
ランジスタQ₄のベースはローレベルとなるので、
該トランジスタQ₄はオフ状態となつて、トラン
ジスタQ₃，Q₂，Q₁はオン状態となる。従つて、
負荷Ｌに通電が行われ動作する。 Now, to explain the operation based on the above circuit configuration, when the negative output of the switching pulse is input to the base of the transistor _Q6 , the transistor _Q6 is turned off and the transistor _Q5 is also turned off. state. As a result, the base of transistor _Q4 becomes low level due to current source 3, so
The transistor Q ₄ is turned off, and the transistors Q ₃ , Q ₂ , and Q ₁ are turned on. Therefore,
The load L is energized and operates.

次ぎに、スイツチングパルスの正の出力がトラ
ンジスタQ₆のベースに入力されると、該トラン
ジスタQ₆はオン状態となりトランジスタQ₅もオ
ン状態となる。この時、抵抗R₂によつて制限さ
れるトランジスタQ₅のコレクタ電流を電流源３
の電流ｉに比べ充分大きく設定すると、トランジ
スタQ₄は瞬時にオン状態となり、トランジスタ
Q₃，Q₂，Q₁はオフ状態となる。 Next, when the positive output of the switching pulse is input to the base of the transistor _Q6 , the transistor _Q6 is turned on and the transistor _Q5 is also turned on. At this time, the collector current of the transistor Q ₅ limited by the resistor R ₂ is controlled by the current source 3.
If the current i is set to be sufficiently large compared to the current i, transistor _Q4 will turn on instantly and
Q ₃ , Q ₂ , and Q ₁ are in the off state.

さらに、再びスイツチングパルスが負の出力に
なると（第３図ｃ）、トランジスタQ₆，Q₅がオフ
状態となつて、電流源３によつてコンデンサＣか
らの放電が開始され、トランジスタQ₄は徐々に
オフ状態となる（第３図ｄ）。これと同時に、ト
ランジスタQ₃，Q₂，Q₁は徐々にオン状態となる。
ここで、トランジスタQ₄が徐々にオフし始め完
全にオフ状態となるまでの時間を△ｔとし、この
時のトランジスタQ₄のコレクタ電圧の変化分を
約Vccとすると、△ｔは、 △ｔ＝Vcc×Ｃ／ｉ で与えられる。なお、ＣはコンデンサＣの容量で
ある。 Furthermore, when the switching pulse becomes a negative output again (FIG. 3c), transistors Q ₆ and Q ₅ are turned off, current source 3 starts discharging from capacitor C, and transistor Q ₄ gradually turns off (Fig. 3d). At the same time, transistors Q ₃ , Q ₂ , and Q ₁ gradually turn on.
Here, if △t is the time it takes for transistor Q ₄ to gradually turn off and become completely off, and the amount of change in the collector voltage of transistor Q ₄ at this time is approximately Vcc, then △t is △t =Vcc×C/i. Note that C is the capacitance of the capacitor C.

トランジスタQ₁の出力電流はトランジスタQ₁，
Q₂が徐々にオン状態となるに従つて増大し△ｔ
後に安定するため、負荷Ｌの駆動時に低インピー
ダンスとなる容量性負荷に対してラツシユ電流を
防止する。また、容量性の大きな負荷Ｌに対して
は、△ｔを充分大きく設定する必要が有るが前記
した式に示すように、過度な容量のコンデンサＣ
を用いて電流源電流ｉを充分小さくすることで大
きな△ｔを得ることができる。そして、このよう
にすることで、IC化回路としても応用が可能と
なるものである。 The output current of transistor Q _{1 is}
As Q ₂ gradually turns on, it increases and △t
Since it stabilizes later, rush current is prevented for the capacitive load which becomes low impedance when the load L is driven. In addition, for a large capacitive load L, it is necessary to set Δt sufficiently large, but as shown in the above formula, the excessive capacitance of the capacitor C
A large Δt can be obtained by making the current source current i sufficiently small using . By doing so, it can also be applied as an IC circuit.

〔考案の効果〕[Effect of idea]

本考案は前記したように、過電流検出回路を内
臓した出力回路にラツシユ電流を制限する時定数
回路を接続したことにより、ラツシユ電流による
過電流保護回路の誤動作を防止できてラツシユ電
流による出力トランジスタの劣下および破壊を防
止でき、しかも検出レベルを最適値に設定できる
他、IC化設計が容易な回路であることから応用
範囲を広くできる等の効果を有するものである。 As mentioned above, the present invention connects a time constant circuit that limits the rush current to the output circuit that incorporates the overcurrent detection circuit, thereby preventing the overcurrent protection circuit from malfunctioning due to the rush current. In addition to being able to prevent deterioration and destruction of the sensor and setting the detection level to an optimal value, this circuit also has the advantage of widening the range of applications because it is a circuit that can be easily designed as an IC.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本考案に係る出力回路の概念図を示す
ブロツク図、第２図は同上の具体的な回路図、第
３図は同上の回路におけるタイミングチヤート
図、第４図は従来の一例を示す回路図、第５図は
同上の回路におけるタイミングチヤート図であ
る。 １……過電流検出回路、３……電流源、Ｌ……
負荷、Q₁は出力トランジスタ、Q₂〜Q₆……トラ
ンジスタ、R₁〜R₃……抵抗、Ｃ……コンデンサ。 Fig. 1 is a block diagram showing a conceptual diagram of an output circuit according to the present invention, Fig. 2 is a specific circuit diagram of the same, Fig. 3 is a timing chart of the same circuit, and Fig. 4 is a conventional example. The circuit diagram shown in FIG. 5 is a timing chart in the same circuit. 1...Overcurrent detection circuit, 3...Current source, L...
The load, _Q1 is an output transistor, _Q2 to _Q6 ...transistors, _R1 to _R3 ...resistors, and C...capacitors.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 負荷を駆動する出力トランジスタと、該出力ト
ランジスタに流れる出力電流を検出する過電流検
出回路と、前記出力トランジスタを制御する制御
用トランジスタと、該制御用トランジスタのベー
ス・コレクタ間に接続されたコンデンサと、前記
制御用トランジスタのベースに接続された電流源
とを備えたことを特徴とする出力回路。 An output transistor that drives a load, an overcurrent detection circuit that detects an output current flowing through the output transistor, a control transistor that controls the output transistor, and a capacitor connected between the base and collector of the control transistor. , and a current source connected to the base of the control transistor.