JPH0443448B2

JPH0443448B2 -

Info

Publication number: JPH0443448B2
Application number: JP59233827A
Authority: JP
Inventors: Yasutsune Yoshida
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1984-11-06
Filing date: 1984-11-06
Publication date: 1992-07-16
Also published as: JPS61112431A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はDA変換装置に関し、特に2ⁿ個と異る
個数のレベルをとる多値信号を出力するDA変換
装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a DA conversion device, and particularly to a DA conversion device that outputs a multi-level signal having a number of levels different from 2 ⁿ .

〔従来の技術〕[Conventional technology]

従来のDA変換装置は、ｎ桁の２進符号である
信号D_o-1，D_o-2……D₁，D₀を入力し、たがいに
等間隔の2ⁿ個のレベルをとる多値信号Ｐを数値
D_o-1・2^n-1＋D_o-2・2^n-2＋……＋D₁・2′＋D₀・2⁰
の大小関係と同一のまたは逆の大小関係で出力す
る。DA変換装置の応用において、2ⁿ個と異る個
数のレベルをとる多値信号を出力するDA変換装
置が出現すれば有用であることがある。ところ
が、従来のDA変換装置は2ⁿ個と異る個数のレベ
ルをとる多値信号を出力できないという欠点があ
る。 Conventional DA converters input signals D _o-1 , D _o-2 ... D ₁ , D ₀ , which are n-digit binary codes, and convert them into multivalued signals that take 2 ⁿ levels equally spaced from each other. Signal P as a numerical value
D _o-1・2 ^n-1 +D _o-2・2 ^n-2 +……+D ₁・2′+D ₀・2 ⁰
Output with the same or opposite magnitude relationship. In the application of a DA converter, it may be useful if a DA converter that outputs a multilevel signal having a number of levels different from 2 ⁿ appears. However, the conventional DA converter has a drawback in that it cannot output a multi-level signal having a number of levels different from ²ⁿ .

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

本発明が解決しようとする問題点、いいかえれ
ば本発明の目的は上記の欠点を解決して、2ⁿ個と
異る個数のレベルをとる多値信号を出力するDA
変換装置を提供することにある。 The problem to be solved by the present invention, or in other words, the purpose of the present invention is to solve the above-mentioned drawbacks and to output a multi-level signal having a number of levels different from ²ⁿ .
The purpose of the present invention is to provide a conversion device.

〔問題点を解決するための手段〕[Means for solving problems]

本発明のDA変換装置は、１〜ｎ列目（ただ
し、ｎ＝３，４，……、１列目は最上位ビツト、
ｎ列目は最下位ビツトである）のデータ信号を受
けて多値信号を出力するDA変換装置において、
ｉ列目（ただし、ｉは２，３，……，ｎ−１のう
ち少なくとも１つの値をとる）と（ｉ＋１）列目
とに対応する１組以上の同位ビツトの入力を有す
るDA変換回路と、前記ｉ列目と前記（ｉ＋１）
列目とのデータ信号を受けて前記（ｉ＋１）列目
のデータ信号によつて前記ｉ列目のデータ信号を
逆相あるいは正相に変換して出力する符号変換回
路とを含み、前記DA変換回路が前記符号変換回
路の出力を（ｉ＋１）列目のデータとして受ける
とともに他の入力データ列として前記（ｉ＋１）
列目を除く前記１〜ｎ列目のデータ列を受けて
（2²−α）値（ただし、αは２，４，６，……）
の多値信号を出力する。 The DA conversion device of the present invention has the first to nth columns (where n=3, 4,..., the first column is the most significant bit,
In a DA conversion device that receives a data signal (the nth column is the least significant bit) and outputs a multi-level signal,
A DA conversion circuit having inputs of one or more sets of identical bits corresponding to the i-th column (where i takes at least one value from 2, 3, ..., n-1) and the (i+1)-th column and the i-th column and the (i+1)
a code conversion circuit that receives the data signal of the column (i+1) and converts the data signal of the i column into a negative phase or positive phase and outputs the data signal of the (i+1) column; A circuit receives the output of the code conversion circuit as the (i+1)th column data, and also receives the (i+1) data as another input data string.
Receiving the data strings from the 1st to nth columns excluding column 2, calculate the (2 ² - α) value (where α is 2, 4, 6, ...)
Outputs a multilevel signal.

〔実施例〕〔Example〕

以下実施例を示す図面を参照して本発明につい
て詳細に説明する。 The present invention will be described in detail below with reference to drawings showing embodiments.

第１図は本発明のDA変換装置の第一の実施例
を示すブロツク図である。 FIG. 1 is a block diagram showing a first embodiment of the DA conversion device of the present invention.

第１図に示す実施例は、DA変換回路１１と、
NOT回路１１１と、排他的論理和回路（以下、
EX−OR回路とよぶ）１２１とから構成される。
回路１１は、信号D₂，D₁，D₁′，D₀を入力して
値ｋ〔（−１）^D２・2²＋（−１）^D１・2′＋（−１）^D
1′・2′＋（−１）^D０・2⁰〕を有する多値信号P₁を出
力するように構成されている。ただしD₂，D₁，
D₁′，D₀はそれぞれ値“１”または“０”をと
り、ｋは定数である。したがつて第１図に示す
DA変換装置は、信号D₂，D₁，D₁′，E₀を入力し
て値ｋ〔（−１）^D２・2²＋（−１）^D１・2′＋（−１
）^D
1′・2′＋（−１）^(D1′^E0)・2⁰〕を有する多値信号
P₁
を出力する。ただしE₀は値“１”または“０”
をとり、Ｄ ₁′はD₁の符号反転値を、は排他的
論理和演算を表す。 The embodiment shown in FIG. 1 includes a DA conversion circuit 11,
NOT circuit 111 and exclusive OR circuit (hereinafter referred to as
(referred to as EX-OR circuit) 121.
The circuit 11 inputs the signals D ₂ , D ₁ , D ₁ ', and D ₀ and calculates the value k [(-1) ^D 2 2 ² + (-1) ^D 1 2' + (-1) ^D
1′·2′+(−1) ^D ₀ ·2 ⁰ ]. However, D ₂ , D ₁ ,
D ₁ ′ and D ₀ each take the value “1” or “0”, and k is a constant. Therefore, as shown in Figure 1
The DA converter inputs the signals D ₂ , D ₁ , D ₁ ', E ₀ and converts the value k [(-1) ^D 2 2 ² + (-1) ^D 1 2' + (-1
) ^D
1′・2′+(−1) ^(D1 ′ ^E0)・2 ⁰ ]
_P1
Output. However, E ₀ has the value “1” or “0”
where D ₁ ' represents the sign-inverted value of D ₁ , and represents the exclusive OR operation.

第１図に示すDA変換装置の動作を説明する
と、信号E₀＝０の場合は、２進符号である信号
D₂，D₁，D₁′をＤ−Ａ変換して間隔が“2k”で
あり“−7k”〜“7k”の８（＝2³）個のレベルを
とる多値信号P₁を出力する。信号E₀＝１の場合
は、信号（D₂，D₁，D₁′）＝（000）のとき多値信
号P₁＝9k、信号（D₂，D₁，D₁′）＝（111）のとき
多値信号P₁＝−9kとなる。したがつて多値信号
P₁のレベル数は、信号E₀＝０とすると2³個とな
り、信号E₀＝１とすると信号E₀＝０の場合の2³個
のレベルの上と下に１個ずつが追加されるので全
体で（2³＋２）個のレベルが得られる。 To explain the operation of the DA converter shown in Fig. 1, when the signal E ₀ = 0, the signal is a binary code.
D-A converts D ₂ , D ₁ , D ₁ ' and outputs a multilevel signal P ₁ with an interval of "2k" and 8 (=2 ³ ) levels from "-7k" to "7k". do. In the case of signal E ₀ = 1, when signal (D ₂ , D ₁ , D ₁ ′) = (000), multilevel signal P ₁ = 9k, signal (D ₂ , D ₁ , D ₁ ′) = (111 ), the multilevel signal P ₁ =−9k. Therefore, the multilevel signal
The number of levels of P ₁ will be ²³ if the signal E ₀ = 0, and if the signal E ₀ = 1, one will be added above and below the ²³ levels when the signal E ₀ = 0. A total of (2 ³ + 2) levels are obtained.

第２図は本発明のDA変換装置の第二の実施例
を示すブロツク図である。 FIG. 2 is a block diagram showing a second embodiment of the DA conversion device of the present invention.

第２図に示す実施例は、DA変換回路２１と、
NOT回路２１２と、EX−OR回路２２２とから
構成される。DA変換回路２１は、信号D₂，D₂′，
D₁，D₀を入力して値ｋ〔（−１）^D２・2²＋（−１）^D
2′・2²＋（−１）^D１・2′＋（−１）^D０・2⁰〕を有す
る多値信号P₂を出力するように構成されている。
ただしD₂′は値“１”または“０”をとる。した
がつて第２図に示すDA変換装置は、信号D₂，
D₂′，E₁，D₀を入力して値ｋ〔（−１）^D２・2²＋
（−１）^D2′・2²＋（−１）^(D2′^E1)・2′＋（−１
）^D０・
2⁰〕を有する多値信号P₂を出力する。ただしE₁は
値“１”または“０”をとる。 The embodiment shown in FIG. 2 includes a DA conversion circuit 21,
It is composed of a NOT circuit 212 and an EX-OR circuit 222. The DA conversion circuit 21 receives signals D ₂ , D ₂ ′,
Enter D ₁ and D ₀ and enter the value k [(-1) ^D 2・2 ² + (-1) ^D
2′·2 ² +(−1) ^D 1·2′+(−1) ^D 0·2 ⁰ _] .
However, D ₂ ' takes the value "1" or "0". Therefore, the DA converter shown in _FIG .
Input D ₂ ′, E ₁ , D ₀ and set the value k [(-1) ^D 2・2 ² +
(-1) ^D 2′・2 ² +(-1) ^(D2 ′ ^E1)・2′+(-1
) ^D 0・
2 ⁰ ] _is output. However, _E1 takes the value "1" or "0".

第２図に示すDA変換装置の動作を説明する
と、信号E₁＝０の場合は、２進符号である信号
D₂，D₂′，D₀をＤ−Ａ変換して間隔が“2k”で
あり“−7k”〜“7k”の８（＝2³）個のレベルを
とる多値信号P₂を出力する。信号E₁＝１の場合
は、信号（D₂，D₂′，D₀）＝（000）のとき多値信
号P₁＝11k、信号（D₂，D₂′，D₀）＝（001）のと
き多値信号P₁＝9k、信号（D₂，D₂′，D₀）＝
（111）のとき多値信号P₁＝11k、信号（D₂，D₂，
D₀）＝（110）のとき多値信号P₁＝−9kとなる。し
たがつて多値信号P₂のレベル数は、信号E₁＝０
とすると2³個となり、信号E₁＝１とすると信号E₁
＝０の場合の2³個のレベルの上と下に２個ずつが
追加されるので全体で（2³＋４）個のレベルが得
られる。 To explain the operation of the DA converter shown in FIG. 2, when the signal E ₁ =0, the signal is a binary code.
D-A conversion is performed on D ₂ , D ₂ ′, and D ₀ to output a multilevel signal P ₂ with an interval of “2k” and 8 (=2 ³ ) levels from “-7k” to “7k”. do. In the case of signal E ₁ = 1, when signal (D ₂ , D ₂ ′, D ₀ ) = (000), multilevel signal P ₁ = 11k, signal (D ₂ , D ₂ ′, D ₀ ) = (001 ), multilevel signal P ₁ = 9k, signal (D ₂ , D ₂ ′, D ₀ ) =
(111), the multilevel signal P ₁ = 11k, the signal (D ₂ , D ₂ ,
When D ₀ )=(110), the multilevel signal P ₁ becomes −9k. Therefore, the number of levels of the multilevel signal P ₂ is as follows: signal E ₁ =0
Then, the number becomes 2 ³ , and if the signal E ₁ = 1, the signal E ₁
Two levels are added above and below the ²³ levels in the case of =0, resulting in a total of ( ²³ +4) levels.

第３図は本発明のDA変換装置の第三の実施例
を示すブロツク図である。 FIG. 3 is a block diagram showing a third embodiment of the DA conversion device of the present invention.

第３図に示す実施例は、DA変換回路３１と、
２個のNOT回路３１１，３１２と、２個のEX−
OR回路３２１，３２２とから構成される。回路
３１は、信号D₂，D₂′，D₁，D₁′，D₀を入力して
値ｋ〔（−１）^D２・2²＋（−１）^D2′・2²＋（−１）^D
１・2′＋（−１）^D１・2′＋（−１）^D０・2⁰〕を有す
る多値信号P₃を出力するように構成されている。
したがつて第３図に示すDA変換装置は、信号
D₂，D₂′，E₁，D₁′，E₀を入力して値ｋ〔（−１）^D
２・2²＋（−１）^D2′・2²＋（−１）^(D2′^E1)・2′
＋（−
１）^D1′・2′＋（−１）^(D′¹ ^E0)・2⁰〕を有する多
値信
号P₃を出力する。 The embodiment shown in FIG. 3 includes a DA conversion circuit 31,
Two NOT circuits 311, 312 and two EX-
It is composed of OR circuits 321 and 322. The circuit 31 inputs the signals D ₂ , D ₂ ′, D ₁ , D ₁ ′, D ₀ and calculates the value k [(-1) ^D 2 2 ² + (-1) ^D 2 2 ² + ( -1) ^D
1.2'+(-1) ^D 1.2'+(-1) ^D _0.2 ⁰ ].
Therefore, the DA converter shown in FIG.
Input D ₂ , D ₂ ′, E ₁ , D ₁ ′, E ₀ and set the value k [(-1) ^D
2・2 ² +(−1) ^D 2′・2 ² +(−1) ^(D2 ′ ^E1)・2′
+(-
1) A multilevel signal P ₃ having ^D 1′·2′+(−1) ^(D ′ ¹ ^E0) ·2 ⁰ ] is output.

第３図に示すDA変換装置の動作を説明する
と、信号（E₁，E₀）＝（00）の場合は、２進符号
である。信号D₂，D₂′，D₁′をＤ−Ａ変換して間
隔が“2k”であり、“−7k”〜“7k”の８（＝2³）
個のレベルをとる多値信号P₃を出力する。信号
（E₁，E₀）＝（01）の場合は、信号（D₂，D₂′，
D₁′）＝（000）のとき多値信号P₃＝9k、信号（D₂，
D₂′，D₁′）＝（111）のとき多値信号P₃＝−9kとな
る。信号（E₁，E₀）＝（10）の場合は、信号（D₂，
D₂′，D₂）＝（000）のとき多値信号P₃＝11k、信号
（D₂，D₂′，D₁′）＝（111）のとき多値信号P₃＝−
11kとなる。信号（E₁，E₀）＝（11）の場合は、信
号（D₂，D₂′，D₁′）＝（000）のとき多値信号P₃＝
13kとなり、信号（D₂，D₂′，D₁′）＝（111）のと
き多値信号P₃＝−13kとなる。したがつて多値信
号P₃のレベル数は、信号（E₁，E₀）＝（00）とす
ると2³個となり、信号（E₁，E₀）≠（00）とすると
信号（E₁，E₀）＝（100）の場合の2³個のレベルの
上と下に３個ずつが追加されるので全体で（2³＋
６）個のレベルが得られる。 To explain the operation of the DA converter shown in FIG. 3, when the signal (E ₁ , E ₀ )=(00), it is a binary code. The signals D ₂ , D ₂ ′, D ₁ ′ are DA converted and the interval is “2k”, and 8 (=2 ³ ) from “-7k” to “7k”
A multilevel signal _P3 having three levels is output. If the signal (E ₁ , E ₀ ) = (01), then the signal (D ₂ , D ₂ ′,
When D ₁ ′) = (000), multilevel signal P ₃ = 9k, signal (D ₂ ,
When D ₂ ′, D ₁ ′)=(111), the multilevel signal P ₃ becomes −9k. If the signal (E ₁ , E ₀ ) = (10), then the signal (D ₂ ,
When D ₂ ′, D ₂ ) = (000), the multi-value signal P ₃ = 11k; when the signal (D ₂ , D ₂ ′, D ₁ ′) = (111), the multi-value signal P ₃ = −
It will be 11k. When the signal (E ₁ , E ₀ ) = (11), when the signal (D ₂ , D ₂ ′, D ₁ ′) = (000), the multilevel signal P ₃ =
13k, and when the signal (D ₂ , D ₂ ′, D ₁ ′)=(111), the multilevel signal P ₃ becomes −13k. Therefore, the number of levels of the multilevel signal P ₃ is 23 if the signal (E ₁ , E ₀ ) = (00), and the number of levels of the multilevel signal P 3 is ²³ if the signal (E ₁ , E ₀ )≠( ₀₀ ). , E ₀ ) = (100), 3 pieces are added above and below the 2 ³ levels, so the total is (2 ³ +
6) Levels are obtained.

以上説明した第一〜第三の実施例を本発明の３
段のDA変換装置ということにする。 The first to third embodiments explained above are the third embodiments of the present invention.
Let's call it the DA conversion device.

本発明のｎ段のDA変換装置は、NOT回路１
１１およびEX−OR回路１２１とから構成され
る部分に相当する部分を最大（ｎ−１）組備える
ことができる。 The n-stage DA converter of the present invention has a NOT circuit 1
11 and EX-OR circuit 121 can be provided at maximum (n-1).

NOT回路１１１およびEX−OR回路１２１か
ら構成される部分に相当する部分を（ｎ−１）組
備える本発明のｎ段のDA変換装置は、信号
（E_o-2，E_o-3……E₁，E₀）＝（00……00）の場合、
ｎ桁の２進符号である信号D_o-1，D_o-1′……D₂′，
D₁′をDA変換して多値信号P_oを出力し、その信
号レベルの個数は2ⁿ個である。多値信号P_oのレベ
ルの最大個数は（2ⁿ⁺¹−２）個である。 The n-stage DA converter of the present invention, which includes (n-1) sets of parts corresponding to the parts constituted by the NOT circuit 111 and the EX-OR circuit 121, has a signal (E _o-2 , E _o-3 . . . If E ₁ , E ₀ ) = (00...00),
Signals D _o-1 , D _o-1 ′……D ₂ ′, which are n-digit binary codes,
D ₁ ' is subjected to DA conversion and a multilevel signal P _o is output, and the number of signal levels is 2 ⁿ . The maximum number of levels of the multilevel signal P _o is (2 ⁿ⁺¹ −2).

次に本発明のDA変換装置の具体的な応用の一
例について説明する。 Next, an example of a specific application of the DA conversion device of the present invention will be explained.

第４図は、円状256値直交振幅変調方式を用い
る変調器の一例を示すブロツク図であり、DA変
換部４は本発明のDA変換装置の第四の実施例で
ある。 FIG. 4 is a block diagram showing an example of a modulator using the circular 256-value orthogonal amplitude modulation method, and the DA converter 4 is a fourth embodiment of the DA converter of the present invention.

従来の256値直交振幅変調器は、それぞれが４
桁の２進符号であるｐ信号S₁₁，S₂₁，S₃₁，S₄₁・
ｑ信号S₁₂，S₂₂，S₃₂，S₄₂に所定の論理変換をし
た後、２個の従来の４段のDA変換回路でそれぞ
れＤ−Ａ変換してそれぞれが2⁴（＝16）個のレベ
ルをとる信号P₄・信号Q₄とし、同一周波数であ
りたがいに直交する二つの搬送波を、一方は信号
P₄で他方は信号Q₄で振幅変調し、合成して搬送
波帯信号とする。 Conventional 256-value quadrature amplitude modulators each have 4
p signals S ₁₁ , S ₂₁ , S ₃₁ , S ₄₁ , which are binary codes of digits;
After performing predetermined logic conversion on the q signals S ₁₂ , S ₂₂ , S ₃₂ , and S ₄₂ , two conventional 4-stage DA conversion circuits perform D-A conversion on each signal, resulting in ²⁴ (=16) signals. Let the signal P ₄ and the signal Q ₄ take the level of
P ₄ and the other signal Q ₄ are amplitude modulated and combined to form a carrier band signal.

第５図は、多値直交振幅変調方式の信号点の配
置を示す説明図であり、256値の場合について、
信号平面上の第一象限に位置する信号点を示して
いる。黒丸印および白丸印の合計64個の信号点は
上記のようにして作つた256個の信号点のうちの
１／４を示している。信号点群の最外側点が正方形
であるからこのような変調方式を正方状256値直
交振幅変調方式ということにする。 FIG. 5 is an explanatory diagram showing the arrangement of signal points of the multilevel orthogonal amplitude modulation method, and in the case of 256 values,
The signal points located in the first quadrant on the signal plane are shown. A total of 64 signal points indicated by black circles and white circles indicate 1/4 of the 256 signal points created as described above. Since the outermost point of the signal point group is a square, such a modulation method will be referred to as a square 256-value orthogonal amplitude modulation method.

多値直交振幅変調方式は、搬送波帯の専有周波
数幅の単位周波数当りの伝送情報量が大きく、無
線伝送において電波を有効に使用できるので、大
容量のデイジタル無線通信に用いられる。 The multilevel orthogonal amplitude modulation method is used for large-capacity digital wireless communication because the amount of information transmitted per unit frequency of the exclusive frequency width of the carrier band is large and radio waves can be used effectively in wireless transmission.

さて、変調された搬送波帯信号の振幅は信号平
面上の原点から信号点までの距離に比例するか
ら、正方状256値直交振幅変調方式においては、
振幅の最大値と最小値との比Ｒは√２×15²／√
２×1²＝15と大きな値となる。変調器から復調器
にいたる伝送路には振幅に依存する伝送歪があ
り、Ｒの値が大きいほどこの歪が大きい。 Now, since the amplitude of the modulated carrier band signal is proportional to the distance from the origin to the signal point on the signal plane, in the square 256-value orthogonal amplitude modulation method,
The ratio R between the maximum value and the minimum value of amplitude is √2×15 ² /√
2×1 ² =15, which is a large value. The transmission path from the modulator to the demodulator has transmission distortion that depends on the amplitude, and the larger the value of R, the greater this distortion.

第４図に示す変調器は、第５図の黒丸印および
三角印で信号点の一部が表される円状256値直交
振幅変調方式を用いる。すなわち、信号平面の第
第一象限においては、正方状256値直交振幅変調
方式の信号点の一部である信号点ａ，ｂ，ｃ，
ｄ，ｅ，ｆを信号点a′，b′，c′，d′，e′，f′に変
更
し、第二，三，四象限においても同様に変更して
信号点群の最外側点を円状にする。この信号点配
置においては、Ｒの値は√157であり正方状256値
直交振幅変調方式におけるＲの値の役0.84倍にな
つている。 The modulator shown in FIG. 4 uses a circular 256-value quadrature amplitude modulation system in which some signal points are represented by black circles and triangles in FIG. That is, in the first quadrant of the signal plane, signal points a, b, c, which are part of the signal points of the square 256-value orthogonal amplitude modulation method,
Change d, e, f to signal points a', b', c', d', e', f', and change them in the same way in the second, third, and fourth quadrants to find the outermost point of the signal point group. Make it circular. In this signal point arrangement, the value of R is √157, which is 0.84 times the value of R in the square 256-value orthogonal amplitude modulation system.

第４図に示す変調器の構成を説明すると、ｐ信
号S₁₁、ｑ信号S₁₂を入力し４相送信差動変換して
ｐ信号D₃、ｑ信号D₃（二つのD₃のうち上の方をｐ
信号D₃とする）を出力する送信差動論理回路４
１と、ｐ信号S₂₁，S₃₁，S₄₁・ｑ信号S₂₂，S₃₂，
S₄₂を入力し信号TCONT・ｐ信号S₂₁′，S₃₁′，
S₄₁′・ｑ信号S₂₂′，S₃₂′，S₄₂′・ｐ信号H₁・ｑ信
号H₂を出力する送信論理変換部４２と、ｐ信号
S₂₁，S₃₁，S₄₁・ｑ信号S₂₂，S₃₂，S₄₂・ｐ信号
S₂₁′，S₃₂′，S₄₂′・ｑ信号S₂₂′，S₃₂′，S₄₂′・信
号
TCONTを入力しｐ信号S₂₁，S₃₁，S₄₁・ｑ信号
S₂₂，S₃₂，S₄₂を出力するかまたはｐ信号S₂₁′，
S₃₁′，S₄₁′・ｑ信号S₂₂′，S₃₂′，S₄₂′を出力する
送信径路選択部４３と、13個のEX−OR回路と
４個のAND回路とを有しｐ信号D₃・ｑ信号D₃と
送信径路選択部４３の出力とｐ信号H₁・ｑ信号
H₂とを入力しｐ信号D₃・ｑ信号D₃とそれぞれが
３桁の２進符号であるｐ信号・ｑ信号とｐ信号
E₀・ｑ信号E₀とを出力する符号変換部４４と、
それぞれが３個のEX−OR回路を有しｐ信号D₃
またはｑ信号D₃と符号変換部４４の出力であり
３桁の２進符号であるｐ信号またはｑ信号とｐ信
号E₀またはｑ信号E₀とを入力しｐ信号D₃，D₂，
D₁，D₁′，E₀またはｑ信号D₃，D₂，D₁，D₁′，E₀
を出力する２個の符号変換部４５と、NOT回路
４１１とEX−OR回路４２１とDA変換回路４１
とを有しｐ信号D₃，D₂，D₁，D₁′，E₀またはｑ
信号D₃，D₂，D₁，D₁′，E₀を入力し多値信号で
ある信号P₄または信号Q₄を出力する２個のDA変
換部４と、直交変調回路（図示されていない）と
を備えて構成されている。 To explain the configuration of the modulator shown in FIG. 4, a p signal S ₁₁ and a q signal S ₁₂ are inputted and subjected to four-phase transmission differential conversion to produce a p signal D ₃ and a q signal D ₃ (the upper of the two D ₃ p toward
Transmission differential logic circuit 4 that outputs signal _D3 )
1, p signals S ₂₁ , S ₃₁ , S ₄₁ and q signals S ₂₂ , S ₃₂ ,
S ₄₂ is input and the signal TCONT/p signal S ₂₁ ′, S ₃₁ ′,
A transmission logic converter 42 that outputs S ₄₁ ′ and q signals S ₂₂ ′, S ₃₂ ′, S ₄₂ ′ and p signals H ₁ and q signals H ₂ ;
S ₂₁ , S ₃₁ , S ₄₁・q signal S ₂₂ , S ₃₂ , S ₄₂・p signal
S ₂₁ ′, S ₃₂ ′, S ₄₂ ′・q signal S ₂₂ ′, S ₃₂ ′, S ₄₂ ′・signal
Input TCONT and send p signal S ₂₁ , S ₃₁ , S ₄₁ and q signal
S ₂₂ , S ₃₂ , S ₄₂ or p signal S ₂₁ ′,
It has a transmission path selection unit 43 that outputs S ₃₁ ′, S ₄₁ ′, and q signals S ₂₂ ′, S ₃₂ ′, and S ₄₂ ′, 13 EX-OR circuits, and 4 AND circuits, and p signal _D3・q signal _D3 , output of transmission path selection section 43, p signal _H1・q signal
Input H ₂ , p signal D ₃ , q signal D ₃ , p signal, q signal, and p signal, each of which is a 3-digit binary code.
a code conversion unit 44 that outputs E ₀ and q signal E ₀ ;
Each has 3 EX-OR circuits and p signal D ₃
Alternatively, input the q signal D ₃ and the p signal or q signal, which is the output of the code converter 44 and is a 3-digit binary code, and the p signal E ₀ or the q signal E ₀ , and convert the p signal D ₃ , D ₂ ,
D ₁ , D ₁ ′, E ₀ or q signal D ₃ , D ₂ , D ₁ , D ₁ ′, E ₀
two code converters 45 that output
and p signal D ₃ , D ₂ , D ₁ , D ₁ ′, E ₀ or q
Two DA converters 4 input signals D ₃ , D ₂ , D ₁ , D ₁ ′, E ₀ and output a signal P ₄ or signal Q ₄ which is a multilevel signal, and a quadrature modulation circuit (not shown). (No)

次に第４図に示す変調器の動作について説明す
る。 Next, the operation of the modulator shown in FIG. 4 will be explained.

この変調器の入力信号であるｐ信号S₁₁，S₂₁，
S₃₁，S₄₁・ｑ信号S₁₂，S₂₂，S₃₂，S₄₂に対応する
信号点が第５図の黒丸印（第二・三・四象限にも
原点に対して点対称に黒丸印が存在するものとす
る）の一つである場合は、送信論理変換部４２は
このことを検出して、論理値“０”をとる信号
TCONTとそれぞれ値が“０”であるｐ信号
H₁・ｑ信号H₂とを出力する。送信径路選択部４
３は信号TCONTの値が“０”のときｐ信号S₂₁，
S₃₁，S₄₁・ｑ信号S₂₂，S₃₂，S₄₂を選択して出力す
る。符号変換部４４と２個の符号変換部４５とは
一体となつてｐ信号S₂₁，S₃₁，S₄₁，H₁・ｑ信号
S₂₂，S₃₂，S₄₂，H₂を回転対称変換し、一方の符
号変換部４５はｐ信号D₃，D₂，D₁，D₁′，E₀を
出力し、他方の符号変換部４５はｑ信号D₃，D₂，
D₁，D₁′，E₀を出力する（この場合E₀＝０とな
る）。２個の符号変換部４５の出力は２個のDA
変換部４でそれぞれＤ−Ａ変換されて信号P₄・
信号Q₄となる。E₀＝０であるから、第１図に示
す実施例の説明から容易に類推できるように信号
P₄・信号Q₄のとるレベルの個数は2⁴（＝16）個で
ある。直交変調回路は、同一周波数でたがいに直
交する二つの搬送波を、一方は信号P₄で他方は
信号Q₄で振幅変調し、合成して搬送波帯信号と
する（この部分は図示されていない）。Ｐ信号
S₂₁₁，S₃₁，S₄₁，H₁・ｑ信号S₂₂，S₃₂，S₄₂，H₂
は符号変換部４４と２個の符号変換部４５とで回
転対称変換されているので、上記のようにして得
られた任意の信号点に対応するｐ信号S₂₁，S₃₁，
S₄₁，H₁・ｑ信号S₂₂，S₃₂，S₄₂，H₂と、この信
号点を信号平面の原点を中心としてπ／２・πま
たは3π／２回転した位置の信号点に対応するｐ
信号S₂₁，S₃₁，S₄₁，H₁・ｑ信号S₂₂，S₃₂，S₄₂，
H₂とは一致する。したがつてｐ信号S₁₁，S₂₁，
S₃₁，S₄₁・ｑ信号S₁₂，S₂₂，S₃₂，S₄₂のそれぞれ
の２桁目以降の符号が受信復調のさいの４相位相
不確実性の影響を受けない信号点配置になつてい
る。S₁₁，S₁₂は送信差動論理回路４１の作用によ
り４相位相不確実性の影響を受けない。 The p signals S ₁₁ , S ₂₁ , which are the input signals of this modulator,
The signal points corresponding to S ₃₁ , S ₄₁ and q signals S ₁₂ , S ₂₂ , S ₃₂ , and S ₄₂ are marked with black circles in Figure 5 (black circles are also marked symmetrically with respect to the origin in the second, third, and fourth quadrants). ), the transmission logic converter 42 detects this and converts the signal to take a logical value of "0".
TCONT and p signal whose value is “0” respectively
Outputs H ₁ and q signal H ₂ . Transmission route selection section 4
3 is the p signal S ₂₁ when the value of the signal TCONT is “0”,
S ₃₁ , S ₄₁ and q signals S ₂₂ , S ₃₂ and S ₄₂ are selected and output. The code converter 44 and the two code converters 45 are integrated to convert p signals S ₂₁ , S ₃₁ , S ₄₁ , H ₁ and q signals.
S ₂₂ , S ₃₂ , S ₄₂ , H ₂ are rotationally symmetrically transformed, one code conversion unit 45 outputs p signals D ₃ , D ₂ , D ₁ , D ₁ ′, E ₀ , and the other code conversion unit 45 is the q signal D ₃ , D ₂ ,
D ₁ , D ₁ ′, and E ₀ are output (in this case, E ₀ =0). The outputs of the two code converters 45 are the two DAs.
The converter 4 converts the signal P4 into a signal _P4 .
Signal Q becomes ₄ . Since E ₀ = 0, the signal
The number of levels taken by P ₄ and signal Q ₄ is 2 ⁴ (=16). The quadrature modulation circuit amplitude-modulates two carrier waves that are orthogonal to each other at the same frequency, one with signal P ₄ and the other with signal Q ₄ , and synthesizes them into a carrier band signal (this part is not shown). . P signal
S ₂₁₁ , S ₃₁ , S ₄₁ , H ₁・q signal S ₂₂ , S ₃₂ , S ₄₂ , H ₂
are rotationally symmetrically transformed by the code converter 44 and the two code converters 45, so the p signals S ₂₁ , S ₃₁ , corresponding to arbitrary signal points obtained as described above are
S ₄₁ , H ₁・q signal S ₂₂ , S ₃₂ , S ₄₂ , H ₂ corresponds to the signal point at the position rotated by π/2・π or 3π/2 around the origin of the signal plane. p
Signal S ₂₁ , S ₃₁ , S ₄₁ , H ₁・q signal S ₂₂ , S ₃₂ , S ₄₂ ,
It is consistent with H ₂ . Therefore, p signals S ₁₁ , S ₂₁ ,
The codes from the second digit onward of each of the S ₃₁ , S ₄₁ and q signals S ₁₂ , S ₂₂ , S ₃₂ , and S ₄₂ have a signal point arrangement that is not affected by the four-phase phase uncertainty during reception demodulation. ing. S ₁₁ and S ₁₂ are not affected by four-phase phase uncertainty due to the action of the transmission differential logic circuit 41.

ｐ信号S₁₁，S₂₁，S₃₁，S₄₁・ｑ信号S₁₂，S₂₂，
S₃₂，S₄₂に対応する信号点が第５図の白丸印の一
つであるときは、送信論理変換部４２はこのこと
を検出して、論理値“１”をとる信号TCONTを
出力し、またｐ信号S₂₁，S₃₁，S₄₁・ｑ信号S₂₂，
S₃₂，S₄₂を論理変換してｐ信号S₂₁′，S₃₁′，
S₄₁′・ｑ信号S₂₂′，S₃₂′，S₄₂′とｐ信号H₁・ｑ信
号H₂とを出力する。第６図は、この論理変換の
真理値表を、第５図に示す信号点ａ，ｂ，ｃ，
ｄ，ｅ，ｆを信号点a′，b′，c′，d′，e′，f′に変
更
する場合を例にとつて示したものである。ｐ信号
H₁・ｑ信号H₂のいずれか一方が“０”に、他方
が“１”になる。送信径路選択部４３は信号
TCONTの値が論理値“１”のときｐ信号S₂₁′，
S₃₁′，S₄₁′・ｑ信号S₂₂′，S₃₂′，S₄₂′を選択して
出力する。符号変換部４４と２個の符号変換部４
５と２個のDA変換部４とは、すでに説明したの
と同じ動作をする。ただしこの場合はｐ信号
E₀・ｑ信号E₀のいずれか一方が“１”となるの
で信号P₄・信号Q₄のいずれか一方がとるレベル
の個数は18個となる。この場合もｐ信号S₁₁，
S₂₁，S₃₁，S₄₁・ｑ信号S₁₂，S₂₂，S₃₂，S₄₂のそれ
ぞれの２桁目以降の符号が受信復調のさいの４相
位相不確性の影響を受けない信号点配置となつて
いる。 p signal S ₁₁ , S ₂₁ , S ₃₁ , S ₄₁・q signal S ₁₂ , S ₂₂ ,
When the signal point corresponding to S ₃₂ and S ₄₂ is one of the white circles in FIG. 5, the transmission logic converter 42 detects this and outputs a signal TCONT with a logic value of "1". , and p signals S ₂₁ , S ₃₁ , S ₄₁ and q signals S ₂₂ ,
By logically converting S ₃₂ and S ₄₂ , p signals S ₂₁ ′, S ₃₁ ′,
S ₄₁ ′ and q signals S ₂₂ ′, S ₃₂ ′, and S ₄₂ ′ and p signal H ₁ and q signal H ₂ are output. FIG. 6 shows the truth table of this logic conversion at the signal points a, b, c, shown in FIG.
This example shows a case where d, e, and f are changed to signal points a', b', c', d', e', and f'. p signal
One of the H ₁ and q signals H ₂ becomes "0" and the other becomes "1". The transmission path selection unit 43
When the value of TCONT is the logical value “1”, the p signal S ₂₁ ′,
S ₃₁ ′, S ₄₁ ′ and q signals S ₂₂ ′, S ₃₂ ′, and S ₄₂ ′ are selected and output. Code converter 44 and two code converters 4
5 and the two DA converters 4 operate in the same manner as already described. However, in this case, the p signal
Since either the E ₀ or the q signal E ₀ becomes "1", the number of levels that either the signal P ₄ or the signal Q ₄ takes becomes 18. In this case as well, p signal S ₁₁ ,
S ₂₁ , S ₃₁ , S ₄₁ and q signals S ₁₂ , S ₂₂ , S ₃₂ , and S ₄₂ have a signal point arrangement in which the codes from the second digit onward are not affected by the four-phase phase uncertainty during reception demodulation. It is becoming.

以上説明したように、本発明のDA変換装置の
第四の実施例を用いることにより、電波を有効に
利用してしかも伝送路において受ける歪が小さい
円状256値直交振幅変調方式を用いる変調器を提
供できるという効果がある。 As explained above, by using the fourth embodiment of the DA converter of the present invention, a modulator using a circular 256-value quadrature amplitude modulation method that effectively utilizes radio waves and suffers less distortion in the transmission path. It has the effect of being able to provide

〔発明の効果〕〔Effect of the invention〕

以上詳細に説明したように、本発明を用いるこ
とにより2ⁿ個と異なる偶数の個数のレベルをとる
多値信号を出力するDA変換装置を提供できると
いう効果がある。 As described above in detail, by using the present invention, it is possible to provide a DA conversion device that outputs a multilevel signal that takes an even number of levels different from 2 ⁿ levels.

【図面の簡単な説明】[Brief explanation of drawings]

第１図、第２図、第３図は本発明のDA変換装
置の第一、第二、第三の実施例を示すブロツク
図、第４図は本発明のDA変換装置の第四の実施
例を備える変調器を示すブロツク図、第５図は多
値直交振幅変調方式の信号点の配置を示す説明
図、第６図は送信論理変換部の論理変換の真理値
表を示す図面である。１１……DA変換回路、１１１……NOT回路、
１２１……EX−OR回路。 1, 2, and 3 are block diagrams showing first, second, and third embodiments of the DA converter of the present invention, and FIG. 4 is a fourth embodiment of the DA converter of the present invention. FIG. 5 is an explanatory diagram showing the arrangement of signal points in the multilevel orthogonal amplitude modulation method, and FIG. 6 is a diagram showing the truth table of logic conversion in the transmission logic conversion section. . 11...DA conversion circuit, 111...NOT circuit,
121...EX-OR circuit.

Claims

【特許請求の範囲】[Claims]

１１〜ｎ列目（ただし、ｎ＝３，４，……、１
列目は最上位ビツト、ｎ列目は最下位ビツトであ
る）のデータ信号を受けて多値信号を出力する
DA変換装置において、ｉ列目（ただし、ｉは
２，３，……，ｎ−１のうち少なくとも１つの値
をとる）と（ｉ＋１）列目とに対応する１組以上
の同位ビツトの入力を有するDA変換回路と、前
記ｉ列目と前記（ｉ＋１）列目とのデータ信号を
受けて前記（ｉ＋１）列目のデータ信号によつて
前記ｉ列目のデータ信号を逆相あるいは正相に変
換して出力する符号変換回路とを含み、前記DA
変換回路が前記符号変換回路の出力を（ｉ＋１）
列目のデータとして受けるとともに他の入力デー
タ列として前記（ｉ＋１）列目を除く前記１〜ｎ
列目のデータ列を受けて（2ⁿ−α）値（ただし、
αは２，４，６，……）の多値信号を出力するこ
とを特徴とするDA変換装置。1 1st to nth columns (where n=3, 4,..., 1
The 1st column is the most significant bit, the nth column is the least significant bit) and outputs a multi-level signal.
In a DA conversion device, input of one or more sets of identical bits corresponding to the i-th column (where i takes at least one value from 2, 3, ..., n-1) and the (i+1)-th column a DA conversion circuit having a DA conversion circuit, which receives data signals from the i-th column and the (i+1)-th column, and converts the data signal from the i-th column into an inverse phase or positive phase by the data signal from the (i+1) column; and a code conversion circuit that converts and outputs the DA.
A conversion circuit converts the output of the code conversion circuit into (i+1)
1 to n except for the (i+1)th column are received as the data in the column and as other input data strings.
The (2 ⁿ − α) value (however,
A DA conversion device characterized in that it outputs a multi-value signal where α is 2, 4, 6, ...).