JPH0440270Y2

JPH0440270Y2 -

Info

Publication number: JPH0440270Y2
Application number: JP1982097169U
Authority: JP
Priority date: 1982-06-28
Filing date: 1982-06-28
Publication date: 1992-09-21
Also published as: JPS592159U

Description

【考案の詳細な説明】この考案はトランジスタ装置に係り、特にトラ
ンジスタチツプ上に薄膜抵抗を形成した回路ユニ
ツトに関する。

ビデオテープレコーダ等、各種の電子回路を複
合して構成される電子機器では、その構成回路が
集積回路（IC）化することが機能面で不利にな
る場合や回路定数の設定等によりIC化が困難な
場合がある。一般に、ICでは抵抗素子に拡散抵
抗が用いられ、複数のトランジスタが形成されて
いるが、各素子はアイソレーシヨンにより他の素
子と電気的に分離されているため、寄生トランジ
スタ効果の存在を無視することができない。ま
た、一般に、ICでは高周波特性の良好なトラン
ジスタ、スイツチング速度の早いトランジスタ、
或いは高耐圧、大電流のトランジスタ等を形成す
ることが困難である。このため、IC化に適さな
い回路を含む電子機器では、個別部品のトランジ
スタやチツプ抵抗器を使用して回路を構成し、
IC等とともにプリント基板にその部品を実装し
て構成している。

第１図及び第２図は個別部品で構成されるトラ
ンジスタ回路を示している。第１図はリレードラ
イブ回路を示し、このリレードライブ回路にはス
イツチング回路としてのトランジスタ回路２が設
置されている。即ち、トランジスタ４のベースに
は抵抗６を介して入力端子８Ａが形成され、エミ
ツタには入力端子８Ｂが形成されるとともに、エ
ミツタ・ベース間には抵抗１０が接続されてい
る。入力端子８Ｂは基準電位点（GND）端子８
Ｃと共通になつている。また、トランジスタ４の
コレクタと電圧印加端子１２との間には、並列に
リレー１４の励磁コイル１４Ａとダイオード１６
が接続されている。このリレードライブ回路で
は、入力端子８Ａ，８Ｂ間に印加される入力電圧
Viによるトランジスタのスイツチングで、リレ
ー１４の励磁コイル１４Ａの励磁電流が制御さ
れ、その接点１４Ｂが開閉する。

また、第２図はインターフエイスに設置される
インバータ回路を示し、このインバータ回路はト
ランジスタ回路２を設置し、リレー１４及びダイ
オード１６に代えて抵抗１８を接続するととも
に、トランジスタ４のコレクタに出力端子２０を
形成したものである。即ち、このインバータ回路
では、入力端子８Ａ，８Ｂに入力された電圧Vi
は、トランジスタ４によつて反転されて出力端子
２０から取り出される。

このようにリレードライブ回路及びインバータ
回路において、トランジスタ回路２はその用途に
より機能は異なるものの、その構成は同一であ
る。このような回路を個別部品で形成する場合、
プリント基板の実装面積が大きく、その配線工数
を増加させるとともに、電子機器の小型化、軽量
化を妨げる原因になり、この種の回路を複数設置
するビデオテープレコーダ等の電子機器では高価
になる。

そこで、この考案は、トランジスタのコレクタ
を成す半導体基板上にトランジスタに付随する抵
抗を設置してトランジスタ及び抵抗からなる３端
子の回路素子を成すトランジスタ装置を提供する
ことを目的としている。

即ち、この考案のトランジスタ装置は、単一の
トランジスタを形成可能な最小限の半導体基板３
２を設置し、この半導体基板をコレクタとし、前
記半導体基板に選択的に形成された第１の導電領
域をベース３４とし、このベースの内部に選択的
に形成された第２の導電領域をエミツタ３６とす
る単一のトランジスタ２４を設置し、このトラン
ジスタを覆う絶縁層（酸化膜３８）上に薄膜抵抗
からなる第１の抵抗２６及び第２の抵抗３０を設
置し、前記第１の抵抗の一端を前記ベースに配線
導体（電極４２）を以て接続するとともに、前記
第２の抵抗を前記トランジスタのベースとエミツ
タとの間に配線導体（エミツタ電極４０）を以て
接続し、前記半導体基板にコレクタ端子２８Ｃ、
前記エミツタにエミツタ端子２８Ｅ、前記第１の
抵抗の他端に前記ベースに対するベース端子２８
Ｂを設けてなることを特徴とする。

以下、この考案を図面に示した実施例を参照し
て詳細に説明する。

第３図ないし第５図はこの考案のトランジスタ
装置の実施例を示し、第３図はトランジスタ装置
の回路、第４図は保護膜を省略したトランジスタ
装置の表面部の構成、第５図は第４図のＶ−Ｖ線
に沿う断面を示している。

第３図に示すように、このトランジスタ装置２
２は、第１図及び第２図に示すトランジスタ回路
２を回路ユニツトとし、その構成素子を複合化し
てトランジスタ４と同様の単一の装置として構成
したものである。即ち、このトランジスタ装置２
２にはトランジスタ２４が設置され、このトラン
ジスタ２４のベースには第１の抵抗２６を介して
端子２８Ｂが形成され、ベース・エミツタ間には
バイアス回路を構成する第２の抵抗３０が接続さ
れている。エミツタ及びコレクタには個別に端子
２８Ｅ，２８Ｃが形成されている。

そして、このトランジスタ装置２２は、第４図
及び第５図に示すように構成され、単一のトラン
ジスタを形成可能な最小限の半導体基板として、
シリコン等で形成された半導体基板３２の表面層
に単一のトランジスタ２４のベース３４が形成さ
れ、このベース３４にはエミツタ３６が形成され
ている。このトランジスタ２４は従来の個別部品
としてのトランジスタと同様に形成される。

また、半導体基板３２の表面部を覆う絶縁層と
してSiO₂等で形成された酸化膜３８の表面には、
Ni−Cr又はポリシリコン等で薄膜抵抗を真空蒸
着等によつて形成し、この薄膜抵抗で抵抗２６，
３０が構成されている。そして、エミツタ３６の
表面を覆う酸化膜３８にはコンタクトウインドを
形成し、アルミニウム、金等を蒸着して電極４０
が形成されている。この電極４０は抵抗３０の端
部上面に配線導体として延長され、電気的に接続
されている。また、ベース３４の表面を覆う酸化
膜３８には、コンタクトウインドを形成し、電極
４０と同様に電極４２が形成されている。この電
極４２は抵抗２６，３０の一端部の上面に配線導
体として延長され、電気的に接続されている。

そして、抵抗２６の端部には、電極４２に対向
して電極４４が形成されている。そして、半導体
基板３２はコレクタと成つており、端子２８Ｃは
半導体基板３２に形成される。また、各電極４
０，４４には、半導体基板３２を収納する容器に
形成された端子（ピン）２８Ｂ，２８Ｅがリード
ボンデイングにより電気的に接続されている。

このトランジスタ装置２２は、従来の単一のト
ランジスタと同様に１パツケージに組み込んで形
成される。即ち、トランジスタ２４及び抵抗２
６，３０からなる回路ユニツトは、通常のトラン
ジスタと同様に３端子と成つており、個別部品と
してのトランジスタと同様に扱うことができる。
しかも、トランジスタ２４の電気的特性及び抵抗
２６，３０の抵抗値は用途に応じて任意に形成す
ることができるので、スイツチング回路、インバ
ータ回路等の各種の用途に適用させることが可能
である。

特に、トランジスタ２４及び抵抗２６，３０を
一体化して１チツプ化しているので、従来のトラ
ンジスタに抵抗を外部接続する回路形態に比較
し、抵抗を外部接続する必要がなく、その配線工
数の簡略化とともに、各種使用機器の小型化、軽
量化を図ることができ、とりわけ、プリント基板
の実装コストの低減を図ることができる。回路構
成上では、ベース入力抵抗である抵抗２６をトラ
ンジスタ２４のパツケージ内に形成していること
から、外部からのサージ、静電気等に対する耐圧
が向上するとともに、ベースを外部に引き出して
いないため、外部雑音による影響を受け難く、ま
た、通常のICでは形成することができない高耐
圧、大電流の回路を容易にしかも簡略化した形で
形成することができる。

さらに、回路ユニツトを構成するトランジスタ
２４は、エミツタ・ベース間、ベース・コレクタ
間の浮遊容量が小さく、周波数特性、スイツチン
グスピード等を改善することができ、通常のIC
では得ることができない優れた特性を達成するこ
とができる。また、ICと比較すると、基準電位
点（GND）端子がないので、トランジスタ２４
をエミツタ接地で使用する制限を受けることがな
く、ベース端子をエミツタ電位以下にバイアスす
ることも可能である。しかも、このようなトラン
ジスタ装置２２によれば、同一特性を持つたコン
プリメンタルデバイスを容易に達成できる。

また、このトランジスタ装置２２は抵抗２６，
３０を薄膜抵抗で形成しているため、ICにおけ
るアイソレーシヨンが不要であり、寄生トランジ
スタ効果を生じないので、その対策も不要となつ
ている。

なお、実施例ではNPN形トランジスタの場合
について説明したが、PNP形トランジスタでも
同様の効果が得られる。また、回路ユニツトの構
成についても、この考案は基本となる回路あるい
は特殊な回路等にも実施できるので、単一のトラ
ンジスタからなる形式に限定されるものではな
く、端子数もその用途により任意に設定すること
ができる。

以上説明したように、この考案によれば、単一
のトランジスタを形成可能な最小限の半導体基板
に単一のトランジスタとともに、そのトランジス
タを覆う絶縁層の上面に第１及び第２の抵抗を設
置してトランジスタと同様の３端子の回路素子と
してのトランジスタ装置を構成したので、回路ユ
ニツトとして各種の電子回路、例えば、スイツチ
ング回路、インバータ、増幅回路等に広く適用で
き、小型・軽量化、配線工数の削減、高耐圧、大
電流化等、個別部品或いは集積回路では得ること
ができない回路素子を提供できる。

【図面の簡単な説明】

第１図及び第２図は個別部品を用いたトランジ
スタ回路を示す回路図、第３図はこの考案のトラ
ンジスタ装置の実施例を示す回路図、第４図はそ
の構成を示す平面図、第５図は第４図のＶ−Ｖ線
断面図である。２２……トランジスタ装置、２４……トランジ
スタ、２６……第１の抵抗、２８Ｂ……ベース端
子、２８Ｅ……エミツタ端子、２８Ｃ……コレク
タ端子、３０……第２の抵抗、３２……半導体基
板、３４……ベース、３６……エミツタ、３８…
…酸化膜（絶縁層）、４０……エミツタ電極（配
線導体）、４２……電極（配線導体）

Claims

【実用新案登録請求の範囲】

単一のトランジスタを形成可能な最小限の半導
体基板を設置し、この半導体基板をコレクタと
し、前記半導体基板に選択的に形成された第１の
導電領域をベースとし、このベースの内部に選択
的に形成された第２の導電領域をエミツタとする
単一のトランジスタを設置し、このトランジスタ
を覆う絶縁層上に薄膜抵抗からなる第１の抵抗及
び第２の抵抗を設置し、前記第１の抵抗の一端を
前記ベースに配線導体を以て接続するとともに、
前記第２の抵抗を前記トランジスタのベースとエ
ミツタとの間に配線導体を以て接続し、前記半導
体基板にコレクタ端子、前記エミツタにエミツタ
端子、前記第１の抵抗の他端に前記ベースに対す
るベース端子を設けてなることを特徴とするトラ
ンジスタ装置。