JPH043946A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH043946A JPH043946A JP2104701A JP10470190A JPH043946A JP H043946 A JPH043946 A JP H043946A JP 2104701 A JP2104701 A JP 2104701A JP 10470190 A JP10470190 A JP 10470190A JP H043946 A JPH043946 A JP H043946A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- film
- thermal stress
- die pad
- thermal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 92
- 230000008646 thermal stress Effects 0.000 claims abstract description 36
- 229920006254 polymer film Polymers 0.000 claims abstract description 21
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 abstract description 23
- 229910052709 silver Inorganic materials 0.000 abstract description 22
- 239000004332 silver Substances 0.000 abstract description 22
- 230000001070 adhesive effect Effects 0.000 abstract description 20
- 239000000853 adhesive Substances 0.000 abstract description 19
- 229910052710 silicon Inorganic materials 0.000 abstract description 11
- 239000010703 silicon Substances 0.000 abstract description 11
- 239000003795 chemical substances by application Substances 0.000 abstract description 8
- 239000011347 resin Substances 0.000 abstract description 6
- 229920005989 resin Polymers 0.000 abstract description 6
- 230000005489 elastic deformation Effects 0.000 abstract description 5
- 229920000642 polymer Polymers 0.000 abstract description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052737 gold Inorganic materials 0.000 abstract description 2
- 239000010931 gold Substances 0.000 abstract description 2
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 230000000694 effects Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 238000005336 cracking Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- -1 ethyl acetate aluminum Chemical compound 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 238000001994 activation Methods 0.000 description 2
- 238000011982 device technology Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000010946 fine silver Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Die Bonding (AREA)
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体装置技術に関し、特にダイボンディング
技術の適用される半導体装置に適用して有効な技術に関
する。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to semiconductor device technology, and particularly to a technology that is effective when applied to semiconductor devices to which die bonding technology is applied.
［従来の技術］
従来、半導体チップがダイパッド上に固着されている半
導体装置では、第３図に示すように、半導体チップｌの
裏面が樹脂接着剤、例えば所謂銀ペースト剤（エポキシ
樹脂の中に銀の微粉末を配合したペースト剤）３によっ
てダイパッド４上に固着され、その半導体チップｌ及び
電気的接続部の周辺が樹脂７により封止されている。[Prior Art] Conventionally, in a semiconductor device in which a semiconductor chip is fixed on a die pad, as shown in FIG. It is fixed onto the die pad 4 with a paste (3) containing fine silver powder, and the semiconductor chip (1) and the periphery of the electrical connection portion are sealed with a resin (7).
この半導体チップ１がシリコンよりなりその一辺の長さ
が７ｍｍ以上で、ダイパッド４が銅系の材質である場合
に、両者の熱膨張係数差が大きいことく銅の熱膨張係数
はシリコンのそれの約６〜８倍）に起因して半導体チッ
プ１に発生する割れを防止するために、第４図に示すよ
うに、銀ペースト剤３の量を少なくし、かつダイパッド
４上に点状に滴下して、接着力を極力弱く抑えるように
している。When the semiconductor chip 1 is made of silicon and has a side length of 7 mm or more, and the die pad 4 is made of a copper-based material, the difference in coefficient of thermal expansion between the two is large, and the coefficient of thermal expansion of copper is that of silicon. In order to prevent cracks that occur in the semiconductor chip 1 due to the amount of silver paste (approximately 6 to 8 times), the amount of silver paste 3 is reduced and the silver paste is dropped in dots on the die pad 4, as shown in FIG. In this way, the adhesive strength is kept as low as possible.
［発明が解決しようとする課題］
しかし、上記のような半導体装置においては、接着力を
極力弱く抑えているため、製造・検査工程における振動
等によって、ダイパッド４から半導体チップ１が剥離す
る場合がある、という問題がある。[Problems to be Solved by the Invention] However, in the semiconductor device as described above, since the adhesive force is kept as weak as possible, the semiconductor chip 1 may peel off from the die pad 4 due to vibrations etc. during the manufacturing/inspection process. There is a problem.
また、上記のような半導体装置において、半導体チップ
１と銀ペースト剤３の接着力及び銀ペースト剤３とダイ
パッド４の接着力が強い場合には、熱応力によって半導
体チップ１に割れが発生する、という問題がある。Furthermore, in the semiconductor device as described above, if the adhesive force between the semiconductor chip 1 and the silver paste 3 and the adhesive force between the silver paste 3 and the die pad 4 are strong, cracks may occur in the semiconductor chip 1 due to thermal stress. There is a problem.
さらに、上記のような半導体装置においては、このよう
な接着力の強弱を銀ペースト剤３の量及び点状滴下によ
って調節しているため、ダイボンディング作業の効率が
悪い、という問題がある。Furthermore, in the semiconductor device as described above, the strength of the adhesive force is adjusted by the amount of the silver paste 3 and the dotted dropping, so there is a problem that the efficiency of the die bonding operation is poor.
そこで本発明の主たる目的は、半導体チップの割れや剥
離を防止しつつ簡便にダイボンディング作業をすること
ができるダイボンディング技術を適用した半導体装置を
提供することにある。SUMMARY OF THE INVENTION Accordingly, a main object of the present invention is to provide a semiconductor device to which die bonding technology is applied, which allows easy die bonding work while preventing cracking or peeling of semiconductor chips.
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添付図面から明らかに
なるであろう。The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.
［課題を解決するための手段］
本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。[Means for Solving the Problems] Representative inventions disclosed in this application will be summarized as follows.
請求項１記載の発明は、ダイパッドに半導体チップが載
設された半導体装置であって、該半導体チップの裏面に
熱応力吸収膜が被着されているものである。The invention according to claim 1 is a semiconductor device in which a semiconductor chip is mounted on a die pad, and a thermal stress absorbing film is adhered to the back surface of the semiconductor chip.
請求項２記載の発明は、請求項１記載の発明において、
前記熱応力吸収膜として半導体用耐熱ポリマが被着され
ているものである。The invention according to claim 2 is the invention according to claim 1,
A heat-resistant polymer for semiconductors is applied as the thermal stress absorbing film.
請求項３記載の発明は、請求項１又は２記載の発明にお
いて、前記熱応力吸収膜が表面活性膜を介して前記半導
体チップの裏面に被着されているものである。The invention according to claim 3 is the invention according to claim 1 or 2, wherein the thermal stress absorbing film is adhered to the back surface of the semiconductor chip via a surface active film.
［作用］
請求項１乃至３記載の発明によれば、半導体チップの裏
面に弾性に富む熱応力吸収膜が被着されているため、こ
の熱応力吸収膜の弾性変形によってダイパッドと半導体
チップとの間に生じる熱応力が吸収される。[Function] According to the invention described in claims 1 to 3, since the thermal stress absorbing film with high elasticity is adhered to the back surface of the semiconductor chip, the elastic deformation of the thermal stress absorbing film causes the contact between the die pad and the semiconductor chip. The thermal stress that occurs during this process is absorbed.
従って、ダイパッド上に半導体チップが強固に接着され
ていても、半導体チップには熱応力による割れが生じな
い。Therefore, even if the semiconductor chip is firmly adhered to the die pad, the semiconductor chip will not crack due to thermal stress.
また、銀ペースト剤の滴下量を微調整する必要がなく、
ダイパッド上に半導体チップを強固に接着することがで
きるため、ダイパッドからの半導体チップの剥離が起こ
らない。In addition, there is no need to finely adjust the amount of silver paste to be dropped.
Since the semiconductor chip can be firmly bonded onto the die pad, peeling of the semiconductor chip from the die pad does not occur.
［実施例］
本発明の半導体装置に係る一実施例について、図に基づ
いて説明する。[Example] An example of the semiconductor device of the present invention will be described based on the drawings.
第１図には本実施例の半導体装置が示されている。符号
ｌは、−辺の長さが７ｍｍ以上のシリコン基板の表面に
トランジスタ等が形成された半導体チップであり、その
半導体チップ１の裏面には熱応力吸収膜、例えばポリマ
膜２が表面活性膜８を介して被着されている。FIG. 1 shows a semiconductor device of this embodiment. The symbol l is a semiconductor chip in which a transistor, etc. is formed on the surface of a silicon substrate with a side length of 7 mm or more, and the back surface of the semiconductor chip 1 is coated with a thermal stress absorbing film, such as a polymer film 2, as a surface active film. 8.
ここで、ポリマ膜２は、例えばポリイミド系の半導体用
耐熱ファインポリマを塗布後に硬化処理したもので、そ
の厚さは１〜ｌ○μｍ程度である。Here, the polymer film 2 is made of, for example, a polyimide-based heat-resistant fine polymer for semiconductors that is coated and then hardened, and has a thickness of about 1 to 10 μm.
このポリマ膜２は硬化処理後においても十分な弾性を保
っている。This polymer film 2 maintains sufficient elasticity even after curing treatment.
また、表面活性膜８は、例えばエチルアセテートアルミ
ニウム・ジ・イソビレート剤を塗布後に活性化処理した
もので、その厚さは１０〜１００人程度であ戻限
この表面活性膜８はシリコンに対するポリマの濡れ性が
乏しいために設けられたもので、半導体チップ１の裏面
を活性化して半導体チップｌとポリマ膜２との接着力を
強くしている。The surface active film 8 is made by applying an ethyl acetate aluminum diisovirate agent and then activating it.The thickness of the surface active film 8 is about 10 to 100. This is provided because the wettability is poor, and the back surface of the semiconductor chip 1 is activated to strengthen the adhesive force between the semiconductor chip 1 and the polymer film 2.
このような半導体チップ１が樹脂接着剤、例えば所謂銀
ペースト剤３によって銅系の材質のダイパッド４上に固
着されている。Such a semiconductor chip 1 is fixed onto a die pad 4 made of a copper-based material with a resin adhesive, for example, a so-called silver paste 3.
そして、この半導体チップ１の表面に形成された電極（
図示省略）は、金線５により、ダイパッド４の周囲に位
置するリード６ （第４図参照）と電気的に接続され、
半導体チップ１及び電気的接続部の周辺が樹脂７により
封止されている。Then, electrodes (
(not shown) is electrically connected to a lead 6 (see FIG. 4) located around the die pad 4 by a gold wire 5,
The semiconductor chip 1 and the periphery of the electrical connection portion are sealed with resin 7.
次に、このような半導体装置の製造工程について、第２
図（Ａ）〜（Ｅ）に基づいて説明する。Next, regarding the manufacturing process of such a semiconductor device, the second
This will be explained based on FIGS. (A) to (E).
先ず、シリコン半導体ウェハ１ｏの表面に公知の技術に
よって集積回路を形成した後、所定の厚さになるように
その裏面を研削する。ここまでの状態が第２図（Ａ）に
示されている。同図においてシリコン半導体ウェハ１０
の表面の１個の凸部が１個の半導体チップを表している
。First, an integrated circuit is formed on the front surface of a silicon semiconductor wafer 1o by a known technique, and then the back surface is ground to a predetermined thickness. The state up to this point is shown in FIG. 2(A). In the figure, a silicon semiconductor wafer 10
One protrusion on the surface represents one semiconductor chip.
次に、このシリコン半導体ウェハ１０の裏面に、例えば
エチルアセテートアルミニウム・ジ・イソピレート剤を
スピンコード法によりｌＯ〜１００人程度塗布戻限後、
酸素雰囲気中において３００〜３５０℃の温度で１０分
程度活性化処理を行い、表面活性膜８を形成する。ここ
までの状態が第２図（Ｂ）に示されている。Next, on the back side of this silicon semiconductor wafer 10, for example, an ethyl acetate aluminum di-isopyrate agent is applied by a spin code method, and after returning for about 10 to 100 minutes,
Activation treatment is performed at a temperature of 300 to 350° C. for about 10 minutes in an oxygen atmosphere to form a surface active film 8. The state up to this point is shown in FIG. 2(B).
さらに活性化処理の終わった表面活性膜８上に、例えば
ポリイミド系の半導体用耐熱ファインポリマをスピンコ
ード法により１〜１０μｍ程度塗布した後、窒素雰囲気
中において２００〜３５０℃の温度で３０〜６０分程度
硬程度理を行い、ポリマ膜２を形成する。この硬化処理
の際に、処理温度及び処理時間等を制御することにより
所望の硬さのポリマ膜２を形成することができる。ここ
までの状態が第２図（Ｃ）に示されている。Furthermore, after applying a heat-resistant fine polymer for semiconductors, such as polyimide, to a thickness of about 1 to 10 μm on the surface active film 8 that has undergone the activation process, for example, by a spin code method, the film is heated to a temperature of 30 to 60 μm at a temperature of 200 to 350° C. in a nitrogen atmosphere. A hardening process is performed for about 10 minutes to form a polymer film 2. During this curing treatment, a polymer film 2 having a desired hardness can be formed by controlling the treatment temperature, treatment time, and the like. The state up to this point is shown in FIG. 2(C).
その次に、このシリコン半導体ウェハ１０の電気的特性
試験を行った後、ダイシングを行って個々の半導体チッ
プ１に分割分離する。この半導体チップ１をダイパッド
４上に銀ペースト剤３を介して載設した後、加熱して銀
ペースト剤３を硬化させる。ここまでの状態が第２図（
Ｄ）に示されている。同図に示すように、銀ペースト剤
３を、従来（第４図参照）のように点状滴下しても良い
し、半導体チップ１の裏面全面にいきわたるように滴下
しても良い。Next, this silicon semiconductor wafer 10 is subjected to an electrical characteristic test, and then diced to separate it into individual semiconductor chips 1. After this semiconductor chip 1 is placed on the die pad 4 via the silver paste 3, the silver paste 3 is cured by heating. The state up to this point is shown in Figure 2 (
D). As shown in the figure, the silver paste agent 3 may be dropped in dots as in the conventional method (see FIG. 4), or may be dropped all over the back surface of the semiconductor chip 1.
最後に、金線５によりワイヤボンディングした後、半導
体チップｌ及び電気的接続部の周辺を樹脂７により封止
する。そして、リード６に金メツキ処理を施して折り曲
げる。Finally, after wire bonding with gold wire 5, the semiconductor chip 1 and the periphery of the electrical connection portion are sealed with resin 7. Then, the leads 6 are plated with gold and bent.
このような工程を経て、第２図（Ｅ）に示すような半導
体装置が得られる。Through these steps, a semiconductor device as shown in FIG. 2(E) is obtained.
次に、この半導体装置におけるポリマ膜２の機能につい
て説明する。Next, the function of the polymer film 2 in this semiconductor device will be explained.
銀ペースト剤３の硬化のための加熱処理やその他の高温
環境下において、銅系の材質によるダイパッド４はシリ
コンの半導体チップ１に比べて熱膨張する割合が大きい
。これにより生じる熱応力は、ポリマ膜２が弾性に富む
ため、このポリマ膜２の弾性変形により吸収される。従
って、熱応力吸収膜８と銀ペースト剤３の接着力及び銀
ペースト剤３とダイパッド４の接着力が強い場合でも、
半導体チップ１には熱応力が作用しないため、半導体チ
ップ１には割れが生じない。During heat treatment for curing the silver paste 3 or under other high-temperature environments, the die pad 4 made of a copper-based material has a higher rate of thermal expansion than the semiconductor chip 1 made of silicon. The thermal stress caused by this is absorbed by the elastic deformation of the polymer film 2 because the polymer film 2 is highly elastic. Therefore, even if the adhesive force between the thermal stress absorbing film 8 and the silver paste 3 and the adhesive force between the silver paste 3 and the die pad 4 are strong,
Since no thermal stress acts on the semiconductor chip 1, no cracks occur in the semiconductor chip 1.
また、ポリマ膜２と銀ペースト剤３との接着性が良いた
め、熱応力や振動等が作用した場合でも、半導体チップ
１のダイパッド４からの剥離は生じない。Furthermore, since the polymer film 2 and the silver paste 3 have good adhesion, the semiconductor chip 1 does not peel off from the die pad 4 even when thermal stress, vibration, etc. are applied.
なお、上記実施例においては、熱応力吸収膜としてポリ
イミド系の半導体用耐熱ファインポリマからなるポリマ
膜２を被着させたが、これに限定されるものではなく、
熱応力を吸収することができさえすれば如何なるものを
被着させても良い。In the above example, the polymer film 2 made of a polyimide-based heat-resistant fine polymer for semiconductors was deposited as a thermal stress absorbing film, but the present invention is not limited to this.
Any material may be used as long as it can absorb thermal stress.
また、上記実施例においては、表面活性膜８としてエチ
ルアセテートアルミニウム・ジ・イソピレート剤を用い
たが、これに限定されるものではなく、半導体チップ１
に対する熱応力吸収膜の濡れ性を良くするものであれば
如何なるものであっても良い。Further, in the above embodiment, ethyl acetate aluminum di-isopyrate agent was used as the surface active film 8, but the agent is not limited to this, and the semiconductor chip 1
Any material may be used as long as it improves the wettability of the thermal stress absorbing film.
さらに、上記実施例においては、半導体チップ１の裏面
とポリマ膜２の間に表面活性膜８を被着させたが、半導
体チップｌに対するポリマ膜２の濡れ性が良い場合には
、表面活性膜８を被着させなくても良い。Furthermore, in the above embodiment, the surface active film 8 was deposited between the back surface of the semiconductor chip 1 and the polymer film 2, but if the wettability of the polymer film 2 to the semiconductor chip 1 is good, the surface active film 8 8 does not need to be coated.
また、上記実施例においては、ポリマ膜２及び表面活性
膜８をスピンコード法により塗布しているが、これに限
定されるものではなく、蒸着法等如何なる方法によって
塗布しても良い。Further, in the above embodiment, the polymer film 2 and the surface active film 8 are applied by a spin code method, but the invention is not limited to this, and any method such as a vapor deposition method may be used.
以上説明したように、上記実施例によれば、熱応力吸収
膜８と銀ペースト剤３の接着力及び銀ペースト剤３とダ
イパッド４の接着力が強い場合でも、ポリマ膜２の弾性
変形により熱応力が吸収されるため、半導体チップ１に
は熱応力が作用しない。従って、半導体チップ１に割れ
が生じない、という効果が得られる。As explained above, according to the above embodiment, even when the adhesive strength between the thermal stress absorbing film 8 and the silver paste 3 and the adhesive strength between the silver paste 3 and the die pad 4 are strong, the elastic deformation of the polymer film 2 causes Since the stress is absorbed, no thermal stress acts on the semiconductor chip 1. Therefore, the effect that cracks do not occur in the semiconductor chip 1 can be obtained.
また、上記実施例によれば、ポリマ膜２と銀ペースト剤
３との接着性が良いため、熱応力や振動等が作用した場
合でも、半導体チップ１のダイパッド４からの剥離が生
じない、という効果が得られる。Further, according to the above embodiment, since the adhesiveness between the polymer film 2 and the silver paste agent 3 is good, the semiconductor chip 1 does not peel off from the die pad 4 even when thermal stress, vibration, etc. are applied. Effects can be obtained.
さらに、上記実施例によれば、従来のように銀ペースト
剤３の滴下量によって接着力を調節する必要がないため
、従来調節不十分により発生していた半導体チップ１の
割れや剥離を防止することができるとともに、生産性の
向上も図ることができる、という効果が得られる。Furthermore, according to the above embodiment, there is no need to adjust the adhesive force by adjusting the amount of silver paste 3 dropped as in the conventional case, and thus cracking and peeling of the semiconductor chip 1, which conventionally occur due to insufficient adjustment, can be prevented. This has the effect that it is possible to improve productivity as well as to improve productivity.
さらにまた、上記実施例によれば、従来のダイボンディ
ング装置を使用したままで品質及び生産性の向上を図る
ことができる、という効果が得られる。Furthermore, according to the above embodiment, it is possible to improve quality and productivity while using a conventional die bonding apparatus.
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the above Examples and can be modified in various ways without departing from the gist thereof. Nor.
例えば、半導体チップの熱膨張係数とダイパッドの熱膨
張係数の中間の熱膨張係数となる物性を有する熱応力吸
収膜を被着させて、熱応力を緩和・吸収させても良い。For example, a thermal stress absorbing film having physical properties having a thermal expansion coefficient intermediate between that of the semiconductor chip and that of the die pad may be deposited to alleviate and absorb thermal stress.
また、熱応力吸収膜が接着性を有していて、熱応力を緩
和・吸収するとともに接着剤となっていても良い。この
場合には半導体チップをダイパッドに固着するために他
の接着剤を必要としない。Further, the thermal stress absorbing film may have adhesive properties and may serve as an adhesive while relaxing and absorbing thermal stress. In this case, no other adhesive is required to secure the semiconductor chip to the die pad.
さらに、フィルム状の弾性体の両面が粘着性を有する面
になっていて、このフィルム状の弾性体を半導体チップ
とダイパッドとの間に貼り付けても良い。Furthermore, both surfaces of the film-like elastic body may be adhesive surfaces, and this film-like elastic body may be attached between the semiconductor chip and the die pad.
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体装置技術につ
いて説明したが、それに限定されるものではなく、熱膨
張係数の異なる異種材料を固着する際に適用することが
可能である。In the above explanation, the invention made by the present inventor was mainly explained in terms of semiconductor device technology, which is the field of application behind the invention. It is possible to apply.
［発明の効果コ
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。[Effects of the Invention] The effects obtained by typical inventions disclosed in this application are briefly explained below.
即ち、ダイパッドに半導体チップが載設された半導体装
置であって、該半導体チップの裏面に熱応力吸収膜が被
着されているため、この熱応力吸収膜が弾性を有するこ
とにより、熱応力吸収膜の弾性変形によってダイパッド
と半導体チップとの間に生じる熱応力が吸収される。そ
のため、熱応力による半導体チップの割れや剥離が生じ
ない。In other words, it is a semiconductor device in which a semiconductor chip is mounted on a die pad, and a thermal stress absorbing film is attached to the back surface of the semiconductor chip. Thermal stress generated between the die pad and the semiconductor chip is absorbed by the elastic deformation of the film. Therefore, cracking or peeling of the semiconductor chip due to thermal stress does not occur.
従って、品質の向上が図れるとともに、接着力を調節す
る必要がないため、従来のダイボンディング装置を使用
したままでも生産性の向上を図ることができる。Therefore, quality can be improved, and since there is no need to adjust the adhesive force, productivity can be improved even if a conventional die bonding apparatus is used.
第１図は本発明の一実施例に係る半導体装置の断面図、
第２図（Ａ）〜（Ｅ）は本発明の一実施例に係る半導体
装置の製造工程図、
第３図は従来の半導体装置の断面図、
第４図は銀ペースト剤が滴下されたダイパッドの平面図
である。
■・・・・半導体チップ、２・・・・熱応力吸収膜（ポ
リマ膜）、４・・・・ダイパッド、７・・・・樹脂、８
・・・・表面活性膜、１０・・・・半導体ウェハ（シリ
コン半導体ウェハ）。
第
図
７Ｍ−′ｒ楯
７１斧胴ト乞７゜
第
図
（Ａ）
１９イづ１仁ｉう？７＼（シリコンイ博稙本８伝へ）（
Ｂ）
１゜
第２図
（Ｃ）
」０
（Ｄ）
／１
（Ｅ）FIG. 1 is a sectional view of a semiconductor device according to an embodiment of the present invention, FIGS. 2(A) to (E) are manufacturing process diagrams of a semiconductor device according to an embodiment of the present invention, and FIG. 3 is a conventional FIG. 4 is a cross-sectional view of the semiconductor device. FIG. 4 is a plan view of the die pad onto which the silver paste has been dropped. ■... Semiconductor chip, 2... Thermal stress absorbing film (polymer film), 4... Die pad, 7... Resin, 8
...Surface active film, 10...Semiconductor wafer (silicon semiconductor wafer). Figure 7M-'r shield 71 ax body 7゜Figure (A) 7\(Silicon I Hiroten Book 8) (
B) 1゜Figure 2 (C) ``0 (D) /1 (E)
Claims (1)
であって、該半導体チップの裏面に熱応力吸収膜が被着
されていることを特徴とする半導体装置。 ２、前記熱応力吸収膜として半導体用耐熱ファインポリ
マ膜が被着されていることを特徴とする請求項１記載の
半導体装置。 ３、前記熱応力吸収膜が表面活性膜を介して前記半導体
チップの裏面に被着されていることを特徴とする請求項
１又は２記載の半導体装置。[Scope of Claims] 1. A semiconductor device having a semiconductor chip mounted on a die pad, characterized in that a thermal stress absorbing film is adhered to the back surface of the semiconductor chip. 2. The semiconductor device according to claim 1, wherein a heat-resistant fine polymer film for semiconductors is deposited as the thermal stress absorbing film. 3. The semiconductor device according to claim 1 or 2, wherein the thermal stress absorbing film is adhered to the back surface of the semiconductor chip via a surface active film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2104701A JPH043946A (en) | 1990-04-20 | 1990-04-20 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2104701A JPH043946A (en) | 1990-04-20 | 1990-04-20 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH043946A true JPH043946A (en) | 1992-01-08 |
Family
ID=14387788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2104701A Pending JPH043946A (en) | 1990-04-20 | 1990-04-20 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH043946A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998043288A1 (en) * | 1997-03-24 | 1998-10-01 | Seiko Epson Corporation | Semiconductor device and method for manufacturing the same |
-
1990
- 1990-04-20 JP JP2104701A patent/JPH043946A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998043288A1 (en) * | 1997-03-24 | 1998-10-01 | Seiko Epson Corporation | Semiconductor device and method for manufacturing the same |
| US6489668B1 (en) | 1997-03-24 | 2002-12-03 | Seiko Epson Corporation | Semiconductor device and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8941226B2 (en) | Sealed semiconductor device having adhesive patch with inwardly sloped side surfaces | |
| KR100186752B1 (en) | Semiconductor chip bonding method | |
| JP3649169B2 (en) | Semiconductor device | |
| JPH04245652A (en) | Semiconductor device and manufacture thereof | |
| US20090085228A1 (en) | Die warpage control | |
| US6812064B2 (en) | Ozone treatment of a ground semiconductor die to improve adhesive bonding to a substrate | |
| JP3343317B2 (en) | Semiconductor unit and method of mounting semiconductor element | |
| JP3531580B2 (en) | Bonding method | |
| JP2888385B2 (en) | Flip-chip connection structure of light receiving / emitting element array | |
| JPH043946A (en) | Semiconductor device | |
| JPH09260567A (en) | Resin sealed semiconductor device | |
| JPH09246325A (en) | Semiconductor element mounting structure and manufacture thereof | |
| JP3682468B2 (en) | Semiconductor integrated circuit device | |
| JPH0345542B2 (en) | ||
| TW565898B (en) | Method for producing a package for semiconductor chips | |
| JPH04171970A (en) | Semiconductor device | |
| JP3908590B2 (en) | Die bonding method | |
| JP4207696B2 (en) | Manufacturing method of semiconductor package | |
| US11824024B2 (en) | Semiconductor module and method of manufacturing semiconductor module | |
| JPH02106954A (en) | Electronic device | |
| JP2002252326A (en) | Method for manufacturing semiconductor device | |
| JPH03283435A (en) | Resin discharge device | |
| JPH06177290A (en) | Semiconductor device | |
| JPH0239443A (en) | Semiconductor device | |
| JPH04335540A (en) | Manufacture of semiconductor device |