JPH0437720A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JPH0437720A
JPH0437720A JP2143668A JP14366890A JPH0437720A JP H0437720 A JPH0437720 A JP H0437720A JP 2143668 A JP2143668 A JP 2143668A JP 14366890 A JP14366890 A JP 14366890A JP H0437720 A JPH0437720 A JP H0437720A
Authority
JP
Japan
Prior art keywords
glass substrate
liquid crystal
crystal display
electrode
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2143668A
Other languages
English (en)
Inventor
Tsutomu Nomoto
野本 勉
Tamahiko Nishiki
玲彦 西木
Shigeki Ogura
小椋 茂樹
Masaharu Nobori
正治 登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2143668A priority Critical patent/JPH0437720A/ja
Publication of JPH0437720A publication Critical patent/JPH0437720A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、液晶表示装置に関するものであり、より詳し
くはアクティブマトリクス液晶デイスプレィに関するも
のである。
[従来の技術J 第2図は、従来のアクティブマトリクス液晶デイスプレ
ィの構成例を模式的に示す断面図である。
従来のアクティブマトリクス液晶デイスプレィは、第2
図に示すように、シール層21により貼り合わされた前
面ガラス基板22と薄膜トランジスタ23及び画素電極
24か備えられている背面ガラス基板25とが、スペー
サ26を介して液晶層27を挟持している。
上記前面ガラス基板22上にはITOなと透明な電極材
料からなる対向電極28が備えられ、対向電極28上に
はブラックマトリクス29か備えられ、さらにブラック
マトリクス29上には配向膜30が備えられている。
一方、上記背面ガラス基板25の上記前面ガラス基板2
2に対向する面上には、複数のデータライン電極と走査
電極とか互いに直交するストライブ状に形成されており
、薄膜トランジスタ23は上記両電極の交点に備えられ
ている。また、上記画素電極24か、両電極の間に備え
られており、画素電極24は薄膜トランジスタ23に接
続されている。そして、薄膜トランジスタ23及び画素
電極24上には、薄膜トランジスタ23及び画素電極2
4の表面を保護するための絶縁膜31が備えられており
、絶縁膜31上に配向膜32が備えられている。
上記構成を有する従来のアクティブマトリクス液晶デイ
スプレィにおいては、上記画素電極24と対向電極28
との間に電圧を印加して両電極間の液晶の配列状態を変
化させることにより表示を行なうので、画面各部のコン
トラストを均一にするために前面ガラス基板22と背面
ガラス基板25との間に備えられている液晶層27の厚
さ(セル間隔)を一定に保持することが必要である。そ
こで、ガラスファイバー、セラミックまたは樹脂からな
り、はぼ均一な直径を有する球形または円筒形状に成型
されたスペーサ26が前面ガラス基板22と背面ガラス
基板25との間に散布され、前面ガラス基板22と背面
ガラス基板25とはスペーサ26を介して液晶層27を
挟持している。
上記スペーサ26の直径は、通常3〜10μmの範囲に
て適宜設定されている。
上記従来のアクティブマトリクス液晶デイスプレィは、
上記スペーサ26を背面ガラス基板25上に散布した後
、前面ガラス基板22と背面ガラス基板25とをシール
層21を介し加圧固定して貼り合わせることにより形成
されている。
[発明が解決しようとする課題] しかしながら、上記従来のアクティブマトリクス液晶デ
イスプレィでは、スペーサが背面基板上に不規則に散布
されるので、必ずしも所望しない位置にもスペーサが配
置されることがあるとの問題がある。
例えば、上記背面基板上に散布されたスペーサが薄膜ト
ランジスタの上に位置すると、アクティブマトリクス液
晶デイスプレィでは薄膜トランジスタが形成されている
箇所のセル間隔が狭くなっているので、前面基板と背面
基板とを加圧固定して貼り合わせる際に上記スペーサー
がトランジスタを構成するドレイン電極(データライン
電極)またはゲート電極(走査ライン電極)を圧迫して
上記電極を損傷させることかある。上記電極の損傷は、
しばしば上記電極を断線させる。
トレイン電極またはソース電極か断線すると、データ信
号または走査信号かパネル全体に伝達されなくなり、ア
クティブマトリクス液晶デイスプレィの表示欠陥の原因
となる。
そこで、本発明は上記したような従来技術の課題を解決
するためになされたもので、その目的とするところは、
画面各部のコントラストが均一であって、表示欠陥のな
い液晶表示装置を提供することにある。
[課題を解決するための手段] 本発明に係わる液晶表示装置は、薄膜トランジスタ及び
画素電極を備えている第一の基板と、上記画素電極に対
向する電極が備えられている第二の基板と、上記第一及
び第二の基板間に備えられている液晶層とからなる液晶
表示装置において、上記第一及び第二の基板か上記第一
の基板上の所定の位置に備えられている絶縁体を介して
上記液晶層を挟持していることを特徴としている。
[作用] 本発明の液晶表示装置においては、薄膜トランジスタ及
び画素電極の表面を保護するための絶縁膜上に、絶縁体
からなる柱状のセル間隔保持材を形成している。上記絶
縁体は上記絶縁膜上の各部で均一な厚さに形成されるの
で、前面基板と背面基板とか上記絶縁体を介して液晶層
を挟持することにより、スペーサを使用することなく、
画面各部における液晶層のセル間隔か一定に保持される
しかも、上記絶縁体は上記表面保護膜上の所望の位置に
形成できるので、薄膜トランジスタ部を避けて形成する
ことにより、不規則に散布されたスペーサと異なり、前
面基板と背面基板との貼り合わせの際に1〜レイン電極
またはゲート電極が圧迫されることかない。
従って、本発明により、画面各部におけるセル間隔を均
一にてきるとともに、薄膜トランジスタの各電極の損傷
をも避けることができる。
[実施例コ 以下に本発明を図示の実施例に基づいて説明する。
第1図は、本発明に従うアクティブマトリクス液晶デイ
スプレィの一実施例を模式的に示す断面図である。本実
施例のアクティブマトリクス液晶デイスプレィは、第1
図に示すように、前面ガラス基板2と背面ガラス基板3
とがシール層1により貼り合わされ、前面ガラス基板2
と背面ガラス基板3との間に液晶層4が備えられている
上記前面ガラス基板2上にはITOなとの透明な電極材
料からなる対向電極5が備えられ、対向電極5上にはブ
ラックマトリクス6が備えられ、さらにブラックマトリ
クス6上には配向膜7が備えられている。
一方、上記背面ガラス基板3の上記前面ガラス基板2に
対向する面上には、複数のデータライン電極と走査電極
とが互いに直交するストライプ状に形成されており、上
記両電極の交点には薄膜トランジスタ8が備えられてい
る。また、上記両電極の間には画素電極9が備えられて
おり、画素電極9は薄膜トランジスタ8に接続されてい
る。上記薄膜トランジスタ8及び画素電極9上には、薄
膜トランジスタ8及び画素電極9の表面を保護するため
の絶縁膜10が備えられており、絶縁膜10上に配向膜
11が備えられている。
そして、本実施例のアクティブマトリクス液晶デイスプ
レィでは、前面ガラス基板2と背面ガラス基板3とが上
記絶縁膜10上の所定の位置に均一な厚さにて形成され
ている絶縁体12を介して液晶層4を挟持していること
を特徴としている。
上記絶縁体12は、上記絶縁膜10上の薄膜トランジス
タ8が配置されていない領域に形成されていることが好
ましく、前面ガラス基板2上のブラックマトリクス6に
対向する領域に形成されていることがさらに好ましい。
絶縁体10が上記領域に形成されていることにより、薄
膜トランジスタ8の各電極が前面ガラス基板2と背面ガ
ラス基板3とを貼り合わせる際に損傷することを避ける
ことができ、また、画素の開口率を向上させることがで
きる。
上記絶縁体12を形成する材料としては、例えば、炭化
シリコン(SiC)、窒化シリコン(SiN、)或いは
酸化シリコン(Sin、)などを挙げることができるが
、SiCが特に好ましい。絶縁体12の厚さは、所望の
セル間隔にしたがって任意に設定すればよく、通常3〜
10μm程度の範囲の値に設定される。
上記絶縁体12のガラス基板に平行な面の形状は、正方
形、長方形、或いは円形など任意の形状であってよく、
そのガラス基板に平行な面の断面積は、前面ガラス基板
と背面ガラス基板との貼り合わせの際の加圧に耐えられ
る程度であることが好ましい。上記断面積は、例えば、
絶縁体12の断面形状が正方形であるときには3μmX
3μm〜15μm×15μm程度の範囲であることが好
ましい。
本実施例において、上記絶縁体は上記形状を有する柱状
に形成されていることが好ましい。
本実施例のアクティブマトリクス液晶デイスプレィは、
例えば、次の様にして有利に製造することができる。
まず、背面ガラス基板3上にクロム(Cr)、タンタル
(Ta)、モリブデン(M o )なとの金属のいずれ
かひとつをスパッタリング法または蒸着法により成膜し
、0.1〜0.3μm程度の厚さの金属膜を形成する。
次いで、上記金属膜をフォトリソグラフィー及びエツチ
ングにより、ゲート電極のパターンに形成する。上記ゲ
ート電極はストライブ状に複数形成されている。
次に、背面ガラス基板3上にITOなとの透明電極材料
をスパッタリング法または蒸着法により、0.1μm程
度の厚さになるように成膜する。次いで、上記透明電極
膜をフォトリソグラフィー及びエツチングにより、画素
電極9のパターンに形成する。
次に、NH3及びS iH4を主成分ガスとするプラズ
マCVD法によりS iN x膜を背面カラス基板3の
全面に0. 1〜0.4μm程度の厚さになるように成
膜し、次いで、S iH4を主成分ガスとするプラズマ
CVD法によりアモルファスシリコン(a−8i)膜を
背面ガラス基板3の全面に0.05〜0.2μm程度の
厚さになるように成膜する。次いで、上記S r N 
x膜及びa−8i膜をフォトリソグラフィー及びエツチ
ングにより所定のパターンに形成する。上記工程により
SiN。
膜からゲート絶縁膜が、a−3i膜から半導体膜がそれ
ぞれ形成される。
次に、背面ガラス基板3の全面にアルミニウム(AI)
、ニッケル(Ni)、クロム、モリブデン、銅(Cu)
などの金属または上記金属を組合せてなるニクロム(N
iCr)なとの合金のいずれかひとつをスパッタリング
法または蒸着法により成膜し、0.3〜1.0μm程度
の厚さの金属膜を形成する。次いで、上記金属膜をフォ
トリソグラフィー及びエツチングにより所定のパターン
に形成する。
上記工程により、データライン電極、ドレイン電極及び
、ソース電極かそれぞれ形成される。上記工程において
、上記データライン電極は上記ゲート電極と直交するス
トライプ状に複数形成されており、上記ドレイン電極は
上記データライン電極とデータ電極との交点において上
記データライン電極と一体的に形成されている。
上記ゲート電極、ゲート絶縁膜、半導体膜、ドレイン電
極、及びソース電極により、薄膜トランジスタ10が構
成される。薄膜トランジスタ10は、上記データライン
電極とゲート電極との交点に、形成されている。
次に、背面ガラス基板3の全面にS iN xなとから
なる絶縁膜10を形成する。上記SiN、膜はNH3及
びS iHaを主成分ガスとするプラズマCVD法によ
り形成すればよい。上記絶縁膜10は、薄膜トランジス
タ8及び画素電極9の表面を保護する機能を有する。
次に、5IH4及びエチレンを主成分ガスとするプラズ
マCVD法によりSiC膜を背面ガラス基板3の全面に
3〜10μm程度の厚さになるように成膜する。次いで
、上記SiC膜をフォトリソグラフィー及びエツチング
により所定のパターンに形成する。上記工程により、柱
状の絶縁体12か形成される。絶縁体12は、上記絶縁
膜10上の薄膜トランジスタ8か配置されていない領域
に形成されていることが好ましく、前面ガラス基板2上
のブラックマトリクス6に対向する予定の領域に形成さ
れていることがさらに好ましい。
次に、背面ガラス基板3の全面に0. 1μm程度の厚
さのポリイミド膜を成膜し、上記ポリイミド膜をラビン
グ処理して、配向膜12を形成する。
以上で、薄膜トランジスタ及び画素電極を備えた背面ガ
ラス基板の製造か完了する。
上記製造方法において、絶縁体12は絶縁膜10の形成
後、配向膜11の形成前に形成されることが好ましい。
絶縁体12を配向膜11の形成後に形成すると、絶縁膜
12形成の際のエツチング等によりラビング処理された
配向膜11表面が損傷を受けることかある。
また、絶縁体12の形成後に配向膜11を形成すると絶
縁体12の近傍では配向膜11の配向処理が不十分にな
ることか考えられるか、上記したように絶縁体12をブ
ラックマトリクス6に対向する予定の領域に形成するこ
とにより絶縁体12近傍にてきる配向処理が不十分な部
分の表示に対する影響を低減することかできる。
次に、前面ガラス基板2上にITOなとの透明電極材料
をスパッタリング法または蒸着法により、0.1μm程
度の厚さになるように成膜し、対向電極5を形成する。
次いで、対向電極5上の薄膜トランジスタ8に対向する
予定の領域にブラックマトリクス6を形成する。ブラッ
クマトリクス6はそれ自体公知の材料及び方法により形
成すればよい。次いで、前面ガラス基板2の全面に0.
 1μm程度の厚さのポリイミド膜を成膜し、上記ポリ
イミド膜をラビング処理して、配向膜7を形成する。
次に、前面ガラス基板2上の所定の位置に、3〜10μ
mの範囲のほぼ均一な直径を有する球形または円筒形状
でガラスファイバー、セラミックまたは樹脂からなる成
形体を含む高分子絶縁材料を厚膜のスクリーン印刷法に
より所定のパターンに成膜し、シール層1を形成する。
上記高分子絶縁材料として、例えば、エポキシ系、アク
リル系、ポリエステル系などの高分子樹脂を挙げること
かできる。上記シール層1の厚さは、所望のセル間隔に
したがって任意に設定すればよく、通常5〜20μmの
範囲にて適宜設定される。
次に、上記薄膜トランジスタ8及び画素電極9を備えた
背面ガラス基板と上記前面ガラス基板とを、薄膜トラン
ジスタ8及び画素電極9が備えられている面と対向電極
6が備えられている面とが対向するようにして、上記シ
ール層1により位置合せして加圧固定し、シール層1の
高分子絶縁材料を加熱硬化させることにより両基板を貼
り合わせる。このとき、絶縁体12は、上記背面ガラス
基板と前面ガラス基板との間の液晶層4の間隔を一定に
保持するように機能するが、薄膜トランジスタ8が配置
されていない領域に形成されているので、上記加圧操作
により薄膜トランジスタ8を構成する各電極を傷つける
ことがない。
次に、シール層1により貼り合わされた上記背面ガラス
基板と前面ガラス基板との内部を真空脱気し、注入口(
図示せず)から液晶を注入し、アクティブマトリクス液
晶デイスプレィの製造を完了する。
[発明の効果] 以上詳細に説明したように、本発明の液晶表示装置によ
れば、均一な厚さに形成されている絶縁体により液晶層
のセル間隔が保持されているので画面各部で均一なコン
トラストが得られ、且つ、上記絶縁体は薄膜トランジス
タが配置されていない領域に形成されているので製造工
程において上記薄膜トランジスタの電極を傷つけること
がなく、従って表示欠陥を低減することができる。
【図面の簡単な説明】
第1図は本発明に係わるアクティブマトリクス液晶デイ
スプレィの一実施例を模式的に示す断面図であり、 第2図は従来のアクティブマトリクス液晶デイスプレィ
の構成例を模式的に示す断面図である。 2・・・前面ガラス基板、 3・・・背面ガラス基板、 12・・・、絶縁体。

Claims (1)

  1. 【特許請求の範囲】 薄膜トランジスタ及び画素電極を備えている第一の基板
    と、 上記画素電極に対向する電極が備えられている第二の基
    板と、 上記第一及び第二の基板間に備えられている液晶層とか
    らなる液晶表示装置において、 上記第一及び第二の基板が上記第一の基板上の所定の位
    置に備えられている絶縁体を介して上記液晶層を挟持し
    ていることを特徴とする液晶表示装置。
JP2143668A 1990-06-01 1990-06-01 液晶表示装置 Pending JPH0437720A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2143668A JPH0437720A (ja) 1990-06-01 1990-06-01 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2143668A JPH0437720A (ja) 1990-06-01 1990-06-01 液晶表示装置

Publications (1)

Publication Number Publication Date
JPH0437720A true JPH0437720A (ja) 1992-02-07

Family

ID=15344162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2143668A Pending JPH0437720A (ja) 1990-06-01 1990-06-01 液晶表示装置

Country Status (1)

Country Link
JP (1) JPH0437720A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6221062A (ja) * 1985-07-17 1987-01-29 アライド―シグナル・インコーポレーテッド 標的ヌクレオチド配列アツセイのための方法、キツトおよび試薬複合体
WO2000045360A1 (fr) * 1999-01-28 2000-08-03 Seiko Epson Corporation Panneau electro-optique, affichage de projection, et procede de fabrication associe
JP2008225511A (ja) * 2008-06-20 2008-09-25 Seiko Epson Corp 電気光学装置の製造方法及び電気光学装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6221062A (ja) * 1985-07-17 1987-01-29 アライド―シグナル・インコーポレーテッド 標的ヌクレオチド配列アツセイのための方法、キツトおよび試薬複合体
JP2609231B2 (ja) * 1985-07-17 1997-05-14 アライド―シグナル・インコーポレーテッド 標的ヌクレオチド配列アツセイのための方法、キツトおよび試薬複合体
WO2000045360A1 (fr) * 1999-01-28 2000-08-03 Seiko Epson Corporation Panneau electro-optique, affichage de projection, et procede de fabrication associe
US6636192B1 (en) 1999-01-28 2003-10-21 Seiko Epson Corporation Electrooptic panel, projection display, and method for manufacturing electrooptic panel
KR100411678B1 (ko) * 1999-01-28 2003-12-18 세이코 엡슨 가부시키가이샤 전기 광학 패널, 투사형 표시 장치 및 전기 광학 패널의제조 방법
JP2008225511A (ja) * 2008-06-20 2008-09-25 Seiko Epson Corp 電気光学装置の製造方法及び電気光学装置

Similar Documents

Publication Publication Date Title
JP3472422B2 (ja) 液晶装置の製造方法
JPH03148636A (ja) アクティブマトリクス型液晶表示素子の製造方法
KR20070116730A (ko) 액정표시장치 및 그 제조 방법
US7253866B2 (en) Method of fabricating liquid crystal display device
US20020085149A1 (en) Liquid crystal display device and method for manufacturing the same
JP2002365614A (ja) 液晶表示装置の製造方法
US5940056A (en) Liquid crystal display device
JP3103981B2 (ja) 半導体単結晶基板液晶パネル装置
US6906772B2 (en) Liquid crystal display device and fabrication method thereof
JPH06186588A (ja) 液晶表示装置
KR100269351B1 (ko) 횡전계방식 액정표시장치
US7528924B2 (en) Liquid crystal display and fabrication method thereof
US6307611B1 (en) Method for manufacturing pixel electrodes of liquid crystal display
JPH0437720A (ja) 液晶表示装置
JPH11264970A (ja) 液晶表示装置
US20040046918A1 (en) In-plane switching mode liquid crystal display device and fabrication method thereof
JPH05289109A (ja) 液晶表示装置
KR100603669B1 (ko) 액정표시장치 및 그 제조방법
JP3410754B2 (ja) 液晶表示装置
JPH07281197A (ja) カラー液晶表示パネル
US10274775B2 (en) Liquid crystal display device
US20020085142A1 (en) Liquid crystal display device and method of manufacturing the same
JPH0437721A (ja) 液晶表示装置
JPH0475025A (ja) Lcdパネル
JPH04119331A (ja) 薄膜トランジスタとその製造方法