JPH04373300A - Signal processing circuit - Google Patents

Abstract

PURPOSE:To detect an envelope level of the larger signal between a left and a right audio signals at smaller numbers of steps in an audio DSP circuit which processes a regenerative audio signal. CONSTITUTION:Firstly, inputted left and right audio signal levels are compared with each other by a level comparing circuit 50, and then an absolute value of the larger signal level is detected by an absolute value detection circuit 51 and an envelope detection circuit 52. Thus, only one line of absolute value detection circuit is required and the number of processing steps decreases.

Description

【発明の詳細な説明】[Detailed description of the invention]

【０００１】0001

【産業上の利用分野】この発明は、例えばＤＳＰが搭載
されるコンパクトディスクに用いて好適な信号処理回路
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal processing circuit suitable for use in, for example, a compact disc equipped with a DSP.

【従来の技術】[Conventional technology]

【０００２】0002

【従来の技術】ＤＳＰ（ディジタル・シグナル・プロセ
ッサ）を搭載した携帯型のコンパクトディスクプレーヤ
が知られている。このようなコンパクトディスクプレー
ヤにおいて、ＤＳＰを用いて、例えば、左右のディジタ
ルオーディオ信号のうちの大きい方の信号のエンベロー
プレベルを検出し、このエンベロープレベルに応じて信
号レベルを非線形に制御し、レベルの小さい信号を効果
的に再生できる処理を行わせるようにしたものがある。2. Description of the Related Art Portable compact disc players equipped with a DSP (digital signal processor) are known. In such a compact disc player, for example, a DSP is used to detect the envelope level of the larger of the left and right digital audio signals, control the signal level nonlinearly according to this envelope level, and adjust the level. There are devices that perform processing to effectively reproduce small signals.

【０００３】このように、左右の入力信号のうちの大き
い方の信号レベルを検出する処理をＤＳＰを用いて実現
する場合、従来では、左右のオーディオ信号のエンベロ
ープレベルを先ず検出し、それから、検出された左右の
オーディオ信号のエンベロープレベルを比較し、左右の
オーディオ信号レベルのうちの大きい方の信号のエンベ
ロープレベルの絶対値を求めるようにしている。[0003] In this way, when implementing the process of detecting the signal level of the larger of the left and right input signals using a DSP, conventionally the envelope levels of the left and right audio signals are first detected, and then the detection The envelope levels of the left and right audio signals thus obtained are compared, and the absolute value of the envelope level of the larger one of the left and right audio signal levels is determined.

【０００４】つまり、図７は、そのようにして左右のオ
ーディオ信号レベルのうちの大きい方の信号レベルを求
めるようにした従来の信号処理の流れを示すものである
。図７において、入力端子１０１Ａ及び１０１Ｂに、左
右のディジタルオーディオ信号が供給される。このディ
ジタルオーディオ信号のレベルがエンベロープ検波回路
１０２Ａ及び１０２Ｂで検出される。エンベロープ検波
回路１０２Ａ及び１０２Ｂの出力がレベル比較回路１０
３に供給される。レベル比較回路１０３で、エンベロー
プ検波回路１０２Ａ及び１０２Ｂの出力が比較され、大
きい方の信号が絶対値回路１０４に供給される。絶対値
回路１０４で、入力信号のうちの大きい方の信号のエン
ベロープレベルの絶対値が求められる。That is, FIG. 7 shows the flow of conventional signal processing in which the larger of the left and right audio signal levels is determined. In FIG. 7, left and right digital audio signals are supplied to input terminals 101A and 101B. The level of this digital audio signal is detected by envelope detection circuits 102A and 102B. The outputs of the envelope detection circuits 102A and 102B are connected to the level comparison circuit 10.
3. A level comparison circuit 103 compares the outputs of the envelope detection circuits 102A and 102B, and supplies the larger signal to the absolute value circuit 104. An absolute value circuit 104 determines the absolute value of the envelope level of the larger of the input signals.

【０００５】[0005]

【課題を解決するための手段】ところが、このようにし
て左右のオーディオ信号のうちの大きい方の信号のエン
ベロープレベルを検出するのでは、処理ステップ数が多
くなるという問題がある。すなわち、従来では、エンベ
ロープレベルを検出する処理が左右の２系統にあるため
、その分のステップ数が多くなっている。[Means for Solving the Problems] However, detecting the envelope level of the larger of the left and right audio signals in this manner poses a problem in that the number of processing steps increases. That is, conventionally, the processing for detecting the envelope level is performed in two systems, left and right, so the number of steps increases accordingly.

【０００６】したがって、この発明の目的は、左右のオ
ーディオ信号のうちの大きい方の信号のエンベロープレ
ベルを検出する処理を、短いステップで実現できる信号
処理回路を提供することにある。Therefore, an object of the present invention is to provide a signal processing circuit that can detect the envelope level of the larger of left and right audio signals in short steps.

【０００７】[0007]

【課題を解決するための手段】この発明は、入力される
複数の信号を比較するとともに、これらの信号のうち振
幅の大きさの最も大なる信号を出力する信号比較部と、
この信号比較回路から出力される信号を振幅の大きさに
応じてエンペロープ信号を出力するエンベロープ信号検
出部とからなる信号処理回路である。[Means for Solving the Problems] The present invention includes a signal comparison unit that compares a plurality of input signals and outputs a signal with the largest amplitude among these signals;
This signal processing circuit includes an envelope signal detection section that outputs an envelope signal according to the amplitude of the signal output from the signal comparison circuit.

【０００８】[0008]

【作用】左右のオーディオ信号レベルのうちの大きい方
の信号レベルの絶対値を求めるのに、先ず、レベル比較
回路５０で左右のオーディオ信号レベルを先ず比較して
大きい方を選択し、それから、絶対値検波回路５１で絶
対値を検波し、エンベロープ検波回路５２でエンベロー
プ検波を行うようにしている。このため、エンベロープ
検波を行うステップが１段となり、従来に比べて処理ス
テップ数の減少が図れる。[Operation] To find the absolute value of the larger of the left and right audio signal levels, the level comparison circuit 50 first compares the left and right audio signal levels, selects the larger one, and then selects the absolute value. A value detection circuit 51 detects the absolute value, and an envelope detection circuit 52 performs envelope detection. Therefore, there is only one step for performing envelope detection, and the number of processing steps can be reduced compared to the conventional method.

【０００９】[0009]

【実施例】この発明の実施例について、以下の順序で説
明する。 ａ．コンパクトディスクプレーヤの全体構成ｂ．システ
ムコントローラの基本的な動作ｃ．オーディオＤＳＰで
の信号処理の実現ｄ．フィルタの構成の実現EXAMPLES Examples of the present invention will be described in the following order. a. Overall configuration of compact disc player b. Basic operation of system controller c. Realization of signal processing in audio DSP d. Realizing the configuration of the filter

【００１０】ａ．コンパクトディスクプレーヤの全体構
成 以下、この発明の一実施例について図面を参照して説明
する。図２は、この発明が適用できるコンパクトディス
クプレーヤの全体構成を示すものである。図２において
、コンパクトディスク１には、スパイラル状のトラック
に沿って、所定の記録フォーマットでディジタルオーデ
ィオ信号が記録される。コンパクトディスク１は、スピ
ンドルモータ２により、ＣＬＶ（線速度一定）で以て回
転制御される。スピンドルモータ２の回転制御は、再生
信号のビットクロックを検出して、システムコントロー
ル用のＣＰＵ６の制御の下に、サーボ信号処理回路５に
より行われる。a. Overall Configuration of Compact Disc Player An embodiment of the present invention will be described below with reference to the drawings. FIG. 2 shows the overall configuration of a compact disc player to which the present invention can be applied. In FIG. 2, a digital audio signal is recorded on a compact disc 1 along a spiral track in a predetermined recording format. The compact disc 1 is rotationally controlled by a spindle motor 2 at CLV (constant linear velocity). Rotation control of the spindle motor 2 is performed by a servo signal processing circuit 5 under the control of a system control CPU 6 by detecting a bit clock of a reproduced signal.

【００１１】コンパクトディスク１に対向して、光ピッ
クアップ３が設けられる。この光ピックアップ３をコン
パクトディスク１の径方向に移動させるために、スレッ
ド送りモータ４が設けられる。スレッド送りモータ４は
、システムコントロール用のＣＰＵ６の制御の下に、コ
ンパクトディスク１の径方向に沿って、動かされる。 光ピックアップ３には、光軸方向を２軸に制御する２軸
デバイスが設けられる。この２軸デバイスは、サーボ信
号処理回路５により、システムコントロール用のＣＰＵ
６の制御の下に駆動され、トラッキングサーボ及びフォ
ーカスサーボ制御が行われる。An optical pickup 3 is provided opposite the compact disc 1. A thread feed motor 4 is provided to move the optical pickup 3 in the radial direction of the compact disc 1. The thread feed motor 4 is moved along the radial direction of the compact disc 1 under the control of a CPU 6 for system control. The optical pickup 3 is provided with a two-axis device that controls the direction of the optical axis into two axes. This two-axis device uses a servo signal processing circuit 5 to control the CPU for system control.
6, and tracking servo and focus servo control are performed.

【００１２】光ピックアップ３の再生信号がＲＦアンプ
７を介して、ＣＤディジタル信号処理回路８に供給され
る。ＣＤディジタル信号処理回路８に対して、メモリ９
が設けられる。ＣＤディジタル信号処理回路８は、コン
パクトディスクからの再生信号を波形整形してＥＦＭ信
号を形成し、このＥＦＭ信号を復調し、エラー訂正処理
等を行い、左右のディジタルオーディオ信号をデコード
するものである。このＣＤディジタル信号処理回路８は
、システムコントロール用のＣＰＵ６により制御される
。また、ＣＤディジタル信号処理回路８からサブコード
情報等が得られ、このサブコード情報がシステムコント
ロール用のＣＰＵ６に供給される。A reproduced signal from the optical pickup 3 is supplied to a CD digital signal processing circuit 8 via an RF amplifier 7. For the CD digital signal processing circuit 8, the memory 9
is provided. The CD digital signal processing circuit 8 shapes the waveform of the reproduced signal from the compact disc to form an EFM signal, demodulates this EFM signal, performs error correction processing, etc., and decodes left and right digital audio signals. . This CD digital signal processing circuit 8 is controlled by a CPU 6 for system control. Further, subcode information etc. are obtained from the CD digital signal processing circuit 8, and this subcode information is supplied to the CPU 6 for system control.

【００１３】ＣＤディジタル信号処理回路８の出力がオ
ーディオＤＳＰ１０に供給される。オーディオＤＳＰ１
０は、再生音に対して、必要に応じて信号処理を施すも
のである。オーディオＤＳＰ１０は、例えば、ノーマル
モードと、ＤＢＢ（ダイナミック・バス・ブースト）モ
ードと、ＤＤＳ（ディジタル・ダイナミック・サラウン
ド）モードとが設定できる。ＤＢＢモードは、低域を持
ち上げて迫力ある再生音が得られるような処理をするた
めのモードである。ＤＤＳモードは、埋もれている小さ
い再生音が浮き上がって聞こえるような処理を行うモー
ドである。The output of the CD digital signal processing circuit 8 is supplied to an audio DSP 10. Audio DSP1
0 performs signal processing on the reproduced sound as necessary. The audio DSP 10 can be set to, for example, a normal mode, a DBB (dynamic bass boost) mode, and a DDS (digital dynamic surround) mode. The DBB mode is a mode for processing to boost the low range and obtain powerful reproduced sound. The DDS mode is a mode in which processing is performed so that hidden, low-pitched reproduced sounds can be heard more prominently.

【００１４】オーディオＤＳＰ１０に対して専用のＣＰ
Ｕは用意されず、オーディオＤＳＰ１０もまた、システ
ムコントロール用のＣＰＵ６により制御される。このよ
うにオーディオＤＳＰ１０をシステムコントロール用の
ＣＰＵ６で制御できるのは、各モードが係数の変更だけ
で対応でき、従来に比べて、オーディオＤＳＰ１０を容
易に管理できるからである。オーディオＤＳＰ１０に対
して専用のＣＰＵが設けられないので、機器の小型化が
図れると共に、コストダウンが図れる。各モードが係数
の変更だけで対応できることについては、後に説明する
。A dedicated CP for the audio DSP 10
No U is provided, and the audio DSP 10 is also controlled by the CPU 6 for system control. The reason why the audio DSP 10 can be controlled by the system control CPU 6 in this way is that each mode can be handled by simply changing the coefficients, and the audio DSP 10 can be managed more easily than in the past. Since a dedicated CPU is not provided for the audio DSP 10, the device can be made smaller and costs can be reduced. The fact that each mode can be handled simply by changing the coefficients will be explained later.

【００１５】オーディオＤＳＰ１０の出力がディジタル
フィルタ１１に供給される。ディジタルフィルタ１１の
出力がＤ／Ａコンバータ１２に供給される。Ｄ／Ａコン
バータ１２の出力が左右のアナログオーディオアンプ１
３Ａ及び１３Ｂに供給される。アナログオーディオアン
プ１３Ａ及び１３Ｂのゲインは、ノーマルモードの時と
、ＤＢＢモード或いはＤＤＳモードの時とで切り替えら
れる。ＤＢＢモード或いはＤＤＳモードのときには、ノ
ーマルモードの時に比べて、ゲインが上げられる。これ
は、後に説明するように、ノーマルモードの時には十分
な再生音が得られ、ＤＢＢモード或いはＤＤＳモードの
時には、オーディオＤＳＰに、そのダイナミックレンジ
を越える入力がなされないようにするためである。左右
のアナログオーディオアンプ１３Ａ及び１３Ｂの出力が
出力端子１４Ａ及び１４Ｂから出力される。The output of the audio DSP 10 is supplied to a digital filter 11. The output of digital filter 11 is supplied to D/A converter 12 . The output of the D/A converter 12 is connected to the left and right analog audio amplifiers 1.
3A and 13B. The gains of the analog audio amplifiers 13A and 13B can be switched between the normal mode and the DBB mode or DDS mode. In the DBB mode or DDS mode, the gain is increased compared to the normal mode. As will be explained later, this is to ensure that sufficient reproduced sound is obtained in the normal mode, and that input exceeding the dynamic range of the audio DSP is not made in the DBB mode or DDS mode. The outputs of the left and right analog audio amplifiers 13A and 13B are output from output terminals 14A and 14B.

【００１６】システムコントロール用のＣＰＵ６には、
入力キー１５から入力が与えられる。この入力に応じて
、各システムの制御状態が設定される。また、システム
コントロール用のＣＰＵ６には、ディスプレイ１６が設
けられる。このディスプレイ１６に、必要な情報が表示
される。[0016] The CPU 6 for system control includes:
Input is given from the input key 15. The control state of each system is set according to this input. Further, a display 16 is provided in the CPU 6 for system control. Necessary information is displayed on this display 16.

【００１７】ｂ．システムコートローラの基本的な動作
この発明の一実施例では、システムコントロール用のＣ
ＰＵ６が、システム全体の処理と、オーディオＤＳＰ１
０の制御とを行っている。この際、システム全体の処理
がオーディオＤＳＰ１０の制御に優先される。b. Basic operation of the system coat roller In one embodiment of the present invention, a C for system control is provided.
PU6 handles the entire system processing and audio DSP1
0 control is performed. At this time, the processing of the entire system is prioritized over the control of the audio DSP 10.

【００１８】つまり、図３は、システムコントロール用
のＣＰＵ６で行う処理の概要を示すフローチャートであ
る。入力キー１５から演奏開始が入力されると、システ
ムコントロール用のＣＰＵ６は、各回路をパワーオンさ
せる（ステップ２１）。そして、電源が安定される間ウ
ェイトされる（ステップ２２）。電源が安定したころ、
サーボ系の初期化及びサーボ系のデータの転送が行われ
る（ステップ２３）。そして、オーディオＤＳＰ１０に
、必要なデータが転送される（ステップ２４）。必要な
データが転送されたら、演奏が開始される（ステップ２
５）。That is, FIG. 3 is a flowchart showing an overview of the processing performed by the system control CPU 6. When the start of performance is input from the input key 15, the system control CPU 6 powers on each circuit (step 21). Then, it waits while the power supply is stabilized (step 22). When the power became stable,
Initialization of the servo system and transfer of servo system data are performed (step 23). Then, the necessary data is transferred to the audio DSP 10 (step 24). Once the necessary data has been transferred, the performance will begin (step 2).
5).

【００１９】演奏中に、サブコード情報が送られて来た
かどうかが判断される（ステップ２６）。サブコード情
報は、例えば約１３ｍｓｅｃ毎に得られる。サブコード
情報が来たら、サブコード情報が読み込まれ（ステップ
２７）、オーディオＤＳＰフラグがセットされているか
どうかが判断される（ステップ２８）。オーディオＤＳ
Ｐフラグがセットされていなければ、ステップ２６に戻
り、サブコード情報の読込み処理が続行される。During the performance, it is determined whether subcode information has been sent (step 26). Subcode information is obtained, for example, approximately every 13 msec. When the subcode information is received, the subcode information is read (step 27), and it is determined whether the audio DSP flag is set (step 28). audio DS
If the P flag is not set, the process returns to step 26 and the subcode information reading process continues.

【００２０】ステップ２６で、サブコード情報が来てい
ないと判断されるときには、すなわち、サブコード情報
が得られる間では、表示処理、サーホ処理、入力読込み
処理が行われる（ステップ２９）。そして、オーディオ
ＤＳＰ１０のモードやエフェクト量が変更されたかどう
かが判断される（ステップ３０）。オーディオＤＳＰ１
０のモードやエフェクト量が変更されていなければ、ス
テップ２６に戻り、サブコード情報の読込み処理が続行
される。When it is determined in step 26 that subcode information has not arrived, that is, while subcode information is being obtained, display processing, search processing, and input reading processing are performed (step 29). Then, it is determined whether the mode or effect amount of the audio DSP 10 has been changed (step 30). Audio DSP1
If the mode and effect amount of 0 have not been changed, the process returns to step 26 and the subcode information reading process is continued.

【００２１】ステップ３０で、オーディオＤＳＰ１０の
モードやエフェクト量が変更されていれば、サブコード
情報が送られて来ているかどうかが判断される（ステッ
プ３１）。サブコード情報が送られていなければ、オー
ディオＤＳＰ１０のモードやエフェクト量を変更させる
ための処理が行われる（ステップ３２）。それから、オ
ーディオＤＳＰフラグがクリアされる（ステップ３３）
。それから、ステップ２６に戻り、サブコード情報の読
込み処理が続行される。If the mode and effect amount of the audio DSP 10 have been changed in step 30, it is determined whether subcode information is being sent (step 31). If subcode information has not been sent, processing is performed to change the mode and effect amount of the audio DSP 10 (step 32). The audio DSP flag is then cleared (step 33).
. Then, the process returns to step 26 to continue reading the subcode information.

【００２２】ステップ３０で、オーディオＤＳＰ１０の
モードやエフェクト量が変更されていても、サブコード
情報が送られて来ているなら、この処理を優先させなけ
ればならない。このため、ステップ３１で、サブコード
情報が送られてきていると判断されたら、オーディオＤ
ＳＰフラグがセットされ（ステップ３４）、ステップ２
６に戻される。[0022] In step 30, even if the mode or effect amount of the audio DSP 10 has been changed, if subcode information is being sent, this processing must be given priority. Therefore, if it is determined in step 31 that subcode information is being sent, the audio D
The SP flag is set (step 34) and step 2
It will be returned to 6.

【００２３】オーディオＤＳＰフラグがセットされてい
ると、ステップ２７でサブコード情報が読み込まれた後
、ステップ２８でオーディオＤＳＰフラグがセットされ
ていることが検出され、ステップ３２に行き、オーディ
オＤＳＰ１０のモードやエフェクト量を変更させるため
の処理が行われる。それから、ステップ３３で、オーデ
ィオＤＳＰフラグがクリアされる、それから、ステップ
２６に戻り、サブコード情報の読込み処理が続行される
。If the audio DSP flag is set, subcode information is read in step 27, and then it is detected in step 28 that the audio DSP flag is set, and the process goes to step 32, where the mode of the audio DSP 10 is set. Processing is performed to change the effect amount. Then, in step 33, the audio DSP flag is cleared, and then the process returns to step 26 to continue reading the subcode information.

【００２４】このように、この発明の一実施例では、シ
ステムコントロール用のＣＰＵ６が、システム全体の処
理と、オーディオＤＳＰ１０の制御とを行っている。こ
の時の制御は、概括的には、サブコード情報を読み込む
時間の間に、オーディオＤＳＰ１０のモードやエフェク
ト量を変更させるための処理を行っていると言える。し
たがって、オーディオＤＳＰ１０のモードやエフェクト
量を変更させるための処理を、サブコード情報を読み込
む間（約１３ｍｓｅｃ）に終了しなければならない。As described above, in one embodiment of the present invention, the system control CPU 6 processes the entire system and controls the audio DSP 10. Generally speaking, the control at this time can be said to perform processing for changing the mode and effect amount of the audio DSP 10 during the time to read the subcode information. Therefore, the process for changing the mode and effect amount of the audio DSP 10 must be completed while the subcode information is being read (approximately 13 msec).

【００２５】従来、ＤＳＰは、各モード毎に対応する信
号処理となるようにプログラムを設定している。このた
め、このような短時間でモードの変更を行うことは困難
である。そこで、この発明の一実施例では、モードの変
更処理やエフェク量の設定を、数セットの係数の変更で
対応できるようにしている。このため、このように、サ
ブコード情報を読み込む時間の間に、モードの変更やエ
フェク量の設定等の処理を十分に行うことができる。[0025] Conventionally, DSP programs are set to perform signal processing corresponding to each mode. Therefore, it is difficult to change the mode in such a short time. Therefore, in one embodiment of the present invention, mode change processing and effect amount setting can be handled by changing several sets of coefficients. Therefore, processes such as changing the mode and setting the amount of effect can be sufficiently performed during the time for reading the subcode information.

【００２６】ｃ．オーディオＤＳＰでの信号処理の実現
このオーディオＤＳＰ１０について説明する。図１は、
オーディオＤＳＰ１０で実現される信号処理の流れを示
すものである。オーディオＤＳＰ１０には、図１に示す
ような信号処理回路のみが構成され、この信号処理回路
の係数を変更することで、モードの変更が行なえる。す
なわち、ノーマルモードの時には、アンプ４２Ａ及び４
２Ｂのゲインが１、アンプ４５Ａ及び４５Ｂのゲインが
０に設定される。ＤＢＢモードの時には、アンプ４２Ａ
及び４２Ｂのゲインが１、アンプ４５Ａ及び４５Ｂのゲ
インが１に設定されると共に、フィルタ４７Ａ及び４７
Ｂがローパスフィルタに設定される。ＤＤＳモードの時
には、アンプ４２Ａ及び４２Ｂのゲインが０に設定され
ると共に、アンプ４５Ａ及び４５Ｂのゲインが１に設定
される。これと共に、フィルタ４７Ａ及び４７Ｂがオー
ルパスフィルタに設定される。各モードのエフェクト量
は、シフトレジスタ５６Ａ及び５６Ｂのシフト量により
設定される。c. Realization of signal processing in audio DSP This audio DSP 10 will be explained. Figure 1 shows
It shows the flow of signal processing realized by the audio DSP 10. The audio DSP 10 includes only a signal processing circuit as shown in FIG. 1, and the mode can be changed by changing the coefficients of this signal processing circuit. That is, in the normal mode, the amplifiers 42A and 4
The gain of 2B is set to 1, and the gains of amplifiers 45A and 45B are set to 0. When in DBB mode, amplifier 42A
and 42B are set to 1, and the gains of amplifiers 45A and 45B are set to 1, and the filters 47A and 47
B is set as a low-pass filter. In the DDS mode, the gains of amplifiers 42A and 42B are set to 0, and the gains of amplifiers 45A and 45B are set to 1. Along with this, filters 47A and 47B are set as all-pass filters. The effect amount of each mode is set by the shift amount of shift registers 56A and 56B.

【００２７】アンプ４２Ａ及び４２Ｂのゲイン、アンプ
４５Ａ及び４５Ｂのゲインは、係数の変更だけで設定で
きる。シフトレジスタ５６Ａ及び５６Ｂのシフト量もま
た、係数の変更だけで設定できる。更に、フィルタ４７
Ａ及び４７Ｂの特性の設定も、後に説明するように、係
数の設定だけで変更できる。The gains of the amplifiers 42A and 42B and the gains of the amplifiers 45A and 45B can be set simply by changing the coefficients. The shift amounts of shift registers 56A and 56B can also be set simply by changing the coefficients. Furthermore, the filter 47
The settings of the characteristics of A and 47B can also be changed by simply setting the coefficients, as will be explained later.

【００２８】先ず、ノーマルモードの時の信号の流れに
ついて説明する。ノーマルモードでは、アンプ４２Ａ及
び４２Ｂのゲインが１、アンプ４５Ａ及び４５Ｂのゲイ
ンが０に設定される。ノーマルモードでは、入力端子４
１Ａ及び４１Ｂに、夫々、左右のディジタルオーディオ
信号が供給される。この左右の入力ディジタル信号がア
ンプ４２Ａ及び４２Ｂに夫々供給される。ノーマルモー
ドの時には、アンプ４２Ａ，４２Ｂのゲインが１に設定
されているので、入力端子４１Ａ及び４１Ｂからの信号
は、ライン４３Ａ及び４３Ｂ、ゲインが１のアンプ４２
Ａ，４２Ｂを夫々介して、加算回路４４Ａ及び４４Ｂに
夫々供給される。一方、ノーマルモードの時には、アン
プ４５Ａ，４５Ｂのゲインが０に設定されるので、ライ
ン４６Ａ及び４６Ｂを介される信号は出力されない。し
たがって、ノーマルモードの時には、入力端子４１Ａ及
び４１Ｂからの信号がそのまま出力端子５７Ａ及び５７
Ｂから出力される。First, the signal flow in the normal mode will be explained. In the normal mode, the gains of amplifiers 42A and 42B are set to 1, and the gains of amplifiers 45A and 45B are set to 0. In normal mode, input terminal 4
Left and right digital audio signals are supplied to 1A and 41B, respectively. These left and right input digital signals are supplied to amplifiers 42A and 42B, respectively. In normal mode, the gains of amplifiers 42A and 42B are set to 1, so signals from input terminals 41A and 41B are sent to lines 43A and 43B, amplifier 42 with a gain of 1.
The signals are supplied to adder circuits 44A and 44B via circuits A and 42B, respectively. On the other hand, in the normal mode, the gains of the amplifiers 45A and 45B are set to 0, so the signals transmitted through the lines 46A and 46B are not output. Therefore, in the normal mode, signals from the input terminals 41A and 41B are directly transmitted to the output terminals 57A and 57.
Output from B.

【００２９】ＤＢＢモードの時には、アンプ４２Ａ及び
４２Ｂのゲインが１、アンプ４５Ａ及び４５Ｂのゲイン
が１に設定されると共に、フィルタ４７Ａ及び４７Ｂが
ローパスフィルタに設定される。ＤＢＢモードの時には
、入力端子４１Ａ及び４１Ｂからの左右のディジタルオ
ーディオ信号は、フィルタ４７Ａ及び４７Ｂに供給され
ると共に、アンプ４２Ａ及び４２Ｂに夫々供給される。 フィルタ４７Ａ及び４７Ｂは、ローパスフィルタとされ
ているので、フィルタ４７Ａ及び４７Ｂで、左右の入力
ディジタル信号中の低域周波数成分が抽出される。 この左右の入力ディジタル信号中の低域周波数成分がラ
イン４６Ａ及び４６Ｂ、ディレイ回路４８Ａ及び４８Ｂ
を夫々介して、乗算回路４９Ａ及び４９Ｂに夫々供給さ
れる。In the DBB mode, the gains of amplifiers 42A and 42B are set to 1, the gains of amplifiers 45A and 45B are set to 1, and filters 47A and 47B are set to be low-pass filters. In the DBB mode, left and right digital audio signals from input terminals 41A and 41B are supplied to filters 47A and 47B, and also to amplifiers 42A and 42B, respectively. Since the filters 47A and 47B are low-pass filters, the filters 47A and 47B extract low frequency components in the left and right input digital signals. The low frequency components in the left and right input digital signals are connected to lines 46A and 46B and delay circuits 48A and 48B.
are supplied to multiplication circuits 49A and 49B, respectively.

【００３０】また、フィルタ４７Ａ及び４７Ｂの出力が
レベル比較回路５０に供給される。レベル比較回路５０
で、左右のオーディオ信号レベルが比較される。レベル
比較回路５０からは、左右のオーディオ信号レベルのう
ち、大きい方の信号が出力される。レベル比較回路５０
の出力が絶対値検波回路５１に供給される。絶対値検波
回路５１で、左右のオーディオ信号レベルのうちの大き
い方の信号の絶対値が求められる。絶対値検波回路５１
の出力がエンベロープ検波回路５２に供給される。エン
ベロープ検波回路５２で、左右のオーディオ信号レベル
のうちの大きい方の信号のエンベロープレベルが求めら
れる。The outputs of filters 47A and 47B are also supplied to level comparison circuit 50. Level comparison circuit 50
The left and right audio signal levels are compared. The level comparison circuit 50 outputs the signal with the higher level of the left and right audio signals. Level comparison circuit 50
The output of is supplied to the absolute value detection circuit 51. The absolute value detection circuit 51 determines the absolute value of the higher of the left and right audio signal levels. Absolute value detection circuit 51
The output of is supplied to the envelope detection circuit 52. The envelope detection circuit 52 determines the envelope level of the larger of the left and right audio signal levels.

【００３１】エンベロープ検波回路５２の出力が線形−
非線形回路５３を介してゲイン発生回路５４に供給され
る。線形−非線形回路５３は、エンベロープ検波回路５
３の出力を対数変換する。ゲイン発生回路５４は、入力
信号のエンベロープレベルに応じて、ゲインを設定する
ためのデータを発生する。ゲイン発生回路５４の出力が
非線形−線形回路５５を介して、乗算回路４９Ａ及び４
９Ｂに供給される。The output of the envelope detection circuit 52 is linear -
The signal is supplied to a gain generation circuit 54 via a nonlinear circuit 53. The linear-nonlinear circuit 53 is an envelope detection circuit 5
Logarithmically transform the output of step 3. The gain generation circuit 54 generates data for setting a gain according to the envelope level of the input signal. The output of the gain generation circuit 54 is sent to the multiplier circuits 49A and 4 through the nonlinear-linear circuit 55.
9B.

【００３２】乗算回路４９Ａ及び４９Ｂで、左右のオー
ディオ信号の低域周波数成分に、ゲイン発生回路５４か
ら非線形−線形回路５５を介して与えられるゲインが乗
算される。乗算回路４９Ａ及び４９Ｂの出力がアンプ４
５Ａ及び４５Ｂに夫々供給される。ＤＢＢモードの時に
は、アンプ４５Ａ及び４５Ｂのゲインは１とされるので
、乗算回路４５Ａ及び４５Ｂの出力は、アンプ４５Ａ及
び４５Ｂを介して、ビットトシフト回路５６Ａ及び５６
Ｂに夫々供給される。ビットシフト回路５６Ａ及び５６
Ｂのシフト量は、エフェクト量に応じて設定される。 ビットシフト回路５６Ａ及び５６Ｂで、アンプ４５Ａ及
び４５Ｂの出力が夫々ビットシフトされる。このように
データをビットシフトすることにより、左右のオーディ
オ信号の低域周波数成分の増強レベルが設定される。In the multiplication circuits 49A and 49B, the low frequency components of the left and right audio signals are multiplied by the gain provided from the gain generation circuit 54 via the nonlinear-linear circuit 55. The outputs of the multiplier circuits 49A and 49B are connected to the amplifier 4.
5A and 45B, respectively. In the DBB mode, the gains of the amplifiers 45A and 45B are set to 1, so the outputs of the multiplier circuits 45A and 45B are sent to the bit shift circuits 56A and 56 via the amplifiers 45A and 45B.
B is supplied respectively. Bit shift circuits 56A and 56
The shift amount of B is set according to the effect amount. Bit shift circuits 56A and 56B bit shift the outputs of amplifiers 45A and 45B, respectively. By bit-shifting the data in this manner, the enhancement level of the low frequency components of the left and right audio signals is set.

【００３３】ビットシフト回路４５Ａ及び４５Ｂの出力
が加算回路４４Ａ及び４４Ｂに夫々供給される。加算回
路４４Ａ及び４４Ｂにより、ライン４３Ａ及び４３Ｂを
介された左右のディジタルオーディオ信号信号と、フィ
ルタ４７Ａ及び４７Ｂ、ライン４６Ａ及び４６Ｂを介さ
れて増強された低域周波数成分が加算される。これによ
り、オーディオ信号の低域周波数成分が増強される。こ
の低域周波数成分が増強された左右のオーディオ信号が
出力端子５７Ａ及び５７Ｂから夫々出力される。The outputs of bit shift circuits 45A and 45B are supplied to adder circuits 44A and 44B, respectively. Addition circuits 44A and 44B add the left and right digital audio signals passed through lines 43A and 43B, and the low frequency components enhanced via filters 47A and 47B and lines 46A and 46B. This enhances the low frequency components of the audio signal. Left and right audio signals with enhanced low frequency components are output from output terminals 57A and 57B, respectively.

【００３４】ＤＤＳモードの時には、アンプ４２Ａ及び
４２Ｂのゲインが０に設定され、アンプ４５Ａ及び４５
Ｂのゲインが１に設定される。これと共に、フィルタ４
７Ａ及び４７Ｂがオールパスフィルタに設定される。Ｄ
ＤＳモードの時には、入力端子４１Ａ及び４１Ｂからの
左右のディジタルオーディオ信号は、フィルタ４７Ａ及
び４７Ｂに供給されると共に、アンプ４２Ａ，４２Ｂに
供給される。この時、フィルタ４７Ａ及び４７Ｂは、オ
ールパスフィルタに設定される。フィルタ４７Ａ及び４
７Ｂの出力がディレイ回路４８Ａ及び４８Ｂを夫々介し
て、乗算回路４９Ａ及び４９Ｂに夫々供給される。In the DDS mode, the gains of amplifiers 42A and 42B are set to 0, and the gains of amplifiers 45A and 45
The gain of B is set to 1. Along with this, filter 4
7A and 47B are set as all-pass filters. D
In the DS mode, left and right digital audio signals from input terminals 41A and 41B are supplied to filters 47A and 47B, as well as amplifiers 42A and 42B. At this time, filters 47A and 47B are set as all-pass filters. Filters 47A and 4
The output of 7B is supplied to multiplication circuits 49A and 49B via delay circuits 48A and 48B, respectively.

【００３５】また、フィルタ４７Ａ及び４７Ｂの出力が
レベル比較回路５０に供給される。レベル比較回路５０
で、左右のオーディオ信号レベルが比較される。レベル
比較回路５０からは、左右のオーディオ信号レベルのう
ち、大きい方の信号が出力される。レベル比較回路５０
の出力が絶対値検波回路５１に供給される。絶対値検波
回路５１で、左右のオーディオ信号レベルのうちの大き
い方の信号の絶対値が求められる。絶対値検波回路５１
の出力がエンベロープ検出回路５２に供給される。絶対
値検波回路５１で、左右のオーディオ信号レベルのうち
の大きい方の信号のエンベロープレベルが求められる。The outputs of filters 47A and 47B are also supplied to level comparison circuit 50. Level comparison circuit 50
The left and right audio signal levels are compared. The level comparison circuit 50 outputs the signal with the higher level of the left and right audio signals. Level comparison circuit 50
The output of is supplied to the absolute value detection circuit 51. The absolute value detection circuit 51 determines the absolute value of the higher of the left and right audio signal levels. Absolute value detection circuit 51
The output of is supplied to the envelope detection circuit 52. The absolute value detection circuit 51 determines the envelope level of the larger of the left and right audio signal levels.

【００３６】エンベロープ検波回路５２の出力が線形−
非線形回路５３を介してゲイン発生回路５４に供給され
る。線形−非線形回路５３は、エンベロープ検波回路５
２の出力を対数変換する。ゲイン発生回路５４は、入力
信号のエンベロープレベルに応じて、ゲイン値を発生す
る。ゲイン発生回路５４の出力が非線形−線形回路５５
を介して、乗算回路４９Ａ及び４９Ｂに供給される。The output of the envelope detection circuit 52 is linear -
The signal is supplied to a gain generation circuit 54 via a nonlinear circuit 53. The linear-nonlinear circuit 53 is an envelope detection circuit 5
Logarithmically transform the output of step 2. The gain generation circuit 54 generates a gain value according to the envelope level of the input signal. The output of the gain generation circuit 54 is a nonlinear-linear circuit 55
The signal is supplied to multiplication circuits 49A and 49B via.

【００３７】乗算回路４９Ａ及び４９Ｂで、左右のディ
ジタルオーディオ信号に、ゲイン発生回路５４から非線
形−線形回路５５を介して与えられるゲインが乗算され
る。入力信号のエンベロープレベルが大きい時には、乗
算回路４９Ａ及び４９Ｂに与えられるゲインが小さく設
定され、入力信号のエンベロープレベルが小さい時には
、乗算回路４９Ａ及び４９Ｂに与えられるゲインが大き
く設定される。このように、入力信号レベルに対して非
線形にゲインが設定され、入力信号のダイナックレンジ
が圧縮され、小信号が十分再生されるようになる。In the multiplier circuits 49A and 49B, the left and right digital audio signals are multiplied by the gain provided from the gain generation circuit 54 via the nonlinear-linear circuit 55. When the envelope level of the input signal is high, the gain given to the multiplication circuits 49A and 49B is set small, and when the envelope level of the input signal is small, the gain given to the multiplication circuits 49A and 49B is set large. In this way, the gain is set nonlinearly with respect to the input signal level, the dynamic range of the input signal is compressed, and small signals can be sufficiently reproduced.

【００３８】乗算回路４９Ａ及び４９Ｂの出力がアンプ
４５Ａ及び４５Ｂに供給される。ＤＤＳモードの時には
、アンプ４５Ａ及び４５Ｂのゲインが１に設定されるの
で、乗算回路４９Ａ及び４９Ｂの出力がビットシフト回
路５６Ａ及び５６Ｂを夫々介して加算回路４４Ａ及び４
４Ｂに夫々供給される。ＤＤＳモードの時には、アンプ
４２Ａ及び４２Ｂのゲインが０に設定されているので、
ライン４２Ａを介される信号は出力されない。したがっ
て、加算回路４４Ａからは、ビットシフト回路５６Ａ及
び５６Ｂの出力がそのまま出力され、これが出力端子５
７Ａ及び５７Ｂから出力される。The outputs of multiplier circuits 49A and 49B are supplied to amplifiers 45A and 45B. In the DDS mode, the gains of amplifiers 45A and 45B are set to 1, so the outputs of multiplier circuits 49A and 49B are sent to adder circuits 44A and 4 through bit shift circuits 56A and 56B, respectively.
4B respectively. In DDS mode, the gains of amplifiers 42A and 42B are set to 0, so
The signal passed through line 42A is not output. Therefore, the adder circuit 44A outputs the outputs of the bit shift circuits 56A and 56B as they are, and this is the output terminal 5.
It is output from 7A and 57B.

【００３９】この一実施例では、このように、左右のオ
ーディオ信号レベルのうちの大きい方の信号レベルの絶
対値を求めるのに、先ず、レベル比較回路５０で左右の
オーディオ信号レベルを先ず比較して大きい方を選択し
、それから、絶対値検波回路５１で絶対値を検波し、エ
ンベロープ検波回路５２でエンベロープ検波を行うよう
にしている。このため、エンベロープ検波を行うステッ
プが従来に比べて削減され、処理ステップ数の減少が図
れる。In this embodiment, in order to obtain the absolute value of the larger of the left and right audio signal levels, the level comparison circuit 50 first compares the left and right audio signal levels. Then, the absolute value detection circuit 51 detects the absolute value, and the envelope detection circuit 52 performs envelope detection. Therefore, the number of steps for performing envelope detection is reduced compared to the conventional method, and the number of processing steps can be reduced.

【００４０】なお、オーディオＤＳＰ１０内で信号処理
を行う場合には、通常、オーバフローが起こらないよう
に、入力信号がアッテネートされる。このアッテネート
は、フィルタ４７Ａ及び４７Ｂで実現される。アッテネ
ートは、実質的には、ビット数の減少であるため、入力
信号をアッテネートすると、ダイナミックレンジが小さ
くなり、歪率が大きくなる。Note that when signal processing is performed within the audio DSP 10, the input signal is normally attenuated to prevent overflow. This attenuation is achieved by filters 47A and 47B. Attenuation is essentially a reduction in the number of bits, so attenuating an input signal reduces the dynamic range and increases the distortion rate.

【００４１】この発明の一実施例では、ノーマルモード
の時には、ライン４３Ａ及び４３Ｂを介して信号が出力
され、フィルタ４７Ａ及び４７Ｂを介されない。このた
め、ノーマルモードの時には、信号がアッテネートされ
ずに出力され、ダイナミックレンジの減少が生じない。In one embodiment of the invention, when in normal mode, signals are output via lines 43A and 43B and are not passed through filters 47A and 47B. Therefore, in the normal mode, the signal is output without being attenuated, and the dynamic range does not decrease.

【００４２】このようにすると、ノーマルモードの時と
、ＤＢＢモードやＤＤＳモードとでは、出力ゲインが変
わってしまう。すなわち、ノーマルモードの時にはその
ままの出力が得られるが、ＤＢＢモードやＤＤＳモード
では、入力信号がアッテネートされる。そこで、ＤＢＢ
モード或いはＤＤＳモードの場合には、オーディオＤＳ
Ｐ１０に入力される時に信号がアッテネートされる分、
アナログアンプ１３Ａ及び１３Ｂのゲインが大きく設定
される。[0042] If this is done, the output gain will differ between the normal mode and the DBB mode or DDS mode. That is, in the normal mode, the same output is obtained, but in the DBB mode or the DDS mode, the input signal is attenuated. Therefore, DBB
mode or DDS mode, audio DS
Since the signal is attenuated when input to P10,
The gains of analog amplifiers 13A and 13B are set large.

【００４３】ｄ．フィルタの構成の実現前述したように
、フィルタ４７Ａ及び４７Ｂは、係数を変更することで
、ローパスフィルタとオールパスフィルタとに設定でき
る。図４は、このようなフィルタの一例である。図４に
おいて、６１〜６４は１サンプル遅延回路、６５〜６９
は乗算回路、７０は加算回路である。ローパスフィルタ
を構成する場合には、乗算回路６５〜６９に適当な係数
が設定される。この場合には、遅延回路６１〜６４、乗
算回路６５〜６８、加算回路７０により、ＩＩＲ型のデ
ィジタルフィルタが構成される。このため、入力端子７
１にディジタル信号を供給すると、出力端子７２からは
、その低域周波数成分が出力される。 オールパスフィルタを構成する場合には、乗算回路６５
だけが１に設定され、他の乗算回路６６〜６９の係数は
、０に設定される。このため、入力端子７１にディジタ
ル信号を供給すると、その信号がそのまま出力端子７２
から出力される。このように、このようなフィルタでは
、乗算回路６１〜６６の係数を変更することで、特性を
変更できる。d. Realization of Filter Configuration As described above, the filters 47A and 47B can be set as a low-pass filter or an all-pass filter by changing the coefficients. FIG. 4 is an example of such a filter. In FIG. 4, 61 to 64 are 1 sample delay circuits, 65 to 69
is a multiplication circuit, and 70 is an addition circuit. When configuring a low-pass filter, appropriate coefficients are set in multiplication circuits 65-69. In this case, delay circuits 61 to 64, multiplication circuits 65 to 68, and addition circuit 70 constitute an IIR type digital filter. Therefore, input terminal 7
When a digital signal is supplied to the output terminal 72, its low frequency component is output from the output terminal 72. When configuring an all-pass filter, the multiplication circuit 65
is set to 1, and the coefficients of the other multiplier circuits 66 to 69 are set to 0. Therefore, when a digital signal is supplied to the input terminal 71, the signal is directly transmitted to the output terminal 72.
is output from. In this manner, the characteristics of such a filter can be changed by changing the coefficients of the multiplication circuits 61 to 66.

【００４４】オーディオＤＳＰ１０内で信号処理を行う
場合には、通常、オーバフローが起こらないように、入
力信号がアッテネートされる。このアッテネートは、乗
算回路６１〜６６の係数により設定される。なお、この
フィルタの前段に、アンプ（アッテネータ）を設けるよ
うにしても良い。When signal processing is performed within the audio DSP 10, the input signal is normally attenuated to prevent overflow. This attenuation is set by the coefficients of multiplication circuits 61-66. Note that an amplifier (attenuator) may be provided before this filter.

【００４５】[0045]

【発明の効果】この発明によれば、左右のオーディオ信
号レベルのうちの大きい方の信号レベルの絶対値を求め
るのに、先ず、レベル比較回路５０で左右のオーディオ
信号レベルを先ず比較して大きい方を選択し、それから
、絶対値検波回路５１で絶対値を検波し、エンベロープ
検波回路５２でエンベロープ検波を行うようにしている
。このため、エンベロープ検波を行うステップが従来に
比べて削減され、処理ステップ数の減少が図れる。According to the present invention, in order to obtain the absolute value of the larger signal level of the left and right audio signal levels, the level comparison circuit 50 first compares the left and right audio signal levels and determines the larger one. Then, the absolute value detection circuit 51 detects the absolute value, and the envelope detection circuit 52 performs envelope detection. Therefore, the number of steps for performing envelope detection is reduced compared to the conventional method, and the number of processing steps can be reduced.

【００４６】つまり、絶対値検波回路は、絶対値を検波
した時の結果の値ｘ（ｎ）が前のサンプルの処理結果よ
り大きいかどうかを判断し、絶対値を検波した時の結果
の値ｘ（ｎ）が前のサンプルの処理結果より大きい時（
ｘ（ｎ）≧ｙ（ｎ−１））には、図５に示すように、加
算回路７１及び遅延回路７２で入力信号を累積し、減算
回路７３で入力信号からこの累積値を減算するような信
号の流れとなる。この時、アタックタイムをｔＡ　とす
ると、 ｙ（ｎ）＝ｔＡ　（ｘ（ｎ）−ｙ（ｎ−１））となる。In other words, the absolute value detection circuit determines whether the value x(n) resulting from detecting the absolute value is larger than the processing result of the previous sample, and determines whether the value x(n) resulting from detecting the absolute value When x(n) is larger than the processing result of the previous sample (
x(n)≧y(n-1)), as shown in FIG. This results in a signal flow. At this time, if the attack time is tA, then y(n)=tA (x(n)-y(n-1)).

【００４７】絶対値を検波した時の結果の値ｘ前のサン
プルの処理結果より小さい時には、図６に示すように、
遅延回路７４により前回の値がホールドされる。この時
、アタックタイムをｔＢ　とすると、ｙ（ｎ）＝ｔＢ　
・ｙ（ｎ−１）となる。When the value x of the result when detecting the absolute value is smaller than the processing result of the previous sample, as shown in FIG.
The previous value is held by the delay circuit 74. At this time, if the attack time is tB, then y(n)=tB
・y(n-1).

【００４８】したがって、絶対値検波回路には、最低６
ステップが必要であり、従来のように左右のディジタル
オーディオ信号のエンベロープレベルを検出する絶対値
検波回路を２系統設けた場合には、絶対値検波に最低（
６×２＝１２ステップ）要する。Therefore, the absolute value detection circuit requires at least 6
If two systems of absolute value detection circuits are used to detect the envelope levels of the left and right digital audio signals as in the past, the minimum (
6×2=12 steps).

【００４９】これに対して、この発明では、左右のオー
ディオ信号レベルを先ず比較し、大きい方の信号に対し
てエンベロープ検出を行うので、絶対値検波回路が１系
統になり、絶対値検波が６ステップで済、その分ステッ
プ数が削減できる。In contrast, in the present invention, the left and right audio signal levels are first compared and envelope detection is performed on the larger signal, so there is only one system of absolute value detection circuits, and the absolute value detection It only takes one step, and the number of steps can be reduced accordingly.

【図面の簡単な説明】[Brief explanation of the drawing]

【図１】この発明の一実施例の説明に用いるブロック図
である。FIG. 1 is a block diagram used to explain one embodiment of the present invention.

【図２】この発明が適用できるコンパクトディスクプレ
ーヤの一例のブロック図である。FIG. 2 is a block diagram of an example of a compact disc player to which the present invention is applicable.

【図３】この発明の一実施例の説明に用いるフローチャ
ートである。FIG. 3 is a flowchart used to explain one embodiment of the present invention.

【図４】この発明の一実施例におけるＤＳＰのフィルタ
の説明に用いるブロック図である。FIG. 4 is a block diagram used to explain a DSP filter in an embodiment of the present invention.

【図５】この発明の効果の説明に用いるブロック図であ
る。FIG. 5 is a block diagram used to explain the effects of the present invention.

【図６】この発明の効果の説明に用いるブロック図であ
る。FIG. 6 is a block diagram used to explain the effects of the present invention.

【図７】従来の信号処理回路の一例のブロック図である
。FIG. 7 is a block diagram of an example of a conventional signal processing circuit.

【符号の説明】[Explanation of symbols]

１　　コンパクトディスク ６　　システムコントロール用のＣＰＵ１０　　オーデ
ィオＤＳＰ1 Compact disk 6 CPU 10 for system control Audio DSP

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】　　入力される複数の信号を比較すると共
に、これらの信号のうち振幅の大きさの最も大なる信号
を出力する信号比較部と、この信号比較回路から出力さ
れる信号を振幅の大きさに応じてエンペロープ信号を出
力するエンベロープ信号検出部とからなる信号処理回路
。1. A signal comparison unit that compares a plurality of input signals and outputs a signal with the largest amplitude among these signals, and a signal comparison circuit that compares a plurality of input signals and outputs a signal with the largest amplitude. A signal processing circuit consisting of an envelope signal detection section that outputs an envelope signal depending on the magnitude.