JPH04373227A - Time division multiplexer - Google Patents
Time division multiplexerInfo
- Publication number
- JPH04373227A JPH04373227A JP17746391A JP17746391A JPH04373227A JP H04373227 A JPH04373227 A JP H04373227A JP 17746391 A JP17746391 A JP 17746391A JP 17746391 A JP17746391 A JP 17746391A JP H04373227 A JPH04373227 A JP H04373227A
- Authority
- JP
- Japan
- Prior art keywords
- time slot
- output
- section
- time
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims description 8
- 239000000872 buffer Substances 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
Description
【0001】0001
【産業上の利用分野】本発明は、各種データを時分割多
重化して伝送するための時分割多重化装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a time division multiplexing device for time division multiplexing and transmitting various data.
【0002】0002
【従来の技術】従来、この種の時分割多重化装置は、例
えば特開昭63−69342号公報や特開平2−168
28号公報に示されるように、1フレームのタイムスロ
ット数である最大多重化数に応じた複数の入出力インタ
フェースと入力バッファを有し、各入出力インタフェー
スと入力バッファを介して入力した各データをフレーム
の各タイムスロットに割り当てて時分割多重化するよう
に構成されている。2. Description of the Related Art Conventionally, this type of time division multiplexing apparatus has been disclosed in, for example, Japanese Patent Laid-Open No. 63-69342 and Japanese Patent Laid-Open No. 2-168.
As shown in Publication No. 28, it has a plurality of input/output interfaces and input buffers according to the maximum number of multiplexing, which is the number of time slots in one frame, and each data inputted through each input/output interface and input buffer. is configured to be allocated to each time slot of a frame and time-division multiplexed.
【0003】0003
【発明が解決しようとする課題】しかしながら、上記従
来の時分割多重化装置では、最大多重化数に応じた複数
の入出力インタフェースと入力バッファを有するので、
回線の最大多重化数より少ない数のタイムスロットを用
いて多重化する場合、不使用の入出力インタフェースと
入力バッファが無駄になり、高価となるという問題点が
ある。[Problems to be Solved by the Invention] However, since the conventional time division multiplexing device described above has a plurality of input/output interfaces and input buffers corresponding to the maximum number of multiplexes,
When multiplexing is performed using a number of time slots smaller than the maximum number of multiplexed lines, there is a problem that unused input/output interfaces and input buffers are wasted and become expensive.
【0004】したがって本発明は、安価な構成で時分割
多重化して伝送することができる時分割多重化装置を提
供することを目的とする。SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a time division multiplexing apparatus that can perform time division multiplexing and transmission with an inexpensive configuration.
【0005】[0005]
【課題を解決するための手段】本発明では上記目的を達
成するために、多重化部をタイムスロット毎に設けるよ
うに構成されている。すなわち本発明は、連続するフレ
ーム中の各フレームについて所定のタイムスロット番号
が予め指定された指定手段と、各フレームのタイムスロ
ット数をカウントするカウント手段と、前記カウント手
段のカウント値と前記指定手段のタイムスロット番号が
一致したときに送信データを出力するデータ出力手段と
を有する時分割多重化装置が提供される。SUMMARY OF THE INVENTION In order to achieve the above object, the present invention is configured such that a multiplexing section is provided for each time slot. That is, the present invention provides a designation means in which a predetermined time slot number is designated in advance for each frame in consecutive frames, a count means for counting the number of time slots of each frame, and a count value of the counting means and the designation means. A time division multiplexing device is provided, having data output means for outputting transmission data when the time slot numbers of the time slot numbers match.
【0006】[0006]
【作用】本発明は上記構成を有するので、連続するフレ
ーム中の各フレームについて所定のタイムスロット番号
が予め指定された指定手段と、各フレームのタイムスロ
ット数をカウントするカウント手段と、前記カウント手
段のカウント値と前記指定手段のタイムスロット番号が
一致したときに送信データを出力するデータ出力手段と
を有する多重化部をタイムスロット毎に設けることがで
きるので、回線の最大多重化数より少ない数のタイムス
ロットを用いて多重化する場合に、無駄な入出力インタ
フェースと入力バッファが不要となり、したがって、安
価な構成で時分割多重化して伝送することができる。[Operation] Since the present invention has the above-mentioned configuration, there is provided a designating means in which a predetermined time slot number is designated in advance for each frame in consecutive frames, a counting means for counting the number of time slots of each frame, and the counting means. Since a multiplexing section having a data output means for outputting transmission data when the count value of and the time slot number of the specifying means match can be provided for each time slot, the number of multiplexed units is smaller than the maximum number of lines to be multiplexed. When multiplexing using time slots, unnecessary input/output interfaces and input buffers are unnecessary, and therefore, time division multiplexing and transmission can be performed with an inexpensive configuration.
【0007】[0007]
【実施例】以下、図面を参照して本発明の実施例を説明
する。図1は、本発明に係る時分割多重化装置の一実施
例を示すブロック図、図2は、図1のデータ出力部の詳
細な構成を示す回路図、図3は、図1及び図2における
主要信号を示すタイミングチャートである。Embodiments Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of a time division multiplexing device according to the present invention, FIG. 2 is a circuit diagram showing a detailed configuration of the data output section of FIG. 1, and FIG. 3 is a diagram showing FIGS. 1 and 2. 3 is a timing chart showing main signals in FIG.
【0008】図1において、この時分割多重化装置は、
複数(=M個)のタイムスロット出力部100、200
〜M00を有し、このタイムスロット出力部100、2
00〜M00の数Mは、ユーザの所望の多重化数に応じ
て準備され、最大数は回線の多重化数である。なお、タ
イムスロット出力部200〜M00はそれぞれ、タイム
スロット出力部100と同一の構成であるので、その詳
細な構成は図示省略されている。[0008] In FIG. 1, this time division multiplexing device includes:
Multiple (=M) time slot output units 100, 200
~M00, and this time slot output unit 100, 2
The number M from 00 to M00 is prepared according to the number of multiplexes desired by the user, and the maximum number is the number of multiplexes of the line. Note that each of the time slot output units 200 to M00 has the same configuration as the time slot output unit 100, so the detailed configuration is not shown.
【0009】各タイムスロット出力部100,200…
M00には図3に示すようなフレーム信号とクロック信
号が与えられている。これらの信号は例えば約4MHZ
で発振するクロック信号発生器10とこのクロック信号
を例えば128分の1に分周するカウンタ20と、この
クロック信号及びカウンタ20の出力信号に応答するゲ
ート回路30により作られている。各タイムスロット出
力部の構成が同一なのでタイムスロット出力部100に
ついてのみ、その詳細な構成を説明すると、タイムスロ
ットカウント部110は、フレーム信号によりリセット
されてクロック信号により回線の最大多重化数をカウン
トし、カウント値を順次比較部120に出力する。タイ
ムスロット指定部130は、タイムスロット出力部10
0の所定のタイムスロット番号N(=1〜M)が予め指
定され、比較部120は、このタイムスロット番号Nと
タイムスロットカウント部110のカウント値を比較し
、一致した場合に出力許可信号をデータ出力部140に
出力する。[0009] Each time slot output section 100, 200...
A frame signal and a clock signal as shown in FIG. 3 are applied to M00. These signals are approximately 4MHZ, for example.
The clock signal generator 10 is made up of a clock signal generator 10 that oscillates at a frequency of 1, a counter 20 that divides the frequency of this clock signal by, for example, 1/128, and a gate circuit 30 that responds to this clock signal and the output signal of the counter 20. Since the configuration of each time slot output unit is the same, the detailed configuration of only the time slot output unit 100 will be explained.The time slot count unit 110 is reset by a frame signal and counts the maximum number of multiplexed lines by a clock signal. Then, the count values are sequentially output to the comparison section 120. The time slot designation unit 130 is the time slot output unit 10
A predetermined time slot number N (=1 to M) of 0 is specified in advance, and the comparator 120 compares this time slot number N with the count value of the time slot counter 110, and if they match, outputs an output permission signal. The data is output to the data output section 140.
【0010】次に、図2を参照してデータ出力部140
の詳細な構成を説明する。データ出力部140は、図示
省略の送信端末からの8ビットのデータと制御ビットが
それぞれ入力されるトライステートバッファ141〜1
49を有する。トライステートバッファ141〜149
の制御端子には、図1に示す比較部120からの出力許
可信号、すなわち出力イネーブル信号が入力され、出力
端子から回線に出力される。Next, referring to FIG. 2, the data output section 140
The detailed configuration will be explained below. The data output unit 140 includes tri-state buffers 141 to 1 to which 8-bit data and control bits from a transmitting terminal (not shown) are respectively input.
It has 49. Tri-state buffers 141 to 149
An output permission signal, that is, an output enable signal, from the comparator 120 shown in FIG. 1 is inputted to the control terminal of , and is output to the line from the output terminal.
【0011】次に、図3を参照して上記実施例の動作を
説明する。図3は、1つのフレームの第1、第Nスロッ
トがそれぞれ割り当てられたタイムスロット出力部10
0、N00の主要信号を示し、したがって、タイムスロ
ット出力部100、N00のタイムスロット指定部13
0には予め、それぞれスロット番号「1」、「N」が指
定されている。タイムスロット出力部100、N00の
各タイムスロットカウント部110は、フレーム信号の
立ち上がりからクロック信号によりスロット数をカウン
トし、各比較部120はそれぞれ、タイムスロットカウ
ント部110がスロット番号「1」、「N」をカウント
したときに出力許可信号をデータ出力部140に出力す
る。データ出力部140の各トライステートバッファ1
41〜149は、この出力許可信号によりその出力がイ
ネーブル状態になり、8ビットのデータと制御ビットが
各フレームの第1、第Nのスロットに多重化される。Next, the operation of the above embodiment will be explained with reference to FIG. FIG. 3 shows a time slot output unit 10 to which the first and Nth slots of one frame are respectively allocated.
0 and N00, and therefore the time slot output section 100 and the time slot designation section 13 of N00.
Slot numbers "1" and "N" are designated in advance for slot numbers "1" and "N", respectively. Each time slot count section 110 of the time slot output section 100 and N00 counts the number of slots using a clock signal from the rising edge of the frame signal, and each time slot count section 110 of each comparison section 120 counts the slot number "1" and "1", respectively. When counting "N", an output permission signal is output to the data output section 140. Each tri-state buffer 1 of the data output section 140
41 to 149 have their outputs enabled by this output permission signal, and 8-bit data and control bits are multiplexed into the first and Nth slots of each frame.
【0012】したがって、上記実施例によれば、タイム
スロット出力部100、200〜M00がユーザの所望
の多重化数に応じて準備されるので、回線の最大多重化
数以下のスロットを用いて多重化する場合に無駄なタイ
ムスロット出力部を省略することができ、また、タイム
スロット出力部100、200〜M00を簡単に増設す
ることができる。したがって、安価な構成で時分割多重
化して伝送することができる。Therefore, according to the above embodiment, since the time slot output units 100, 200 to M00 are prepared according to the number of multiplexing desired by the user, multiplexing is performed using slots that are equal to or less than the maximum number of multiplexing of the line. It is possible to omit a wasteful time slot output section when the time slot output section 100, 200 to M00 is added. Therefore, it is possible to time-division multiplex and transmit with an inexpensive configuration.
【0013】[0013]
【発明の効果】以上説明したように、本発明によれば、
連続するフレーム中の各フレームについて所定のタイム
スロット番号が予め指定された指定手段と、各フレーム
のタイムスロット数をカウントするカウント手段と、前
記カウント手段のカウント値と前記指定手段のタイムス
ロット番号が一致したときに送信データを出力するデー
タ出力手段とを有する多重化部をタイムスロット毎に設
けることができるので、回線の最大多重化数より少ない
数のタイムスロットを用いて多重化する場合に、無駄な
入出力インタフェースと入力バッファが不要となり、し
たがって、安価な構成で時分割多重化して伝送すること
ができる。また、多重化部の増設も簡単である。[Effects of the Invention] As explained above, according to the present invention,
a designation means in which a predetermined time slot number is designated in advance for each frame in consecutive frames; a count means for counting the number of time slots in each frame; and a count value of the counting means and a time slot number of the designation means. Since a multiplexing section having a data output means for outputting transmission data when a match is made can be provided for each time slot, when multiplexing is performed using a number of time slots smaller than the maximum number of multiplexed lines, This eliminates the need for unnecessary input/output interfaces and input buffers, and therefore enables time-division multiplexing and transmission with an inexpensive configuration. Furthermore, it is easy to add multiplexing units.
【図1】本発明に係る時分割多重化装置の一実施例を示
すブロック図である。FIG. 1 is a block diagram showing an embodiment of a time division multiplexing device according to the present invention.
【図2】図1のデータ出力部の詳細な構成を示す回路図
である。FIG. 2 is a circuit diagram showing a detailed configuration of a data output section in FIG. 1;
【図3】図1及び図2における主要信号を示すタイミン
グチャートである。FIG. 3 is a timing chart showing main signals in FIGS. 1 and 2. FIG.
10 クロック信号発生器
20 カウンタ
30 ゲート回路
100,200〜M00 タイムスロット多重化部1
10 タイムスロットカウント部
120 比較部
130 タイムスロット指定部
140 データ出力部10 Clock signal generator 20 Counter 30 Gate circuit 100, 200 to M00 Time slot multiplexer 1
10 Time slot count section 120 Comparison section 130 Time slot specification section 140 Data output section
Claims (2)
いて所定のタイムスロット番号が予め指定された指定手
段と、前記各フレームのタイムスロット数をカウントす
るカウント手段と、前記カウント手段のカウント値と前
記指定手段のタイムスロット番号が一致したときに伝送
路に送信データを出力するデータ出力手段とを有する時
分割多重化装置。1. A designation means in which a predetermined time slot number is designated in advance for each frame in consecutive frames, a count means for counting the number of time slots in each frame, and a count value of the counting means and the designation. A time division multiplexing device comprising data output means for outputting transmission data to a transmission path when time slot numbers of the means match.
タ出力手段からなるタイムスロット出力部が、多重化数
に応じた数だけ設けられ、その数は回線の最大多重化数
より少ないものである請求項1記載の時分割多重化装置
。2. A number of time slot output units including the designation means, counting means, and data output means are provided in a number corresponding to the number of multiplexed lines, and the number is smaller than the maximum number of multiplexed lines. The time division multiplexing device according to item 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17746391A JPH04373227A (en) | 1991-06-21 | 1991-06-21 | Time division multiplexer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17746391A JPH04373227A (en) | 1991-06-21 | 1991-06-21 | Time division multiplexer |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04373227A true JPH04373227A (en) | 1992-12-25 |
Family
ID=16031375
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17746391A Pending JPH04373227A (en) | 1991-06-21 | 1991-06-21 | Time division multiplexer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04373227A (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57155853A (en) * | 1981-03-21 | 1982-09-27 | Toshiba Corp | Pcm terminal device of building block system |
JPS62112430A (en) * | 1985-11-12 | 1987-05-23 | Toshiba Corp | Channel pulse generator |
JPS6367929A (en) * | 1986-09-10 | 1988-03-26 | Hitachi Ltd | Communication controller |
-
1991
- 1991-06-21 JP JP17746391A patent/JPH04373227A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57155853A (en) * | 1981-03-21 | 1982-09-27 | Toshiba Corp | Pcm terminal device of building block system |
JPS62112430A (en) * | 1985-11-12 | 1987-05-23 | Toshiba Corp | Channel pulse generator |
JPS6367929A (en) * | 1986-09-10 | 1988-03-26 | Hitachi Ltd | Communication controller |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5398241A (en) | High speed asynchronous multiplexer demultiplexer | |
CA1229184A (en) | Frame arrangement for multiplexing a plurality of subchannels onto a fixed rate channel | |
WO1987003762A1 (en) | Adaptive rate multiplexer-demultiplexer | |
US5128939A (en) | Method of phase-converting frame and apparatus using same | |
JPH07202839A (en) | Circuit and method for alignment of digital information packet | |
US5202904A (en) | Pulse stuffing apparatus and method | |
US5267236A (en) | Asynchronous parallel data formatter | |
US5305322A (en) | Phase alignment circuit for stuffed-synchronized TDM transmission system with cross-connect function | |
JPH05199199A (en) | Stuff synchronization control system | |
JPH04373227A (en) | Time division multiplexer | |
US4737954A (en) | Subscriber line signalling device for use in a telecommunications system | |
JP3482893B2 (en) | Interface device | |
JP2776391B2 (en) | Pointer processing unit | |
KR0155718B1 (en) | Apparatus for generating synchronization data | |
KR950006602B1 (en) | Synchronizing ad-drop transmitter | |
KR100358386B1 (en) | A device of variable assign bandwidth for optical exchanger | |
JP2960250B2 (en) | Line interface circuit in communication control unit | |
JPS62181540A (en) | Synchronous data input circuit | |
JPH0993267A (en) | Cell multiplexing circuit and multiplexing method | |
JPS63227229A (en) | Method and device for multiplex transmission | |
GB2157921A (en) | Multiplexer/demultiplexer | |
JPH0712167B2 (en) | Digital time division multiplexer | |
JPH04271533A (en) | Frame synchronization system in transmission to plural communication terminal equipments | |
JPH04186935A (en) | Communication control unit | |
JPH05153080A (en) | Device and method for multiplexing additional information |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19960618 |