JPH04362895A - Color signal processor - Google Patents
Color signal processorInfo
- Publication number
- JPH04362895A JPH04362895A JP3137820A JP13782091A JPH04362895A JP H04362895 A JPH04362895 A JP H04362895A JP 3137820 A JP3137820 A JP 3137820A JP 13782091 A JP13782091 A JP 13782091A JP H04362895 A JPH04362895 A JP H04362895A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- sample data
- data
- output
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005070 sampling Methods 0.000 claims description 20
- 238000013075 data extraction Methods 0.000 claims description 13
- 101000860173 Myxococcus xanthus C-factor Proteins 0.000 abstract description 12
- 230000003111 delayed effect Effects 0.000 abstract description 10
- 230000015654 memory Effects 0.000 abstract description 10
- 238000006243 chemical reaction Methods 0.000 abstract description 6
- 230000006866 deterioration Effects 0.000 abstract description 3
- 239000000284 extract Substances 0.000 abstract 1
- 230000002542 deteriorative effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 1
- 230000004154 complement system Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Processing Of Color Television Signals (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Color Television Systems (AREA)
Abstract
Description
【０００１】0001
【産業上の利用分野】本発明は搬送色信号を処理する色
信号処理装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a color signal processing device for processing a carrier color signal.
【０００２】0002
【従来の技術】輝度信号と搬送色信号とにより構成され
ている複合画像信号に対し、例えばフィールドメモリ等
を用いて、ノイズ低減等のディジタル処理を行なう場合
には、搬送色信号は色差信号等のベースバンド信号に復
調した後に前記処理を行なった方が搬送色信号の位相等
を考慮せずに行えるため有利である。2. Description of the Related Art When digital processing such as noise reduction is performed on a composite image signal composed of a luminance signal and a carrier color signal using, for example, a field memory, the carrier color signal is a color difference signal, etc. It is advantageous to perform the above processing after demodulating the baseband signal into a baseband signal because it can be performed without considering the phase of the carrier color signal.
【０００３】この場合、搬送色信号の色差信号への復調
は、搬送色信号のカラーバースト信号に位相同期したサ
ンプリングクロックによって、当該搬送色信号を直接ア
ナログ・ディジタル（Ａ／Ｄ）変換する事により、ディ
ジタル信号形態のベースバンド色差信号を得ている。In this case, the carrier color signal is demodulated into a color difference signal by directly analog-to-digital (A/D) converting the carrier color signal using a sampling clock phase-synchronized with the color burst signal of the carrier color signal. , a baseband color difference signal in the form of a digital signal is obtained.
【０００４】以下、ＰＡＬ方式のカラーテレビジョン信
号を例として、上述の復調処理動作を詳細に説明する。The above-mentioned demodulation processing operation will be explained in detail below using a PAL color television signal as an example.
【０００５】ＰＡＬ方式のカラーテレビジョン信号より
分離された搬送色信号Ｃをカラーバースト信号の４倍の
周波数に位相同期したサンプリングクロックにてＡ／Ｄ
変換し、得られたサンプルデータを基準位相に従い、４
相に振り分け、このうち位相が１８０°異なるサンプル
データの差をとる事により、搬送色信号を色差信号に復
調している。[0005] The carrier color signal C separated from the PAL color television signal is A/Ded using a sampling clock whose phase is synchronized to four times the frequency of the color burst signal.
Convert the obtained sample data according to the reference phase,
The carrier color signal is demodulated into a color difference signal by dividing the sample data into phases and taking the difference between sample data whose phases differ by 180 degrees.
【０００６】今、Ｂ−Ｙ搬送波位相（０°）のサンプリ
ングクロックにより得られるサンプルデータをＰＢＹ、
位相が９０°のサンプリングクロックにより得られるサ
ンプルデータをＥＲＹ、位相が１８０°のサンプリング
クロックにより得られるサンプルデータをＮＢＹ、位相
が２７０°のサンプリングクロックにより得られるサン
プルデータをＬＲＹとすると、
奇数ライン時（カラーバースト信号の位相が２２５°の
時）
ＰＢＹ＝Ｂ−Ｙ＋ＤＣ
ＥＲＹ＝Ｒ−Ｙ＋ＤＣ
ＮＢＹ＝−（Ｂ−Ｙ）＋ＤＣ
ＬＲＹ＝−（Ｒ−Ｙ）＋ＤＣ
偶数ライン時（カラーバースト信号の位相が１３５°の
時）
ＰＢＹ＝Ｂ−Ｙ＋ＤＣ
ＥＲＹ＝−（Ｒ−Ｙ）＋ＤＣ
ＮＢＹ＝−（Ｂ−Ｙ）＋ＤＣ
ＬＲＹ＝Ｒ−Ｙ＋ＤＣ
となり、従って、
Ｂ−Ｙ＝（ＰＢＹ−ＮＢＹ）／２
Ｒ−Ｙ＝（ＥＲＹ−ＬＲＹ）／２ （奇数ライン時）
−（ＥＲＹ−ＬＲＹ）／２（偶数ライン時）となり、復
調データが得られる。Now, the sample data obtained by the sampling clock of the BY carrier wave phase (0°) is PBY,
If the sample data obtained by a sampling clock with a phase of 90° is ERY, the sample data obtained by a sampling clock with a phase of 180° is NBY, and the sample data obtained by a sampling clock with a phase of 270° is LRY, then at odd number line (When the phase of the color burst signal is 225°) PBY=B-Y+DC ERY=R-Y+DC NBY=-(B-Y)+DC LRY=-(R-Y)+DC When the phase of the color burst signal is 225° 135°) PBY=B-Y+DC ERY=-(R-Y)+DC NBY=-(B-Y)+DC LRY=R-Y+DC Therefore, B-Y=(PBY-NBY)/2 R- Y=(ERY-LRY)/2 (at odd number line)
-(ERY-LRY)/2 (for even lines), and demodulated data is obtained.
【０００７】尚、ライン極性にかかわらず、同一のＲ−
Ｙデータを得るには、ライン毎にＥＲＹ、ＬＲＹのサン
プリングクロックの位相を反転させるか、ライン毎にＥ
ＲＹ、ＬＲＹの極性を反転させる事により得る事ができ
る。[0007]It should be noted that the same R-
To obtain Y data, either invert the phases of the ERY and LRY sampling clocks for each line, or invert the ERY and LRY sampling clocks for each line.
This can be obtained by reversing the polarities of RY and LRY.
【０００８】ところで、上述の様にカラーバースト信号
の位相とサンプリングクロックの位相とが正確に一致し
ていれば、上述の処理により搬送色信号を完全な色差信
号に復調する事ができるが、実際は該カラーバースト信
号の位相に同期したサンプリングクロックを形成する際
に用いられる基準信号伝送系、ＰＬＬ（ＰｈａｓｅＬｏ
ｃｋｅｄ Ｌｏｏｐ）回路系等の回路の個体偏差、電
源電圧の変動等により、サンプリングクロックの位相を
カラーバースト信号の位相すなわち復調軸と正確に一致
させる事は困難である。By the way, if the phase of the color burst signal and the phase of the sampling clock match exactly as described above, the carrier color signal can be demodulated into a complete color difference signal by the above processing, but in reality, A reference signal transmission system, PLL (PhaseLo
It is difficult to accurately match the phase of the sampling clock with the phase of the color burst signal, that is, the demodulation axis, due to individual deviations of circuits such as the CKED LOOP circuit system, fluctuations in power supply voltage, and the like.
【０００９】また、ＮＴＳＣ方式のカラーテレビジョン
信号では、サンプリングクロック位相と復調軸が一致し
ていなくても、その直交関係さえ保存されていれば、絶
対色相を扱う処理以外では何ら支障ないが、ＰＡＬ方式
のカラーテレビジョン信号においては以下のような問題
が発生する。Furthermore, in the case of NTSC color television signals, even if the sampling clock phase and the demodulation axis do not match, as long as the orthogonal relationship is maintained, there is no problem except in processing that handles absolute hue. The following problems occur in PAL color television signals.
【００１０】今、位相角θ、振幅ｒ、直流成分ＤＣとす
る搬送色信号をＢ−Ｙ軸、Ｒ−Ｙ軸から位相φだけずれ
たサンプリングクロックでＡ／Ｄ変換すると、得られる
サンプリングデータは次の様になる。（奇数ライン時の
データには”を付し、偶数ライン時のデータには’を付
す）
奇数ライン時（カラーバースト位相が２２５°の時）Ｐ
ＢＹ’＝ｒ＊ｃｏｓ（θ−φ）＋ＤＣＥＲＹ’＝ｒ＊ｓ
ｉｎ（θ−φ）＋ＤＣＮＢＹ’＝−ｒ＊ｃｏｓ（θ−φ
）＋ＤＣＬＲＹ’＝−ｒ＊ｓｉｎ（θ−φ）＋ＤＣ偶数
ライン時（カラーバースト位相が１３５°の時）ＰＢＹ
”＝ｒ＊ｃｏｓ（θ＋φ）＋ＤＣＥＲＹ”＝−ｒ＊ｓｉ
ｎ（θ＋φ）＋ＤＣＮＢＹ”＝−ｒ＊ｃｏｓ（θ＋φ）
＋ＤＣＬＲＹ”＝ｒ＊ｓｉｎ（θ＋φ）＋ＤＣ上記の結
果によれば、得られる復調データは、ライン毎に異なっ
たものとなり、ワイプあるいはフェード等の様に２つの
画面をつなぎ合わせたり、画像の相関性を利用したノイ
ズリダクション等の処理においては、色相の保存が困難
になる。Now, when a carrier color signal having a phase angle θ, an amplitude r, and a DC component DC is A/D converted using a sampling clock shifted by a phase φ from the BY axis and the RY axis, the obtained sampling data is It will look like this: (Data for odd lines is marked with ", and data for even lines is marked with '.) For odd lines (when the color burst phase is 225°) P
BY'=r*cos(θ-φ)+DCERY'=r*s
in(θ-φ)+DCNBY'=-r*cos(θ-φ
)+DCLRY'=-r*sin(θ-φ)+DC even line (when color burst phase is 135°) PBY
”=r*cos(θ+φ)+DCERY”=-r*si
n(θ+φ)+DCNBY”=-r*cos(θ+φ)
+DCLRY”=r*sin(θ+φ)+DC According to the above results, the demodulated data obtained will be different for each line, and it will be possible to connect two screens like a wipe or fade, or change the correlation between images. In processing such as noise reduction using , it becomes difficult to preserve hue.
【００１１】そこで、上述の様な問題を解決する方法と
して、以下の様に異なるライン極性の復調データの和を
とる方法が考えられる。[0011] Therefore, as a method for solving the above-mentioned problems, a method of summing demodulated data of different line polarities as described below can be considered.
【００１２】ＢＹ（奇数ライン＋偶数ライン）＝（ＰＢ
Ｙ’−ＮＢＹ’）＋（ＰＢＹ”−ＮＢＹ”）＝４ｒ（ｃ
ｏｓ（θ−φ）＋ｃｏｓ（θ＋φ））＝４ｒｃｏｓφｃ
ｏｓθ
ＲＹ（奇数ライン＋偶数ライン）
＝（ＥＲＹ”−ＬＲＹ”）＋（ＬＢＹ”−ＥＢＹ”）＝
４ｒ（ｓｉｎ（θ−φ）＋ｓｉｎ（θ＋φ））＝４ｒｃ
ｏｓφｓｉｎθ
上記結果より各復調色信号成分は、Ｂ−Ｙ、Ｒ−Ｙ信号
成分に一定スカラー量４ｃｏｓφが乗ぜられた形となり
、絶対色相が確定する。BY (odd line + even line) = (PB
Y'-NBY')+(PBY"-NBY")=4r(c
os(θ-φ)+cos(θ+φ))=4rcosφc
osθ RY (odd line + even line) = (ERY”-LRY”) + (LBY”-EBY”) =
4r(sin(θ-φ)+sin(θ+φ))=4rc
osφsinθ From the above results, each demodulated color signal component has a form in which the BY and RY signal components are multiplied by a constant scalar amount 4cosφ, and the absolute hue is determined.
【００１３】そして、色差信号をもとのＣ信号へ変調す
るには、復調データから反対極性データを形成し、クロ
マシーケンスに従って、Ｂ−Ｙ、Ｒ−Ｙ成分の正負デー
タを順次Ｄ／Ａ変換する事により行なうが、ＰＡＬカラ
ーテレビジョン方式では１ライン毎にＲ−Ｙ搬送波の極
性が反転するため、Ｄ／Ａ変換の順序は、Ｂ−Ｙ復調デ
ータ、Ｒ−Ｙ極性反転データ、Ｂ−Ｙ極性反転データ、
Ｒ−Ｙ復調データを１ライン毎に交互に行なう事になる
。In order to modulate the color difference signal into the original C signal, opposite polarity data is formed from the demodulated data, and the positive and negative data of the B-Y and R-Y components are sequentially D/A converted according to the chroma sequence. However, in the PAL color television system, the polarity of the R-Y carrier wave is inverted for each line, so the order of D/A conversion is B-Y demodulated data, R-Y polarity inverted data, B- Y polarity inversion data,
The RY demodulated data is alternately performed line by line.
【００１４】[0014]
【発明が解決しようとする課題】しかしながら、上記従
来例では搬送色信号の直流成分をＡ／Ｄ変換する事によ
り得られるデータＤＣが正確にＣ信号のセンター値に合
致していなければ、復調データを変調する事により得ら
れるＣ信号は位相歪みを持ったものになり、変調処理に
より色相変動が生じてしまう。However, in the conventional example described above, if the data DC obtained by A/D converting the DC component of the carrier color signal does not exactly match the center value of the C signal, the demodulated data The C signal obtained by modulating the C signal has phase distortion, and the modulation process causes hue variation.
【００１５】本発明は簡単な構成にて、搬送色信号を劣
化させずに、色差信号に変換したり、また変換された色
差信号を劣化させずにもとの搬送色信号に変換する事が
できる色信号処理装置を提供する事を目的とする。The present invention has a simple configuration, and it is possible to convert a carrier color signal into a color difference signal without deteriorating it, and to convert the converted color difference signal into the original carrier color signal without deteriorating it. The purpose of the present invention is to provide a color signal processing device that can perform color signal processing.
【００１６】[0016]
【課題を解決するための手段】本発明の色信号処理装置
は、色信号を処理する装置であって、搬送色信号を該搬
送色信号の基準位相に位相同期したサンプリングクロッ
クにてサンプリングする事により形成されるサンプリン
グデータを入力し、入力されるサンプルデータのうち、
前記基準位相と第１の位相差を有する第１のサンプルデ
ータを抽出する第１サンプルデータ抽出手段と、前記第
１サンプルデータ抽出手段において抽出された第１サン
プルデータを一水平同期期間遅延する第１遅延手段と、
前記第１のサンプルデータとは逆位相の第２のサンプル
データを抽出する第２サンプルデータ抽出手段と、前記
第１遅延手段より出力されたサンプルデータと前記第２
サンプルデータ抽出手段より出力された第２サンプルデ
ータとを加算し、出力する第１加算手段と、前記基準位
相に対する位相差が、前記第１のサンプルデータ、第２
のサンプルデータとは異なる第３のサンプルデータを抽
出する第３サンプルデータ抽出手段と、前記第３サンプ
ルデータ抽出手段において抽出された第３サンプルデー
タを一水平同期期間遅延する第２遅延手段と、前記第２
遅延手段より出力されたサンプルデータと前記第３サン
プルデータ抽出手段より出力された第３サンプルデータ
とを加算し、出力する第２加算手段と、前記第１加算手
段より出力されるサンプルデータと前記第２加算手段よ
り出力されるサンプルデータとを一水平走査期間毎に交
互に出力するデータ出力手段とを有するものである。[Means for Solving the Problems] A color signal processing device of the present invention is a device for processing color signals, and is capable of sampling a carrier color signal using a sampling clock phase-synchronized with a reference phase of the carrier color signal. Input the sampling data formed by, and among the input sample data,
a first sample data extraction means for extracting first sample data having a first phase difference from the reference phase; and a first sample data extraction means for delaying the first sample data extracted by the first sample data extraction means by one horizontal synchronization period. 1 delay means;
a second sample data extracting means for extracting second sample data having an opposite phase to the first sample data; and sample data output from the first delay means and the second sample data.
A first addition means that adds and outputs the second sample data output from the sample data extraction means, and a phase difference between the first sample data and the second sample data with respect to the reference phase.
a third sample data extraction means for extracting third sample data different from the sample data of the third sample data; and a second delay means for delaying the third sample data extracted by the third sample data extraction means for one horizontal synchronization period; Said second
a second addition means for adding and outputting the sample data output from the delay means and third sample data output from the third sample data extraction means; The data output means alternately outputs the sample data outputted from the second addition means every horizontal scanning period.
【００１７】[0017]
【作用】上述の構成によれば、搬送色信号を劣化させず
に、色差信号に変換したり、また変換された色差信号を
劣化させずにもとの搬送色信号に変換する事ができる様
になる。[Operation] According to the above structure, it is possible to convert the carrier color signal into a color difference signal without deteriorating it, and to convert the converted color difference signal into the original carrier color signal without deteriorating it. become.
【００１８】[0018]
【実施例】以下、本発明を本発明の実施例を用いて説明
する。EXAMPLES The present invention will be explained below using examples of the present invention.
【００１９】図１は本発明の一実施例として、本発明を
適用した色信号処理装置の概略構成を示した図で、図２
、図３は該図１に示した構成の動作を説明するためのタ
イミングチャートである。FIG. 1 is a diagram showing a schematic configuration of a color signal processing device to which the present invention is applied as an embodiment of the present invention, and FIG.
, FIG. 3 is a timing chart for explaining the operation of the configuration shown in FIG.
【００２０】図１において、１、２、４、１４、２４は
ラッチ回路、３、１５は反転出力ラッチ回路、１６、１
７は出力反転／非反転選択ラッチ回路、９、１０は下位
桁上入力付加算器、５、６はラインメモリ、７、８は位
相反転回路、１１はマルチプレクサ、１３はデマルチプ
レクサ、１８、１９、２０は図４に示す様な論理組み合
わせ回路、２１、２２、２７は加算器、２３は選択出力
回路、２５はタイミングコントローラー、２６はＰＬＬ
回路である。In FIG. 1, 1, 2, 4, 14, 24 are latch circuits, 3, 15 are inverted output latch circuits, 16, 1
7 is an output inversion/non-inversion selection latch circuit, 9 and 10 are lower-order input adders, 5 and 6 are line memories, 7 and 8 are phase inversion circuits, 11 is a multiplexer, 13 is a demultiplexer, 18 and 19 , 20 is a logical combinational circuit as shown in FIG. 4, 21, 22, 27 are adders, 23 is a selection output circuit, 25 is a timing controller, and 26 is a PLL.
It is a circuit.
【００２１】１００はＣ信号を不図示のＡ／Ｄ変換器に
よりＡ／Ｄ変換する事により得られたＣデータ（１サン
プル６ｂｉｔ）の入力端子、１０１はＣ信号の入力端子
、１０２は不図示の同期分離回路等により得られたカラ
ーバースト信号の区間を表わすタイミング信号の入力端
子である。100 is an input terminal for C data (1 sample 6 bits) obtained by A/D converting the C signal by an A/D converter (not shown); 101 is an input terminal for the C signal; 102 is not shown This is an input terminal for a timing signal representing a section of a color burst signal obtained by a synchronous separation circuit or the like.
【００２２】図１において、入力端子１０１より入力さ
れた搬送色信号からは、ＰＬＬ回路２６において入力端
子１０２より入力されるタイミング信号に従い、カラー
バースト信号が抜き出され、該ＰＬＬ回路２６は、この
カラーバースト信号の平均位相の４倍に位相同期したク
ロックＳＣ４を発生し、ラッチ回路１を動作させる事に
より、該ラッチ回路１よりＣデータ１０４を発生させる
。（図２参照、尚、図２において、データ１０４”は奇
数ラインのデータ、データ１０４’は偶数ラインのデー
タを表わし、以下同様に示す。）In FIG. 1, a color burst signal is extracted from a carrier color signal inputted from an input terminal 101 in a PLL circuit 26 according to a timing signal inputted from an input terminal 102. A clock SC4 whose phase is synchronized to four times the average phase of the color burst signal is generated and the latch circuit 1 is operated, thereby causing the latch circuit 1 to generate C data 104. (See FIG. 2. In FIG. 2, data 104'' represents data on odd lines, data 104' represents data on even lines, and the same applies below.)
【００２３】次にＣデータ１０４はカラーバースト信号
と所定の位相差を持ち、ｆＳＣ（ｆＳＣはサブキャリア
周波数）周期のクロックＳＣＡ、ＳＣＢ、ＳＣＣによっ
てラッチ回路２、反転出力ラッチ回路３、ラッチ回路４
を動作させる事により３つの位相毎のデータ系列（すな
わち、ＰＢＹ、ＮＢＹ、ＥＲＹ）に振り分けられる。Next, the C data 104 has a predetermined phase difference from the color burst signal, and is sent to the latch circuit 2, the inverted output latch circuit 3, and the latch circuit 4 by the clocks SCA, SCB, and SCC having a period of fSC (fSC is the subcarrier frequency).
By operating , the data is distributed into three data series for each phase (ie, PBY, NBY, ERY).
【００２４】そして、ラッチ回路２より出力されるデー
タＰＢＹはラインメモリ５により１Ｈ期間遅延され（Ｐ
ＢＹ”）、反転出力ラッチ回路３より出力されるデータ
ＮＢＹ”と共に加算器９に供給される。The data PBY output from the latch circuit 2 is delayed for 1H period by the line memory 5 (PBY).
BY'') is supplied to the adder 9 together with data NBY'' output from the inverted output latch circuit 3.
【００２５】また、ラッチ回路４より出力されるデータ
ＥＲＹはラインメモリ６により１Ｈ期間遅延され（ＥＲ
Ｙ”）、更に位相反転回路７を介した後、加算器１０に
供給される。Furthermore, the data ERY output from the latch circuit 4 is delayed by the line memory 6 for 1H period (ER
Y''), which is further supplied to the adder 10 after passing through the phase inversion circuit 7.
【００２６】一方、ラッチ回路４より出力される１Ｈ期
間遅延されていないデータＥＲＹ’は位相反転回路８を
介した後、加算器１０に供給される。On the other hand, the data ERY' which has not been delayed by 1H period and which is output from the latch circuit 4 is supplied to the adder 10 after passing through the phase inversion circuit 8.
【００２７】従って、１Ｈ遅延されたデータＰＢＹ”と
データＮＢＹ’とを減算し、データＥＲＹ’と１Ｈ遅延
されたデータＥＲＹ”とを減算した結果が復調色信号と
なる。Therefore, the demodulated color signal is obtained by subtracting data PBY'' delayed by 1H and data NBY', and subtracting data ERY' and data ERY'' delayed by 1H.
【００２８】この減算処理はＣデータが２の補数系で表
されるとすると、Assuming that the C data is expressed in a two's complement system, this subtraction process is performed as follows.
【００２９】[0029]
【外１】 となる。[Outside 1] becomes.
【００３０】従って、ＢＹデータについてはＮＢＹ’デ
ータを反転出力し、加算器９のキャリー入力（図中のＣ
Ｉ）に”Ｈ”レベルの信号を入力する事によって、形成
される。Therefore, for the BY data, the NBY' data is inverted and output, and the carry input of the adder 9 (C
It is formed by inputting an "H" level signal to I).
【００３１】また、ＰＡＬカラーテレビジョン方式では
ライン毎にＲ−Ｙキャリア位相が反転しているため、Ｒ
Ｙデータについては、タイミング信号ＰＬ、ＮＬによっ
て動作する位相反転回路７、８によって、入力されるデ
ータＥＲＹ’、ＥＲＹ”の位相を、カラーバースト位相
に従い、ライン毎に反転させて出力し、更に、上記ＢＹ
データと同様にして形成される。Furthermore, in the PAL color television system, since the R-Y carrier phase is inverted for each line, the R-Y carrier phase is inverted for each line.
Regarding the Y data, phase inversion circuits 7 and 8 operated by timing signals PL and NL invert the phase of the input data ERY' and ERY'' line by line according to the color burst phase, and output the inverted data line by line. BY above
It is formed in the same way as data.
【００３２】尚、上記位相反転回路７、８は例えば、図
４のａに示す様に構成されおり、図４のａにおいて、４
１はエクスクルーシブオアゲートであり、入力されるデ
ータを１ライン期間毎に極性が互いに異なる様に反転す
るタイミング信号ＰＬ、ＮＬに従って、位相を反転させ
ている。The phase inversion circuits 7 and 8 are configured as shown in FIG. 4A, for example, and in FIG.
Reference numeral 1 designates an exclusive OR gate, which inverts the phase of input data in accordance with timing signals PL and NL which invert the polarities so that they differ from each other every line period.
【００３３】以上の様にして、カラーバーストを含めた
復調処理が完了する。In the manner described above, demodulation processing including color burst is completed.
【００３４】尚、Ｃ信号は通常同時に処理が行なわれて
いるＹ信号に対して、低データレートなので、本実施例
においては、タイミング信号Ｂ／Ｒ及びＭＥＭＣＫによ
って動作するマルチプレクサ１１により時分割に選択出
力されている。Note that since the C signal has a lower data rate than the Y signal, which is normally processed simultaneously, in this embodiment, the C signal is selected in a time-division manner by the multiplexer 11 operated by the timing signal B/R and MEMCK. It is being output.
【００３５】そして、変調時には上述の様にして形成さ
れた復調データをデマルチプレクサ１３、ラッチ回路１
４、反転出力ラッチ回路１５、出力反転／非反転選択ラ
ッチ回路１６、１７により以下の様な変調データが形成
される。During modulation, the demodulated data formed as described above is sent to the demultiplexer 13 and the latch circuit 1.
4. The following modulation data is formed by the inverting output latch circuit 15 and the output inverting/non-inverting selection latch circuits 16 and 17.
【００３６】[0036]
【外２】
そして、形成された変調データをクロマシーケンスに従
い、選択出力回路２３及びラッチ回路２４により順次出
力し、Ｄ／Ａ変換する事により、Ｃ信号が復元される。The C signal is restored by sequentially outputting the formed modulation data by the selection output circuit 23 and the latch circuit 24 according to the chroma sequence and performing D/A conversion.
【００３７】尚、変調データ形成時には復調データ形成
時と同様にＲ−Ｙデータの極性をクロックＰＨＢ、ＰＨ
Ｄにより動作する出力反転／非反転ラッチ回路１６、１
７によって、抽出されるデータの位相を、タイミング信
号ＬＳ、ＸＬＳによって、交互に反転させている。Note that when forming modulated data, the polarity of the R-Y data is set to clocks PHB and PH, similarly to when forming demodulated data.
Output inverting/non-inverting latch circuit 16, 1 operated by D
7, the phase of the extracted data is alternately inverted by timing signals LS and XLS.
【００３８】上記出力反転／非反転ラッチ回路１６、１
７は例えば、図４のｂに示す様に構成されており、図４
のｂにおいて４２はエクスクルーシブオアゲート、４３
はラッチ回路であり、入力されるデータを１ライン期間
毎に極性が互いに異なる様に反転するタイミング信号Ｌ
Ｓ、ＸＬＳに従って、位相反転させている。The output inverting/non-inverting latch circuit 16, 1
For example, 7 is configured as shown in FIG.
In b, 42 is exclusive or gate, 43
is a latch circuit, and a timing signal L is used to invert the input data so that the polarity is different every line period.
The phase is inverted according to S and XLS.
【００３９】ところで、前述の様に復調時に得られる復
調データのレベルは２ＶＣ であるが、変調時必要な変
調データのレベルはＶＣ であり、用いるＡ／Ｄ、Ｄ／
Ａ変換器のダイナミックレンジが同レベルである場合に
は、変調データのレベルを１／２にする必要がある。By the way, as mentioned above, the level of demodulated data obtained during demodulation is 2VC, but the level of modulated data required during modulation is VC, and the A/D and D/D used
If the dynamic ranges of the A converters are at the same level, it is necessary to reduce the level of modulated data to 1/2.
【００４０】しかしながら、上述の様に変調データのレ
ベルを１／２にする場合には、最下位ビット（ＬＳＢ）
の桁落ちが生じ、変調データのＳ／Ｎに悪影響を及ぼし
てしまう。However, when the level of modulated data is halved as described above, the least significant bit (LSB)
digit loss occurs, which adversely affects the S/N of modulated data.
【００４１】そこで、本実施例では前述の様に復調デー
タを（Ａ／Ｄ変換時のビット数：６ｂｉｔ）＋１ｂｉｔ
＝７ｂｉｔとし、変調時に以下の様な処理を行なう事に
よりデータのｐｅａｋ ｔｏ ｐｅａｋ値が損なわ
れない様に構成している。Therefore, in this embodiment, as described above, the demodulated data is divided into (number of bits during A/D conversion: 6 bits) + 1 bit.
= 7 bits, and the following processing is performed during modulation so that the peak to peak value of data is not impaired.
【００４２】すなわち、上述の処理は例えば図４に示す
様に構成されている論理組み合わせ回路１８、１９、２
０において行なわれる。That is, the above-mentioned processing is carried out, for example, by the logic combinational circuits 18, 19, 2 configured as shown in FIG.
This is done at 0.
【００４３】図４のｃは論理組み合わせ回路１８の構成
を示した図で、アンドゲート４４、４６、ナンドゲート
４５により構成され、図４のｄは論理組み合わせ回路１
９、２０の構成を示した図で、アンドゲート４３、４７
、ナンドゲート４５により構成されている。FIG. 4c is a diagram showing the configuration of the logic combinational circuit 18, which is composed of AND gates 44, 46 and a NAND gate 45, and FIG. 4d is a diagram showing the configuration of the logic combinational circuit 18.
9 and 20, and gates 43 and 47
, NAND gate 45.
【００４４】図４のｃに示す論理組み合わせ回路１８に
より、反転出力ラッチ回路１５より出力される７ｂｉｔ
のデータのうち、上位６ｂｉｔが供給されている加算器
２７において、供給されている６ｂｉｔのデータに対す
るキャリー入力（図中のＣＩ）の加算を許可するか禁止
するかを制御し、図４のｄに示す論理組み合わせ回路１
９、２０により、出力反転／非反転選択ラッチ回路１６
、１７より出力される７ｂｉｔのデータのうち、上位６
ｂｉｔが供給されている加算器２１、２２において、供
給されている６ｂｉｔのデータに対するキャリー入力（
図中のＣＩ）の加算を許可するか禁止するかを制御する
事により、Ａ／Ｄ、Ｄ／Ａ変換器のビット数を増加させ
る事無く、分解能を維持したままデータの反転を行ない
、変調データを形成する事ができる様になる。7 bits output from the inverting output latch circuit 15 by the logic combination circuit 18 shown in FIG.
d in FIG. Logic combinational circuit 1 shown in
9 and 20, the output inversion/non-inversion selection latch circuit 16
, of the 7-bit data output from 17, the top 6
In the adders 21 and 22 to which bits are supplied, a carry input (
By controlling whether to enable or disable addition of CI) in the figure, data can be inverted and modulated while maintaining resolution without increasing the number of bits of A/D and D/A converters. You will be able to form data.
【００４５】尚、復調データに対する変調データは例え
ばが以下の様になる。The modulated data for the demodulated data is, for example, as follows.
【００４６】
復調データ ＋１０
＋１１ −１０ −１１ 変
調データ（非反転） ＋５ ＋５
−５ −６ 変調データ（反
転） −５ −６ ＋５
＋５ ｐｅａｋ ｔｏ ｐｅａｋ
値 ＋１０ ＋１１ −１
０ −１１[0046] Demodulated data +10
+11 -10 -11 Modulation data (non-inverted) +5 +5
-5 -6 Modulation data (inverted) -5 -6 +5
+5 peak to peak
Value +10 +11 -1
0 -11
【００４７】また、Ｃ信号は上述の様
に形成される変調データをＤ／Ａ変換し、更に不図示の
ローパスフィルターを介してアナログ信号に復元される
ので、この変調処理により、Ｃ信号の対称性が失われる
事は無い。Furthermore, the C signal is D/A converted from the modulated data formed as described above, and then restored to an analog signal via a low-pass filter (not shown). There is no loss of sexuality.
【００４８】また、前記論理組み合わせ回路１８、１９
、２０は、変調時に入力される復調データが最小値（絶
対値が最大の負数）の時に同様な処理を行なった時のオ
ーバーフロー防止のためのものである。Furthermore, the logic combinational circuits 18 and 19
, 20 are for overflow prevention when similar processing is performed when the demodulated data input during modulation is the minimum value (the largest negative number in absolute value).
【００４９】以上説明した様に、本実施例に示した色信
号処理装置においては、搬送色信号の復調を行なう際に
、該搬送色信号の復調データとして、Ｃデータと該Ｃデ
ータとは位相が逆相のデータを一水平走査期間遅延した
データとを加算する事により、ＣデータのＤＣオフセッ
トを用いる事無く、搬送色信号のディジタル変復調を行
なう事が可能となり、Ａ／Ｄ変換時の閾値付近にＤＣオ
フセットが発生している場合に、該ＤＣオフセットデー
タのふらつき、電源電圧変動、素子個体偏差等を原因と
するＤＣオフセット値とデータの不一致等に起因する変
復調処理による搬送色信号の色相変動を防止すると共に
、変復調処理の分解能の低下を防止している。As explained above, in the color signal processing device shown in this embodiment, when the carrier color signal is demodulated, the C data and the C data have different phases as the demodulated data of the carrier color signal. By adding the data with the opposite phase to the data delayed by one horizontal scanning period, it is possible to digitally modulate and demodulate the carrier color signal without using the DC offset of the C data, and the threshold value at the time of A/D conversion When a DC offset occurs nearby, the hue of the carrier color signal due to modulation/demodulation processing caused by a mismatch between the DC offset value and data due to fluctuations in the DC offset data, power supply voltage fluctuations, individual element deviations, etc. This prevents fluctuations and also prevents the resolution of modulation/demodulation processing from deteriorating.
【００５０】また、復調データをライン間加算する事に
より、サンプリングクロックと復調軸との位相が一致し
ていない場合において、ライン毎に異なった復調データ
となる事を防止し、絶対軸の復調が可能となり、更に、
ＰＡＬカラーテレビジョン方式におけるライン毎のカラ
ーバースト位相の反転をデータ極性の反転によって、行
なっているため、サンプル点の幾何学的な配置が４フィ
ールドシーケンスで完結するため、画面合成処理等がよ
り容易になる。Furthermore, by adding the demodulated data between lines, when the sampling clock and the demodulation axis do not match in phase, it is possible to prevent demodulation data from being different for each line, and to prevent demodulation on the absolute axis. It becomes possible, and furthermore,
Since the color burst phase for each line in the PAL color television system is inverted by inverting the data polarity, the geometric arrangement of sample points can be completed in a 4-field sequence, making screen composition processing easier. become.
【００５１】更に本発明を用いる事により、少数のラッ
チ回路及び加算器により色信号の復／変調回路を構成す
る事ができ、また、用いるラインメモリの容量も１ライ
ン当たりのワード数×１ｂｉｔで良い。Furthermore, by using the present invention, a color signal demodulation/modulation circuit can be configured with a small number of latch circuits and adders, and the capacity of the line memory used can be reduced to the number of words per line x 1 bit. good.
【００５２】尚、本実施例においては、ＢＹデータを復
調する際に、データＰＢＹをラインメモリ５により１Ｈ
期間遅延する様にしているが、データＮＢＹを１Ｈ遅延
する様に構成しても良い。In this embodiment, when demodulating BY data, data PBY is stored in 1H by line memory 5.
Although the data NBY is delayed by a period of time, the data NBY may be delayed by 1H.
【００５３】また、ＲＹデータ復調時に、本実施例では
ラッチ回路４により抽出されるデータＥＲＹを用いてい
るが、該データＥＲＹとは１８０°位相が異なるクロッ
クにてラッチ動作が制御されるラッチ回路を用いて抽出
されるデータＤＲＹを用いても良く、この場合にはカラ
ーバースト位相に従って位相が反転しているタイミング
信号ＬＳ／ＬＮを本実施例とは逆位相にすれば良い。Furthermore, when demodulating the RY data, this embodiment uses the data ERY extracted by the latch circuit 4, but the latch circuit whose latch operation is controlled by a clock having a phase 180° different from that of the data ERY is used. The data DRY extracted using the color burst phase may be used, and in this case, the timing signal LS/LN whose phase is inverted according to the color burst phase may be set to have an opposite phase to that of this embodiment.
【００５４】[0054]
【発明の効果】以上説明した様に、本発明によれば、簡
単な構成にて、搬送色信号を劣化させずに、色差信号に
変換したり、また変換された色差信号を劣化させずにも
との搬送色信号に変換する事ができる色信号処理装置を
提供する事ができる様になる。As explained above, according to the present invention, a carrier color signal can be converted into a color difference signal without deterioration, and a converted color difference signal can be converted into a color difference signal with a simple configuration. It becomes possible to provide a color signal processing device that can convert the color signal to the original carrier color signal.
【図１】本発明の一実施例として、本発明を適用した色
信号処理装置の概略構成を示した図である。FIG. 1 is a diagram showing a schematic configuration of a color signal processing device to which the present invention is applied, as an embodiment of the present invention.
【図２】図１に示した構成の動作を説明するためのタイ
ミングチャートである。FIG. 2 is a timing chart for explaining the operation of the configuration shown in FIG. 1;
【図３】図１に示した構成の動作を説明するためのタイ
ミングチャートである。FIG. 3 is a timing chart for explaining the operation of the configuration shown in FIG. 1;
【図４】図１に示した構成のうちの一部の詳細な構成を
示した図である。FIG. 4 is a diagram showing a detailed configuration of a part of the configuration shown in FIG. 1;
１ ラッチ回路
２ ラッチ回路
３ 反転出力ラッチ回路
４ ラッチ回路
５ ラインメモリ
６ ラインメモリ
７ 位相反転回路
８ 位相反転回路
９ 下位桁上入力付加算器
１０ 下位桁上入力付加算器
１１ マルチプレクサ
１３ デマルチプレクサ
１４ ラッチ回路
１５ 反転出力ラッチ回路
１６ 出力反転／非反転選択ラッチ回路１７ 出力
反転／非反転選択ラッチ回路１８ 論理組み合わせ回
路
１９ 論理組み合わせ回路
２０ 論理組み合わせ回路
２１ 加算器
２２ 加算器
２３ 選択出力回路
２４ ラッチ回路
２５ タイミングコントローラ
２６ ＰＬＬ回路
２７ 加算器1 Latch circuit 2 Latch circuit 3 Inverted output latch circuit 4 Latch circuit 5 Line memory 6 Line memory 7 Phase inversion circuit 8 Phase inversion circuit 9 Lower digit upper input adder 10 Lower digit upper input adder 11 Multiplexer 13 Demultiplexer 14 Latch circuit 15 Inverted output latch circuit 16 Output inverted/non-inverted selection latch circuit 17 Output inverted/non-inverted selection latch circuit 18 Logic combination circuit 19 Logic combination circuit 20 Logic combination circuit 21 Adder 22 Adder 23 Selection output circuit 24 Latch circuit 25 Timing controller 26 PLL circuit 27 Adder
Claims (1)
色信号を該搬送色信号の基準位相に位相同期したサンプ
リングクロックにてサンプリングする事により形成され
るサンプリングデータを入力し、入力されるサンプルデ
ータのうち、前記基準位相と第１の位相差を有する第１
のサンプルデータを抽出する第１サンプルデータ抽出手
段と、前記第１サンプルデータ抽出手段において抽出さ
れた第１サンプルデータを一水平同期期間遅延する第１
遅延手段と、前記第１のサンプルデータとは逆位相の第
２のサンプルデータを抽出する第２サンプルデータ抽出
手段と、前記第１遅延手段より出力されたサンプルデー
タと前記第２サンプルデータ抽出手段より出力された第
２サンプルデータとを加算し、出力する第１加算手段と
、前記基準位相に対する位相差が、前記第１のサンプル
データ、第２のサンプルデータとは異なる第３のサンプ
ルデータを抽出する第３サンプルデータ抽出手段と、前
記第３サンプルデータ抽出手段において抽出された第３
サンプルデータを一水平同期期間遅延する第２遅延手段
と、前記第２遅延手段より出力されたサンプルデータと
前記第３サンプルデータ抽出手段より出力された第３サ
ンプルデータとを加算し、出力する第２加算手段と、前
記第１加算手段より出力されるサンプルデータと前記第
２加算手段より出力されるサンプルデータとを一水平走
査期間毎に交互に出力するデータ出力手段とを有する事
を特徴とする色信号処理装置。1. A device for processing a color signal, which inputs sampling data formed by sampling a carrier color signal with a sampling clock phase-synchronized with a reference phase of the carrier color signal. Among the sample data, a first phase having a first phase difference from the reference phase
a first sample data extracting means for extracting sample data of the sample data; and a first sample data extracting means for delaying the first sample data extracted by the first sample data extracting means by one horizontal synchronization period.
a delay means, a second sample data extraction means for extracting second sample data having an opposite phase to the first sample data, and sample data output from the first delay means and the second sample data extraction means. a first adding means for adding and outputting the second sample data output from the second sample data; and third sample data having a phase difference with respect to the reference phase different from the first sample data and the second sample data. a third sample data extraction means to extract; and a third sample data extraction means extracted by the third sample data extraction means;
a second delay means for delaying the sample data by one horizontal synchronization period; and a second delay means for adding and outputting the sample data output from the second delay means and the third sample data output from the third sample data extraction means. 2 addition means, and data output means for alternately outputting the sample data output from the first addition means and the sample data output from the second addition means every horizontal scanning period. color signal processing device.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13782091A JP3082959B2 (en) | 1991-06-10 | 1991-06-10 | Color signal processing device |
| EP92109666A EP0518256B1 (en) | 1991-06-10 | 1992-06-09 | Chrominance signal processing device |
| DE69221943T DE69221943T2 (en) | 1991-06-10 | 1992-06-09 | Chrominance signal processing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13782091A JP3082959B2 (en) | 1991-06-10 | 1991-06-10 | Color signal processing device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04362895A true JPH04362895A (en) | 1992-12-15 |
| JP3082959B2 JP3082959B2 (en) | 2000-09-04 |
Family
ID=15207615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13782091A Expired - Fee Related JP3082959B2 (en) | 1991-06-10 | 1991-06-10 | Color signal processing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3082959B2 (en) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5269226A (en) * | 1975-12-08 | 1977-06-08 | Toshiba Corp | Color difference signal demodulator of pal system television image rec eiver |
| JPS54155726A (en) * | 1978-05-30 | 1979-12-08 | Matsushita Electric Ind Co Ltd | Color demodulator for color television signal |
| JPS5873294A (en) * | 1981-10-27 | 1983-05-02 | Nec Corp | Television signal processing circuit |
| JPS60160287A (en) * | 1984-01-31 | 1985-08-21 | Sony Corp | Digital color demodulator |
| JPH01177792A (en) * | 1988-01-08 | 1989-07-14 | Canon Inc | Chrominance signal processor |
| JPH01194794A (en) * | 1988-01-29 | 1989-08-04 | Mitsubishi Electric Corp | Digital chrominance signal demodulation circuit |
| JPH02265391A (en) * | 1989-04-05 | 1990-10-30 | Nec Home Electron Ltd | Noise reduction circuit for chrominance signal |
| JPH02301288A (en) * | 1989-05-15 | 1990-12-13 | Canon Inc | Color signal processor |
| JPH02301290A (en) * | 1989-05-15 | 1990-12-13 | Canon Inc | Color signal processor |
-
1991
- 1991-06-10 JP JP13782091A patent/JP3082959B2/en not_active Expired - Fee Related
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5269226A (en) * | 1975-12-08 | 1977-06-08 | Toshiba Corp | Color difference signal demodulator of pal system television image rec eiver |
| JPS54155726A (en) * | 1978-05-30 | 1979-12-08 | Matsushita Electric Ind Co Ltd | Color demodulator for color television signal |
| JPS5873294A (en) * | 1981-10-27 | 1983-05-02 | Nec Corp | Television signal processing circuit |
| JPS60160287A (en) * | 1984-01-31 | 1985-08-21 | Sony Corp | Digital color demodulator |
| JPH01177792A (en) * | 1988-01-08 | 1989-07-14 | Canon Inc | Chrominance signal processor |
| JPH01194794A (en) * | 1988-01-29 | 1989-08-04 | Mitsubishi Electric Corp | Digital chrominance signal demodulation circuit |
| JPH02265391A (en) * | 1989-04-05 | 1990-10-30 | Nec Home Electron Ltd | Noise reduction circuit for chrominance signal |
| JPH02301288A (en) * | 1989-05-15 | 1990-12-13 | Canon Inc | Color signal processor |
| JPH02301290A (en) * | 1989-05-15 | 1990-12-13 | Canon Inc | Color signal processor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3082959B2 (en) | 2000-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4506286A (en) | PAL digital video signal processing arrangement | |
| JPH04362895A (en) | Color signal processor | |
| EP0518256B1 (en) | Chrominance signal processing device | |
| JP3143492B2 (en) | Color signal processing device | |
| JPH04362893A (en) | Color signal processor | |
| US4527191A (en) | Digital signal processing circuit | |
| JPS60160287A (en) | Digital color demodulator | |
| JPS5923973A (en) | Vertical contouring circuit | |
| JPS63108889A (en) | Color video signal processor | |
| JPS59196685A (en) | Device for demodulating chrominance signal sampling data format | |
| JPH02301288A (en) | Color signal processor | |
| US5132785A (en) | Data selector for demodulating chrominance signal | |
| JPH02301290A (en) | Color signal processor | |
| JP3347921B2 (en) | PAL color signal phase correction demodulator | |
| KR950004465B1 (en) | Horizontal dot noise eliminating comb filter using time delay devices | |
| JP2819939B2 (en) | Color signal converter | |
| JPS5923974A (en) | Horizontal contouring circuit | |
| JPH0690460A (en) | Carrier chrominance signal processor | |
| JPH06205428A (en) | Modem and demodulator for chrominance carrier signal | |
| JPH0213088A (en) | Y/c separating device for composite video signal | |
| JP2003061108A (en) | Color demodulation circuit | |
| JPH0614331A (en) | Carrier chrominance signal processor | |
| JPS6354891A (en) | Digital color demodulator | |
| JPH0730914A (en) | Digital color signal processor | |
| JPS59181889A (en) | Chroma signal demodulating circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990713 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000606 |
|
| LAPS | Cancellation because of no payment of annual fees |