JPH0435410A - Semiconductor switch device - Google Patents

Abstract

PURPOSE:To shorten the interruption time of a main circuit current as a semiconductor switch by providing the semiconductor switch consisting of a first semiconductor element and a second semiconductor element connected to a part of the first semiconductor element in parallel, and a driving signal generation circuit. CONSTITUTION:The semiconductor switch 3A consisting of the first semiconduc tor element inserted into a main current path and the second semiconductor element 2 connected to a part of the first semiconductor element 1 in parallel is given. When the second semiconductor element 2 is turned off because a driving signal from the driving signal generation circuit 9 is eliminated, a base current is supplied to the first semiconductor element 1 and the first semiconduc tor element 1 is turned off. When the second semiconductor element 2 is turned off by the driving signal from the signal generation circuit 9 on the other hand, the base current of the first semiconductor element 1 is bypassed by the second semiconductor element 2 and the first semiconductor element 1 is turned off. Thus, the interruption time of the main circuit current as the semiconductor switch becomes short.

Description

【発明の詳細な説明】 ［産業上の利用分野コ この発明は、第１の半導体素子と第２の半導体素子とが
並列に接続されて成る半導体スイッチ及びその駆動信号
発生回路を備えた半導体スイッチ装置に関するものであ
る。DETAILED DESCRIPTION OF THE INVENTION [Industrial Field of Application] The present invention relates to a semiconductor switch including a first semiconductor element and a second semiconductor element connected in parallel, and a semiconductor switch including a drive signal generation circuit for the semiconductor switch. It is related to the device.

１従来の技術］ 第６図は、例えばインターナンヨナル・レフティファイ
ヤー（ＩＮＴＥＲＮＡＴＩＯＮＡＬ　ＲＥＣＴＩＦＩＥ
Ｒ）社から１９８２年に発行された゛ヘクスエフイーテ
ィー・テタフ゛ツク（ＨＥＸＦＥＴ　ＤＡＴＡＢＯＯＫ
）“第Ａ　−ＩＩＩベノ〜第Ａ　−１２２ベージに掲載
された従来の半導体スイッチ装置の一例を一部ブロック
図で示す回路図である。1 Prior Art] FIG. 6 shows, for example, an INTERNATIONAL RECTIFIE.
HEXFET DATABOOK published by R) in 1982.
) is a circuit diagram showing a partial block diagram of an example of a conventional semiconductor switch device published in pages A-III to A-122;

第６図において、（１）は第１の半導体素子例えばバイ
ポーラトランジスタ（以下単にトラン、ス夕と称す）、
（２）は第２の半導体素子例えばＭＯＳＦＥＴであり、
トランジスタ（１）とＭＯＳＦＥＴ（２）はトランジス
タ（１）のエミッタＥとＭＯＳＦＥＴ（２）のドレイン
Ｄとが直列に接続されて半導体スイッチ（３）を構成す
る。（４）は定電圧タイオート（以下ツェナタイオード
と称す）とコンデンサとが並列に接続されて半導体スイ
ッチ（３）の保護回路（以下スナバ−と称する）を構成
する。このスナバ−（４）は、その一端がトランジスタ
（１）のベースＢ用としての、半導体スイッチ（３）の
ベース端子Ｂに、その他端がＭＯＳＦＥＴ（２）のソー
スＳ用としての、半導体スイッチ（３）のソース端子Ｓ
にそれぞれ接続されている。（５）は変流器であり、そ
の１次巻線（５ａ）かトランジスタ（１）のコレクタＣ
用としての、半導体スイッチ（３）のコレクタ端子Ｃと
端子Ｐとの間に接続され、その２次巻線（５ｂ）の一端
か半導体スイッチ（３）のソース端子Ｓに、他端かタイ
オド（６）を介して半導体スイッチ（３）の端子Ｂにそ
れぞれ接続されている。（７）、　（８）は端子Ｐ、ソ
ス端子Ｓに接続された端子Ｎ間で直列に接続されたそれ
ぞれ負荷、直流電源である。（９）は半導体スイッチ（
３）のベース端子Ｂ、　ＭＯＳＦＥＴ（２）のゲートＧ
用としての、半導体スイッチ（３）のゲート端子Ｇ及び
半導体スイッチ（３）のソース端子Ｓにそれぞれ接続さ
れて半導体スイッチ（３）を機能させる後述の駆動信号
を供給する駆動信号発生回路である。In FIG. 6, (1) is a first semiconductor element such as a bipolar transistor (hereinafter simply referred to as a transistor);
(2) is a second semiconductor element, for example a MOSFET;
The transistor (1) and the MOSFET (2) constitute a semiconductor switch (3) by connecting the emitter E of the transistor (1) and the drain D of the MOSFET (2) in series. (4) constitutes a protection circuit (hereinafter referred to as a snubber) for the semiconductor switch (3), in which a constant voltage tie-out (hereinafter referred to as a zener diode) and a capacitor are connected in parallel. This snubber (4) has one end connected to the base terminal B of the semiconductor switch (3) for the base B of the transistor (1), and the other end connected to the base terminal B of the semiconductor switch (3) for the source S of the MOSFET (2). 3) Source terminal S
are connected to each. (5) is a current transformer, whose primary winding (5a) or collector C of transistor (1)
It is connected between the collector terminal C and the terminal P of the semiconductor switch (3) for use, and one end of its secondary winding (5b) or the source terminal S of the semiconductor switch (3) is connected to the other end or the diode ( 6) to terminal B of the semiconductor switch (3). (7) and (8) are a load and a DC power supply connected in series between the terminal P and the terminal N connected to the sos terminal S, respectively. (9) is a semiconductor switch (
Base terminal B of 3), gate G of MOSFET (2)
This is a drive signal generation circuit that is connected to the gate terminal G of the semiconductor switch (3) and the source terminal S of the semiconductor switch (3) for supplying a drive signal, which will be described later, to make the semiconductor switch (3) function.

次に、第６図に示した従来の半導体スイッチ装置の動作
について、第７図も参照して説明する。Next, the operation of the conventional semiconductor switch device shown in FIG. 6 will be explained with reference to FIG. 7 as well.

先ず、時刻ｔ１以前では、第７図（Ｆ）に示すように端
子Ｐ、Ｎ間に直流電源（８）の電圧■６に等しい電圧Ｖ
ＰＮかか＼っている。そしてＭＯＳＦＥＴ（２）のゲー
ト電圧〜７６、か零であるのでＭＯＳＦＥＴ（２）はオ
フ状態にあり、またトランジスタ（１）もオフ状態にあ
る。First, before time t1, as shown in FIG. 7(F), a voltage V equal to the voltage 6 of the DC power supply (8) is applied between the terminals P and N.
It's PN. Since the gate voltage of MOSFET (2) is ~76 or zero, MOSFET (2) is in an off state, and transistor (1) is also in an off state.

次に時刻ｔ、にて、ＭＯＳＦＥＴ（２）のケート電圧Ｖ
ｃｓを第７図（Ａ）に示すように零から正のある値（例
えば約１５Ｖ）に立上げてＭＯＳＦＥＴ（２）をターン
オンさせ、同時にトランジスタ（１）をターンオンさせ
るために第７図（Ｂ）に示す初期駆動用ワンパルスのベ
ース電流ＩＢを駆動信号発生回路（９）からトランジス
タ（１）へ供給すると、このトランジスタ（２ンは直ち
にターンオンする。この結果、第７図（Ｃ）に示すコレ
クタ電流■。か流れはしめる。Next, at time t, the gate voltage V of MOSFET (2)
As shown in FIG. 7(A), raise cs from zero to a certain positive value (for example, about 15 V) to turn on MOSFET (2), and at the same time turn on transistor (1), as shown in FIG. 7(B). ) When the base current IB of one initial drive pulse shown in FIG. Current ■. Or the flow stops.

このとき、変流器（５）の巻数比かｎであるとすると、
その２次巻線（５ｂ）には第７図（Ｄ）に示すＩ　Ｃ７
０−Ｉｃ／ｎ　　の電流か流れ、この電流かタイオード
（６）、トランジスタ（１）・及びＭＯＳＦＥＴ（２）
を通って流れる。しかして、この電流Ｉ　Ｃ７０は変流
器（５）の正帰還作用によりトランジスタ（１）に第７
図（Ｅ）に示すベース電流■８として供給され、トラン
ジスタ（」）のオン状態を保持する。At this time, if the turns ratio of the current transformer (5) is n, then
The secondary winding (5b) has an IC7 shown in FIG. 7(D).
A current of 0-Ic/n flows through the diode (6), transistor (1), and MOSFET (2).
flows through. Therefore, this current I C70 flows into the seventh transistor (1) due to the positive feedback action of the current transformer (5).
It is supplied as a base current 8 shown in FIG.

次に時刻１．にてＭＯＳＦＥＴ（２）のケート電圧Ｖｃ
５を上述した約１５Ｖから零にすると、ＭＯＳＦＥＴ（
２）はターンオフするものの、トランジスタ（１）ノコ
レクタＥ　ｉ’ｊｔ　ｌ　（は、すくには零にならない
でトランジスタ（］）のフコレクタとハース８間の阻止
能力か回復する時刻ｔ３まて持続する。そしてその時刻
１３にて、トランジスタ（１）はターンオフしかつコレ
クタ電流Ｉ。はいったん遮断されようとするが、その時
トランジスタ（１ンのコレクタＣとヘス３間には逆起電
力による電圧か発生するので、Ｊ　−Ｃ−ｄＶ／ｄｔな
る電流、即ちその電圧の変化分かコレクタＣとベース８
間の牛でパンタンスを介して逆方向のベース電流ＩＢと
してスナバ−（４）に流れ込む。次にコレクタ（Ｃ）と
ベース（Ｂ）間に発生する逆電力による電圧の変化分か
なくなる時刻ｔ４においてコレクタ電流１ｃは最終的に
完全に遮断され、トランジスタ（１）　、ＭＯＳＦＥＴ
（２）及び変流器（５）の直列体の両端電圧ＶＰＮは直
Ｉ７を電源電圧ＶＦ、のレベルまて立上かり、最終的に
Ｆラン／メタ（］）及びＭＯ３ＦＥＴ（２）はターンオ
フすることになる。Next, time 1. The gate voltage Vc of MOSFET (2) at
5 from about 15V mentioned above to zero, MOSFET (
Although the transistor (2) is turned off, the transistor (1) collector E i'jt l (does not immediately become zero and continues until time t3 when the blocking ability between the collector of the transistor (]) and the hearth 8 is restored. At time 13, the transistor (1) turns off and the collector current I is about to be cut off, but at that time, a voltage due to the back electromotive force is generated between the collector C of the transistor (1) and the Hess 3. Therefore, the current J -C-dV/dt, that is, the change in voltage between collector C and base 8
In between, the base current IB flows in the opposite direction through the pantance into the snubber (4). Next, at time t4, when the voltage change due to the reverse power generated between the collector (C) and the base (B) disappears, the collector current 1c is finally completely cut off, and the transistor (1), MOSFET
(2) and the current transformer (5) in series, the voltage VPN rises to the level of the power supply voltage VF, and finally the F run/meta (]) and MO3FET (2) are turned off. I will do it.

第８図は、例えば三菱電機（株）から１９８６年に発行
された°”三菱半導体（ＭＩＴＳＵＢＩＳＨＩ　ＳＥＭ
ＩＣＯＮＤＵＣＴＯＲ３）　＋９８６−バワーモンユー
ル（ＰＯ費ＥＲＭＯＤＵＬＥ）の第１−１４ベーノに掲
載された従来の半導体スイッチ装置の他の例を示す回路
図である。Figure 8 shows, for example, the ``MITSUBISHI SEM'' published by Mitsubishi Electric Corporation in 1986.
FIG. 3 is a circuit diagram showing another example of the conventional semiconductor switch device published in No. 1-14 Beno of ICONDUCTOR3) +986-BOWER MODULE.

第８図において、（］）、（７）技び（８）は第６図に
小したものと全く同しである。（９Ａ）はトランンスタ
（１）に駆動信号を供給する駆動信号発生回路であり、
トランジスタ（１）をオンするためのベース電流を供給
するトランジスタ（以下単にオン・ベース電流供給用ト
ランジスタと称す）（９１）、このオン／ベース電流供
給用トランジスタ（９１）のコレクタとトランジスタ（
１）のベースＢとの間に接続された制限抵抗（９２）、
トランジスタ（１）のベースＢにエミッタが接続されて
このトランジスタ（１）をオフするための逆方向のベー
ス電流及び電圧を供給するトランジスタ（以下単にオフ
・バイアス用トランジスタと称す”）　（９３）、駆動
信号発生回路（９Ａ）に入力される駆動信号を光信号に
かえる発光ダイオードと光信号を電気信号にかえるフォ
トトランジスタとで構成されるフォトカプラー（９４）
、このフォトカプラー（９４）中のフォトトランジスタ
のコレクタに入力側か接続されたノ＼ッフｙ　（９５）
及び逆転バッファ（９６）、バッファ（９５）の出力側
とオン・ベース電流供給用トランジスタ（９１）のベー
スとの間に接続された制限抵抗（９７）、インバータ（
９６）の出力側とオン・バッファ用トランジスタ（９３
）のベースとの間に接続された制限抵抗（９８）、フォ
トトランジスタのコレクタとオン・ベース電流供給用ト
ランジスタ（９１）のエミッタとの間に接続された制限
抵抗（９９）、並びにフォトトランジスタのエミッタと
オフ・バイアス用トランジスタ（９３）のコレクタとの
間に接続された制限抵抗（１００）を有する。（１０１
）及び（１０２）は駆動信号発生回路（９Ａ）に直流電
圧を供給する直流電源（以下単に駆動回路直流電源と称
す）である。In FIG. 8, (]), (7) and technique (8) are exactly the same as those shown in FIG. 6. (9A) is a drive signal generation circuit that supplies a drive signal to the transistor (1),
A transistor (91) that supplies a base current to turn on the transistor (1) (hereinafter simply referred to as an on-base current supply transistor) (91), a collector of this on/base current supply transistor (91) and a transistor (
1) a limiting resistor (92) connected between the base B of
a transistor whose emitter is connected to the base B of the transistor (1) and supplies a base current and voltage in the opposite direction to turn off the transistor (1) (hereinafter simply referred to as an off-bias transistor) (93); A photocoupler (94) consisting of a light emitting diode that converts the drive signal input to the drive signal generation circuit (9A) into an optical signal and a phototransistor that converts the optical signal into an electrical signal.
, the input side is connected to the collector of the phototransistor in this photocoupler (94) (95)
and an inverting buffer (96), a limiting resistor (97) connected between the output side of the buffer (95) and the base of the on-base current supplying transistor (91), and an inverter (
96) and the on-buffer transistor (93)
), a limiting resistor (99) connected between the collector of the phototransistor and the emitter of the on-base current supplying transistor (91); It has a limiting resistor (100) connected between the emitter and the collector of the off-biasing transistor (93). (101
) and (102) are DC power supplies (hereinafter simply referred to as drive circuit DC power supplies) that supply DC voltage to the drive signal generation circuit (9A).

次に、第８図に示した従来の半導体スイッチ装置の動作
について、第９図も参照して説明する。Next, the operation of the conventional semiconductor switch device shown in FIG. 8 will be explained with reference to FIG. 9 as well.

先ず、時刻ｔ、以前では、第９図（Ｄ）に示すように端
子Ｐ、Ｎ間に直流電源（８）の電圧ＶＥに等しい電圧Ｖ
ＰＮがか＼っている。そしてフォトカプラー（９４）の
１次側には駆動信号か入力されていないので、その入力
側のフォトトランジスタはオフ状態にある。したかって
バッファ（９５）及び逆転バッファ（９６）の入力側は
直流電源（１０１）の電圧かそのまま印加されているの
で電位的にハイレベルにあり、バッファ（９５）及び逆
転バッファ（６）の出力側はそれぞれ電位的にハイレベ
ル及びローレベルにある。そのためオン・ベース電流供
給用トランジスタ（９１）がオフ状態にありかつオフ・
バイアス用トランジスタ（９３）がオン状態にあるので
、トランジスタ（１）はオフ状態にある。First, before time t, a voltage V equal to the voltage VE of the DC power supply (8) is applied between the terminals P and N as shown in FIG. 9(D).
PN is on. Since no drive signal is input to the primary side of the photocoupler (94), the phototransistor on the input side is in an off state. Therefore, the voltage of the DC power supply (101) is directly applied to the input sides of the buffer (95) and the reversing buffer (96), so the potential is at a high level, and the outputs of the buffer (95) and the reversing buffer (6) The sides are at high and low potentials, respectively. Therefore, the on-base current supply transistor (91) is in the off state and
Since the bias transistor (93) is in the on state, the transistor (1) is in the off state.

次に時刻ｔ、にて、フォトカプラー（９４）の１次側に
第９図（Ａ）に示す駆動信号が入力されると、その２次
側のフォトトランジスタはオン状態となるので、バッフ
ァ（９５）及び逆転バッファ（９６）の１次側は電位的
にローレベルとなり、バッファ（５）及び逆転バッファ
（６）の２次側はそれぞれ電位的にローレベル及びハイ
レベルになる。そのためオフ・バイアス用トランジスタ
（９３）はオフ状態となるか、オン・ベース電流供給用
トランジスタ（９１）はオン状態となるので、トランジ
スタ（１）のベスＢに第９図（Ｂ）に示すベース電流Ｊ
Ｂか供給され、トランジスタ（１）はすぐにターン・オ
ンする。Next, at time t, when the drive signal shown in FIG. 9(A) is input to the primary side of the photocoupler (94), the phototransistor on the secondary side is turned on, so that the buffer ( The primary sides of the buffer (5) and the inversion buffer (96) are at a low level, and the secondary sides of the buffer (5) and the inversion buffer (6) are at a low level and a high level, respectively. Therefore, the off-bias transistor (93) is in the off state, or the on-base current supply transistor (91) is in the on state. current J
B is supplied and transistor (1) turns on immediately.

この結果、第９図（Ｃ）に示すコレクタ電流Ｉ。が流れ
はしめる。そして駆動信号か入力されている限り、オン
・ベース電流供給用トランジスタ（９１）はオン状態を
保持し、トランジスタ（１）にベース電流ＩＢを供給し
続けるので、トランジスタ（１）のオン状態が保持され
る。As a result, the collector current I shown in FIG. 9(C). But the flow stops. As long as the drive signal is input, the on-base current supply transistor (91) maintains the on state and continues to supply the base current IB to the transistor (1), so the on state of the transistor (1) is maintained. be done.

次に時刻ｔ、にて、フォトカプラー（９４）の１次側に
入力されていた駆動信号か無くなると、その２次側のフ
ォトトランジスタかオフ状態となるので、バッファ（９
５）及び逆転バッファ（９６）の１次１ｊ１１は再び電
位的にハイレベルとなり、バッファ（９５）及び逆転バ
ッファ（９６）の２次側はそれぞれ電位的にハイレベル
及びローレベルに戻る。そのためオン・ベース電流供給
用トランジスタ（９１）はオフ状態、オーツ・バイアス
用トランジスタ（９３）はオン状態に戻り、トランジス
タ（１）のエミ、りＥとヘス８間には直流型＃（１０２
）による逆方向の電圧か印加されるので、トランジスタ
（１）のヘ−スＢに供給されるベース電ａＩＢは順方向
から逆方向に切りかわるものの、トランジスタ（１）の
コレクタ電流Ｉ。はすくには零にならｔいて、トランジ
スタ（１）のベース電に蓄積されたキャリアかなくなっ
てトランジスタ（］）のコレクタＣとヘースＢ問の阻止
能力か回復する時刻ｔ３まて持続する。そして、その時
刻ｔ、にて、トランジスタ（１）はタン・オフし、コレ
クタ電流■。は遮断され、その結果端子Ｐ、Ｎ間の端子
電圧■ＰＮは主回路直流電源電圧■。のレベルまで立上
がる。Next, at time t, when the drive signal input to the primary side of the photocoupler (94) disappears, the phototransistor on the secondary side turns off, so the buffer (94)
5) and the primary side 1j11 of the inversion buffer (96) become high level again, and the secondary sides of the buffer (95) and the inversion buffer (96) return to the high level and low level, respectively. Therefore, the on-base current supply transistor (91) returns to the off state, the automatic bias transistor (93) returns to the on state, and the DC type # (102
) is applied, the base voltage aIB supplied to the base B of the transistor (1) switches from the forward direction to the reverse direction, but the collector current I of the transistor (1). It quickly becomes zero and continues until time t3 when the carriers accumulated in the base of the transistor (1) disappear and the blocking ability of the collector C and base B of the transistor () is restored. Then, at time t, transistor (1) is turned off, and the collector current becomes ■. is cut off, and as a result, the terminal voltage between terminals P and N is PN, which is the main circuit DC power supply voltage. rise to the level of

［発明か解決しようとする課題］ 従来の半導体スイッチ装置は、以上のようにＭＯＳＦＥ
Ｔ（２）がトランジスタ（１）のエミッタＥと直列に接
続されているので、ＭＯＳＦＥＴ（２）のターンオフ時
の過電圧保護としてスナバ−（４）か必要不可欠である
ためその構成も複雑となり、かつ主回路のコレクタ電流
に相当する電流を吸収しなければならないためその容量
も大きくなり、更に半導体スイッチとしての電流の遮断
時間か長くなるなとの問題点かあった。[Problem to be solved by the invention] As described above, the conventional semiconductor switch device is a MOSFE
Since T (2) is connected in series with the emitter E of transistor (1), a snubber (4) is essential as an overvoltage protection when MOSFET (2) is turned off, making its configuration complicated and Since the current corresponding to the collector current of the main circuit must be absorbed, the capacity becomes large, and there is also the problem that the current cutoff time as a semiconductor switch becomes long.

又、従来の半導体スイッチ装置は、以上のようにベース
電流逆方向ノ・イ了ス方式を採用しているので、駆動信
号発生回路には、必然的にオフ・バイアス供給用トラン
ジスタ（９３）、逆転バッファ（９６）、制限抵抗（９
８）及び（ｌＯＯ）、オフ・ノ・イアス供給用直流電源
（１０２）並びに上述した本質的な機能・動作を説明す
るのに必要な上記の回路構成部品以外に、上記回路を直
接的又は間接的に動作させるのに必要な制御回路構成部
品が必要であった。Furthermore, since the conventional semiconductor switch device adopts the base current reverse direction cancellation method as described above, the drive signal generation circuit necessarily includes an off bias supply transistor (93), Reversing buffer (96), limiting resistor (9
8) and (lOO), the off-no-earth supply DC power supply (102), and the above-mentioned circuit components necessary to explain the essential functions and operations described above, in addition to the above-mentioned circuit components, directly or indirectly. required the necessary control circuit components to operate normally.

したかって、駆動信号発生回路には順方向回路系と逆方
向バイアス回路系の双方が必要であり、順方向回路系の
みに比へて部品数及び回路構成か２倍となって複雑とな
るばかりか、その回路が消費する電力（必要パワー）も
倍増するなどの問題点があった。さらに、ベース電流逆
方向バイアス方式では、その遮断時間の高速化において
、半導体スイッチであるトランジスタか本質的に有する
ヘス層のキャリア蓄積現象と駆動信号発生回路内の逆方
向バイアス回路系との協調の関係で遮断時間には限界か
あるという問題点を有している。Therefore, the drive signal generation circuit requires both a forward direction circuit system and a reverse direction bias circuit system, and the number of parts and circuit configuration are double compared to a forward direction circuit system only, making it more complicated. However, there were problems such as the power consumed by the circuit (required power) doubled. Furthermore, in the base current reverse bias method, in order to speed up the cut-off time, the carrier accumulation phenomenon in the Hess layer that is inherent in a transistor, which is a semiconductor switch, and the coordination with the reverse bias circuit system in the drive signal generation circuit are used. The problem is that there is a limit to the cut-off time.

即ち、従来の半導体スイッチ装置は、上述したように経
済的かつ品質特性機能的に、又信頼性の面からも不利と
なる問題点かあった。That is, as mentioned above, conventional semiconductor switch devices have disadvantages in terms of economy, quality, function, and reliability.

この発明は、上述したような問題点を解決するためにな
されたもので、半導体スイッチ装置の構成、とりわけ半
導体スイッチやその駆動信号発生回路の構成を簡素化で
きるとともに、半導体スイ、チとしての主回路電流の遮
断時間を短かくすることのできる半導体スイッチ装置を
得ることを目的とする。The present invention was made to solve the above-mentioned problems, and it is possible to simplify the structure of a semiconductor switch device, especially the structure of a semiconductor switch and its drive signal generation circuit, and also to simplify the structure of a semiconductor switch and its drive signal generation circuit. It is an object of the present invention to obtain a semiconductor switch device that can shorten the circuit current cutoff time.

；課題を解決するための手段］ この発明に係わる半導体スイッチ装置は、主電流路に挿
入された第１の半導体素子及びこの第１の半導体素子の
一部と並列に接続された第２の半導体素子から成る半導
体スイッチと、この半導体スイッチに接続され、前記半
導体スイッチをオン／オフに駆動する駆動信号を供給す
る駆動信号発生回路とを設けたものである。; Means for Solving the Problems] A semiconductor switch device according to the present invention includes a first semiconductor element inserted into a main current path and a second semiconductor connected in parallel with a part of the first semiconductor element. The device is provided with a semiconductor switch consisting of an element, and a drive signal generation circuit connected to the semiconductor switch and supplying a drive signal for driving the semiconductor switch on/off.

作　用二 この半導体スイッチ装置において、１２　（７）半１体
素子か駆動信号発生回路からの駆動信号か無くなること
によりターンオフすると、第１の半導体素子にベース電
流か供給されて第１の半導体素子はターンオンする。逆
に、第２の半導体素子か信号発生回路からの駆動信号に
よりターンオンすると、第１の半導体素子のベース電流
か第２の半導体素子にバイパスされ、第１の半導体素子
はタンオフする。Function 2 In this semiconductor switch device, when the semiconductor switch device is turned off due to the loss of the drive signal from the 12 (7) semi-solid element or drive signal generation circuit, the base current is supplied to the first semiconductor element and the first semiconductor element is turned off. turns on. Conversely, when the second semiconductor element is turned on by a drive signal from the signal generation circuit, the base current of the first semiconductor element is bypassed to the second semiconductor element, and the first semiconductor element is turned off.

［実施例］ 以下、この発明の一実施例を図に基ついて説明する。[Example] An embodiment of the present invention will be described below with reference to the drawings.

第１図はこの発明に係る半導体スイッチ装置の第１の実
施例を一部ブロック図で示す回路図であり、第６図に示
した従来の半導体スイッチ装置とは、トランジスタ（１
）と並列にＭＯＳＦＥＴ（２）を接続して半導体スイッ
チ（３Ａ）を構成したことこしたかってトランジスタ（
１）のエミッタＥは半導体スイッチ（３Ａ）のソース端
子Ｓに電気的に直接接続され、ＭＯＳＦＥＴ（２）のト
レインＤはトランジスタ（１）のヘスＢに接続されてい
る。ヨ及びスナバ−（４）を取り除い１こことか違う。FIG. 1 is a circuit diagram showing a partial block diagram of a first embodiment of a semiconductor switch device according to the present invention, and the conventional semiconductor switch device shown in FIG.
) is connected in parallel with MOSFET (2) to form a semiconductor switch (3A).
The emitter E of 1) is electrically directly connected to the source terminal S of the semiconductor switch (3A), and the train D of MOSFET (2) is connected to the hess B of the transistor (1). Remove Yo and snubber (4) and 1 is different here.

次に、第１の実施例の動作について、第２図も参照して
説明する。Next, the operation of the first embodiment will be explained with reference also to FIG.

先ず、時刻１１以前では、第２図（Ａ）に示すように駆
動信号発生回路（９）からＭＯＳＦＥＴ（２）のケトＧ
に所定の正のゲート電圧Ｖ６５（例えば約１５Ｖ　）が
供給されているので、ＭＯＳＦＥＴ（２）はオン状態に
アル。又、トランジスタ（１）はオフ状態にある。First, before time 11, as shown in FIG.
Since a predetermined positive gate voltage V65 (for example, about 15 V) is supplied to MOSFET (2), the MOSFET (2) is turned on. Also, transistor (1) is in an off state.

更に、第２図（Ｆ）に示すように端子Ｐ、Ｎ間に直流電
源（８）の電圧ＶＥに等しい電圧ＶＰＮがか＼つている
。Further, as shown in FIG. 2(F), a voltage VPN equal to the voltage VE of the DC power supply (8) is applied between the terminals P and N.

次に時刻１．にて、ＭＯＳＦＥＴ（２）のゲート電圧Ｖ
ｏｓを正の電圧から零に立下げてＭＯＳＦＥＴ（２）を
タンオフさせ、同時にトランジスタ（１）をターンオン
させるために第２図（ｂ）に示す初期駆動用ワンパルス
のベース電流ＩＢを駆動信号発生回路（９）からトラン
ジスタ（１）へ供給すると、このトランジスタ（１）は
即時にターンオンする。この結果、第２図（Ｃ）に示す
コレクタ電流ＩＣか流れはしめる。このとき、変流器（
５）の巻数比かｎであるとすると、その２次巻線（５ｂ
）には第２図（Ｄ）に示すＩ。Ｔｐ＝　Ｉ　ｃ／　ｎの
電流か流れ、この電流かタイオート（６）、トラン７ス
タ（１）を通って流れる。Next, time 1. , the gate voltage V of MOSFET (2)
In order to lower os from a positive voltage to zero to turn off MOSFET (2) and turn on transistor (1) at the same time, a drive signal generation circuit generates a base current IB of one initial drive pulse shown in Fig. 2(b). When (9) is supplied to transistor (1), this transistor (1) is turned on immediately. As a result, the flow of the collector current IC shown in FIG. 2(C) is reduced. At this time, the current transformer (
If the turns ratio of 5) is n, then its secondary winding (5b
) is shown in FIG. 2(D). A current of Tp=I c/n flows, and this current flows through the tie-out (6) and the transformer 7 star (1).

しかして、この電流Ｉ。１．は変流器（５）の正帰還作
用によりトランジスタ（１）に第２図（Ｅ）に示すベー
ス電流ＩＢとして供給され、トランジスタ（１）のオン
状態を保持する。However, this current I. 1. is supplied to the transistor (1) as a base current IB shown in FIG. 2(E) due to the positive feedback action of the current transformer (5), thereby maintaining the on state of the transistor (1).

次に時刻ｔ、にて、ＭＯＳＦＥＴ（２）のゲート電圧Ｖ
ＧＳを零から上述した１５Ｖに立上げてＭＯＳＦＥＴ（
２）をターンオンさせ、トランジスタ（１）のベースＢ
に供給していたベース電流ＩＢをＭＯＳＦＥＴ（２）に
バイパスさせるとトランジスタ（１）はｈＦＥ不足とな
るが、コレクタ電流Ｉｃはすぐには零にならないでトラ
ンジスタ（１）のコレクタＣとベース８間の阻止能力か
回復する時刻ｔ３まで持続する。そして時刻ｔ、にてコ
レクタ電流■。は遮断され、トランジスタ（１）及び変
流器（５）の直列体の両端電圧ＶＰＮは直流電源電圧Ｖ
Ｅのレベルまで立上り、トランジスタ（１）はターンオ
フに至る。なお、このときトランジスタ（１）のコレク
タＣとベース８間の阻止能力か回復するまでの時間（時
刻ｔ３時刻ｔ２）　　持続して流れているコレクタ電流
１ｃと、変流器（５）の２次巻線（５ｂ）から流れる電
流Ｉ　Ｃ７０との差分か逆方向のベース電流ＩＢとして
ＭＯＳＦＥＴ（２）に流れるのである。Next, at time t, the gate voltage V of MOSFET (2)
Raise GS from zero to 15V mentioned above and connect MOSFET (
2) is turned on and the base B of transistor (1) is turned on.
When the base current IB supplied to the MOSFET (2) is bypassed, the transistor (1) becomes short of hFE, but the collector current Ic does not immediately become zero and flows between the collector C and base 8 of the transistor (1). It lasts until time t3 when the stopping ability of . Then, at time t, the collector current ■. is cut off, and the voltage VPN across the series body of the transistor (1) and current transformer (5) becomes the DC power supply voltage V
The voltage rises to the level of E, and transistor (1) turns off. At this time, the time until the blocking ability between the collector C and the base 8 of the transistor (1) is recovered (time t3, time t2), the collector current 1c that continues to flow, and the secondary current of the current transformer (5). The difference from the current I C70 flowing from the winding (5b) flows into the MOSFET (2) as a base current IB in the opposite direction.

第３図は、第１図に示した第１の実施例の変形例であり
、第２の半導体素子としてＭＯＳＦＥＴ（２）の代りに
バイポーラトランジスタ（１０）を使用したものであり
、第１の実施例と同様の動作及び効果を奏する。FIG. 3 is a modification of the first embodiment shown in FIG. 1, in which a bipolar transistor (10) is used instead of the MOSFET (2) as the second semiconductor element, and the second semiconductor element is a bipolar transistor (10). The same operation and effect as in the embodiment is achieved.

第４図はこの発明に係る半導体スイッチ装置の第２の実
施例を示す回路図であり、第８図に示した従来の半導体
スイッチ装置とは、トランジスタ（１）の代りに半導体
スイッチ（３）を使用しかつ駆動信号発生回路（９Ａ）
の代りに駆動信号発生回路（９Ｂ）を使用したことか違
う。駆動信号発生回路（９Ｂ）は、第８図について上述
したオン・ベース電流供給用トランノスタ（９１）、制
限抵抗（９２）、フォトカプラー（９４）、バッファ（
９５）、及び制限抵抗（９７）、　（９９）に加えて、
オン・ベース電流供給用トランジスタ（９］）のエミッ
タにコレクタがかつＭＯＳＦＥＴ（２）のケートＧにエ
ミッタか接続されてＭＯＳＦＥＴ（２）のケートＧにケ
ート信号を供給するケート信号供給用トラン７スタ（］
０３）、及びこのケート信号供給用トランジスタ（１０
３）のベースとバッファ（９５）の出力側との間に接続
された制限抵抗（１０４）を有している。なお、フォト
カプラー（９４）中のフォトトランジスタのエミッタは
ＭＯＳＦＥＴ（２）のソスＳに接続されている。駆動信
号発生回路（９Ｂ）のための唯一の直流電源である。FIG. 4 is a circuit diagram showing a second embodiment of the semiconductor switch device according to the present invention, and the conventional semiconductor switch device shown in FIG. 8 has a semiconductor switch (3) instead of the transistor (1). and drive signal generation circuit (9A)
The difference is that a drive signal generation circuit (9B) is used instead. The drive signal generation circuit (9B) includes the on-base current supply trannostar (91), the limiting resistor (92), the photocoupler (94), and the buffer (
95), and limiting resistance (97), (99),
7 stars of gate signal supply transistors whose collectors are connected to the emitters of on-base current supply transistors (9) and whose emitters are connected to gate G of MOSFETs (2) to supply gate signals to gate G of MOSFETs (2); (]
03), and this gate signal supply transistor (10
3) and the output side of the buffer (95). Note that the emitter of the phototransistor in the photocoupler (94) is connected to the source S of the MOSFET (2). This is the only DC power supply for the drive signal generation circuit (9B).

次に、第２の実施例の動作について、第５図も参照して
説明する。Next, the operation of the second embodiment will be explained with reference also to FIG.

先ず、時刻ｔ、以前では、第５図（Ａ）に示すようにフ
ォトカプラー（９４）の１次側に駆動信号か入力されて
いないので、その２次側のフォトトラン７スタはオフ状
態にある。したかってハソファ（９５）の入力側は直流
電源（３０５）の電圧かそのまま印加されるので、電位
的にハイレベルにあり、出力側も同様にハイレベルにあ
る。そのためオン・ベース電流供給用トランジスタ（９
１）はオフ状態であるか、一方ケート信号供給用トラン
ジスタ（１０３）のベース電位かハイレベルであること
がらケート信号供給用トランジスタ（１０３）はオン状
態であるので、ＭＯＳＦＥＴ（２）のケートＧには第５
図（Ｂ）にボすケート信号か入力され、ＭＯＳＦＥＴ（
２）はオン状態にある。又、第５図（Ｅ）に示すように
端子ＰＮ間に直流電源（８）の電圧ｖＥに等しい電圧Ｖ
ＰＮがか＼っている。First, before time t, as shown in FIG. 5(A), no drive signal is input to the primary side of the photocoupler (94), so the phototransistor 7 star on the secondary side is in the off state. be. Therefore, since the voltage of the DC power supply (305) is directly applied to the input side of the sofa (95), the potential is at a high level, and the output side is also at a high level. Therefore, the on-base current supply transistor (9
1) is in the off state, or on the other hand, since the base potential of the gate signal supply transistor (103) is at a high level, the gate signal supply transistor (103) is in the on state, so the gate G of MOSFET (2) The fifth
A blank signal is input to the figure (B), and the MOSFET (
2) is in the on state. Moreover, as shown in FIG. 5(E), a voltage V equal to the voltage vE of the DC power supply (8) is applied between the terminals PN.
PN is on.

次に時刻ｔ、にて、フォトカプラ−（９４）の１次側に
駆動信号が入力されると、バッファ（９５）は、従来例
と同様に、その入力側及び出力側とも電位的にローレベ
ルとなり、オン・ベース電流供給用トランジスタ（９１
）はオン状態となり、一方ゲート信号供給用トランジス
タ（１０３）がターン・オフするのでＭＯＳＦＥＴ（２
）はオフ状態になる。然して、トランジスタ（１）のベ
ースＢに第５図（Ｃ）に示すベース電流ＩＢが供給され
るので、トランジスタ（１）は直りにターン・オンする
。この結果、第５図（Ｄ）に示すコレクタ電流１゜が流
れはじめる。そして駆動信号が入力されている限り、オ
ン・ベース電流供給用トランジスタ（９１）はオン状態
を保持し、ＭＯＳＦＥＴ（２）はオフ状態を保持してい
るので、トランジスタ（１）のベースＢにはベース電ｉ
Ｍ　Ｉ　Ｂか持続的に供給され、トランジスタ（１）の
オン状態が保持される。Next, at time t, when a drive signal is input to the primary side of the photocoupler (94), the buffer (95) becomes low in potential on both its input and output sides, as in the conventional example. level, and the on-base current supply transistor (91
) turns on, and on the other hand, the gate signal supply transistor (103) turns off, so MOSFET (2
) is turned off. Since the base current IB shown in FIG. 5C is supplied to the base B of the transistor (1), the transistor (1) is immediately turned on. As a result, a collector current of 1° begins to flow as shown in FIG. 5(D). As long as the drive signal is input, the on-base current supply transistor (91) maintains the on state and the MOSFET (2) maintains the off state, so that the base B of the transistor (1) base electric i
M I B is continuously supplied to keep the transistor (1) on.

次に時刻ｔ、にて、フォトカプラー（９４）の１次側の
駆動信号が無くなると、その２次側のフォトトランジス
タが再びオフ状態となるので、バッファ（９５）の入力
側及び出力側は再び電位的にハイレベルとなる。そして
オン・ベース電流供給用トランジスタ（９１）は再ひタ
ーン・オフし、一方ゲート信号供給用トランジスタ（１
０３）か再ひターン・オンしてＭＯＳＦＥＴ（２）のゲ
ートＧにゲート信号か入力されるので、ＭＯＳＦＥＴ（
２）はターン・オンする。したがって、このＭＯＳＦＥ
Ｔ（２）のターンオンにより、即ちトランジスタ（１）
のベース・エミッタ間の短絡によるキャリア放出効果に
より、コレクタ電流ｉｏは速時減少し、トラン／メタ（
１）のコレクタＣとベース３間の阻止能力か完全に回復
する時刻ｔ３にてコレクタ電流Ｉ。は零となり、トラン
ジスタ（１）はターン・オフする。その結果、端子ＰＮ
間の端子電圧ｖＰＮは主回路直流電源電圧ＶＥのレベル
まて立上げる。Next, at time t, when the drive signal on the primary side of the photocoupler (94) disappears, the phototransistor on the secondary side is turned off again, so that the input and output sides of the buffer (95) are The potential becomes high level again. Then, the on-base current supply transistor (91) is turned off again, while the gate signal supply transistor (1
03) is turned on again and a gate signal is input to the gate G of MOSFET (2), so MOSFET (
2) turns on. Therefore, this MOSFE
By turning on T(2), i.e. transistor(1)
Due to the carrier emission effect due to the short circuit between the base and emitter of
1) Collector current I at time t3 when the blocking ability between collector C and base 3 is completely recovered. becomes zero and transistor (1) is turned off. As a result, terminal PN
The terminal voltage vPN between them is raised to the level of the main circuit DC power supply voltage VE.

なお、上記第２の実施例ではトランジスタ（１）のター
ン・オフ時のベース・エミッタｌＬ’５　ｕ　絡動作用
としてＭＯＳＦＥＴ（２）を設けたものを示したか、Ｍ
ＯＳＦＥＴ（２）の代りに通常のトラン／メタ、サイリ
スタ又はＧＴ○等であっても、上記実施例と同様の動作
及び効果を奏する。In addition, in the above-mentioned second embodiment, the MOSFET (2) is provided for the base-emitter lL'5 u circuit operation when the transistor (1) is turned off.
Even if a normal trans/meta, thyristor, GT○, etc. is used in place of the OSFET (2), the same operation and effect as in the above embodiment can be achieved.

また、上記第２の実施例でのＭＯＳＦＥＴ（２）及び上
記変形例でのトランジスタ、サイリスタ、ＧＴ○等はト
ランジスタ（１）のベース・エミッタ間に直接設けた形
で説明したが、それらを駆動信号発生回路（９Ｂ）内に
設置しても、上記実施例と同様の動作及び効果を奏する
。In addition, although the MOSFET (2) in the second embodiment and the transistor, thyristor, GT○, etc. in the modification described above are provided directly between the base and emitter of the transistor (1), it is necessary to drive them. Even if it is installed in the signal generation circuit (9B), the same operation and effect as in the above embodiment can be achieved.

［発明の効果コ 以上のように、この発明は、主電流路に挿入された第１
の半導体素子及びこの第１の半導体素子の一部と並列に
接続された第２の半導体素子から成る半導体スイッチと
、この半導体スイッチに接続され、前記半導体スイッチ
をオン／オフに駆動する駆動信号を供給する駆動信号発
生回路とを備えているので、従来、本質的に必要であっ
たスナバ〜か不要となったり、駆動信号発生回路の構成
が簡素化し、かつ安価にでき、又半導体スイッチとして
の主回路電流の遮断時間か短くなるというスイッチング
機能の高いものか得られるという効果を奏する。[Effects of the Invention] As described above, the present invention provides a first
a semiconductor switch comprising a semiconductor element and a second semiconductor element connected in parallel with a part of the first semiconductor element; and a drive signal connected to the semiconductor switch to drive the semiconductor switch on/off. Since it is equipped with a drive signal generation circuit to supply the drive signal, there is no need for a snubber, which was essentially necessary in the past, and the configuration of the drive signal generation circuit is simplified and inexpensive, and it can be used as a semiconductor switch. This has the effect of shortening the interruption time of the main circuit current and providing a high switching function.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図はこの発明の第１の実施例を一部ブロック図で示
す回路図、第２図は第１の実施例の回路動作を説明する
タイムチャート図、第３図は第１の実施例の変形例を示
す回路図、第４図はこの発明の第２の実施例を示す回路
図、第５図は第２の実施例の回路動作を説明するタイム
チャート図、第６図は従来の半導体スイッチ装置の一例
を一部ブロック図で示す回路図、第７図は第６図の従来
装置の回路動作を説明するタイムチャート図、第８図は
従来の半導体スイッチ装置の他の例を示す回路図、そし
て第９図は第８図の従来装置の回路動作を説明するタイ
ムチャート図である。 図において、（１）と（］０）はトランジスタ、（２）
はＭＯＳＦＥＴ、（３Ａ）と（３Ｂ）は半導体スイッチ
、（５）（５ａ）、　（５ｂ）はそれぞれ変流器、その
ｊ次巻線、その２次巻線、（９）と（９Ｂ）は駆動信号
発生回路、（９１）はオン・ベース電流供給用トラン７
スタ、（１０３）はケート信号供給用トランンスタであ
る。 なお、各図中、同一符号は同−又は相当部分を示す。 代 理 人 曾 我 道 昭 氾２図 氾５図 ｔ ２Ｌ３ 抱７図 Ｌ Ｌ２　　Ｌ３　　Ｌ４ 沁９図 事件の表示 特願平２−１４００２１号 ２゜ ３゜ ４゜ 発明の名称 半導体スイッチ装置 補正をする者 事件との関係　　特許出願人 住　所　　　　　東京都千代田区丸の内二丁目２番３号
名　称　　（６０１）三菱電機株式会社代表者　志岐守
哉Fig. 1 is a circuit diagram showing a partial block diagram of a first embodiment of the present invention, Fig. 2 is a time chart diagram explaining the circuit operation of the first embodiment, and Fig. 3 is a circuit diagram of the first embodiment. 4 is a circuit diagram showing a second embodiment of the present invention, FIG. 5 is a time chart explaining the circuit operation of the second embodiment, and FIG. 6 is a circuit diagram showing a modification of the conventional one. A circuit diagram showing an example of a semiconductor switch device as a partial block diagram, FIG. 7 is a time chart diagram explaining the circuit operation of the conventional device shown in FIG. 6, and FIG. 8 shows another example of the conventional semiconductor switch device. The circuit diagram and FIG. 9 are time charts for explaining the circuit operation of the conventional device shown in FIG. In the figure, (1) and (]0) are transistors, (2)
are MOSFETs, (3A) and (3B) are semiconductor switches, (5) (5a) and (5b) are current transformers, respectively, their j-th winding and their secondary winding, (9) and (9B) are Drive signal generation circuit, (91) is on-base current supply transformer 7
The transistor (103) is a transistor for supplying gate signals. In each figure, the same reference numerals indicate the same or corresponding parts. Agent Michiaki Soga 2 Figure 5 Figure t 2L3 7 Figure L L2 L3 L4 9 Figure Case Display Patent Application No. 2-140021 2゜3゜4゜Name of Invention Case for Person Who Amends Semiconductor Switch Device Relationship with Patent Applicant Address 2-2-3 Marunouchi, Chiyoda-ku, Tokyo Name (601) Mitsubishi Electric Corporation Representative Moriya Shiki

Claims (3)

【特許請求の範囲】[Claims] （１）主電流路に挿入された第１の半導体素子及びこの
第１の半導体素子の一部と並列に接続された第２の半導
体素子から成る半導体スイッチと、この半導体スイッチ
に接続され、前記半導体スイッチをオン／オフに駆動す
る駆動信号を供給する駆動信号発生回路とを備えたこと
を特徴とする半導体スイッチ装置。(1) A semiconductor switch consisting of a first semiconductor element inserted into the main current path and a second semiconductor element connected in parallel with a part of the first semiconductor element; A semiconductor switch device comprising: a drive signal generation circuit that supplies a drive signal to turn on/off a semiconductor switch. （２）帰還用変流器を設け、その１次側を第１の半導体
素子の主電流路に接続しかつその２次側を前記第１の半
導体素子の制御電流路に接続し、駆動信号発生回路から
前記制御電流路へ初期駆動用ワンパルスを供給するよう
にした請求項１記載の半導体スイッチ装置。(2) A feedback current transformer is provided, its primary side is connected to the main current path of the first semiconductor element, and its secondary side is connected to the control current path of the first semiconductor element, and the drive signal is 2. The semiconductor switch device according to claim 1, wherein a single pulse for initial driving is supplied from a generating circuit to said control current path. （３）駆動信号発生回路が第１の半導体素子をオンする
ためのベース電流を供給するオン・ベース電流供給用ト
ランジスタと、第２の半導体素子をオンするための制御
信号を供給する制御信号供給用トランジスタとを有し、
どちらか一方のトランジスタだけを常にオンにする請求
項１記載の半導体スイッチ装置。(3) An on-base current supply transistor that supplies a base current for the drive signal generation circuit to turn on the first semiconductor element, and a control signal supply that supplies a control signal for turning on the second semiconductor element. and a transistor for
2. The semiconductor switch device according to claim 1, wherein only one of the transistors is always turned on.