JPH0435242A - Start-stop synchronization type serial communication system - Google Patents
Start-stop synchronization type serial communication systemInfo
- Publication number
- JPH0435242A JPH0435242A JP2135284A JP13528490A JPH0435242A JP H0435242 A JPH0435242 A JP H0435242A JP 2135284 A JP2135284 A JP 2135284A JP 13528490 A JP13528490 A JP 13528490A JP H0435242 A JPH0435242 A JP H0435242A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- terminal
- bit
- communication
- serial communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006854 communication Effects 0.000 title claims abstract description 74
- 238000004891 communication Methods 0.000 title claims abstract description 74
- 230000005540 biological transmission Effects 0.000 abstract description 19
- 238000000034 method Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 230000007175 bidirectional communication Effects 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、調歩同期式シリアル通信方式に関し、特に
スタートビットによって同期をとる調歩同期式シリアル
通信方式に関する。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to an asynchronous serial communication system, and more particularly to an asynchronous serial communication system that achieves synchronization using a start bit.
（従来の技術）
例えは、マイクロコンピュータ間のデータ授受通信を行
う際、通信同期確保のために採用される同期方式として
調歩同期方式がある。(Prior Art) For example, when performing data exchange communication between microcomputers, a start-stop synchronization method is used as a synchronization method to ensure communication synchronization.
調歩同期方式に基つくシリアル通信方式の構成例か第８
図に示されている。An example of the configuration of a serial communication method based on the start-stop synchronization method.
As shown in the figure.
第８図において、送信側マイクロコンピュータ１と受信
側マイクロコンピュータ２間でデータの授受か行われる
。In FIG. 8, data is exchanged between a transmitting microcomputer 1 and a receiving microcomputer 2.
マイクロコンピュータ１は、−ａに、中央処理装置（Ｃ
ＰＵ）１１と、ＣＰｔＪｌｌの制御処理手順を指示する
プロクラムが格納されているＲＯＭ１２と、必要に応じ
てアクセスされるＲＡ、ＭｌＢと、入出力インタフェー
ス（■７／○）１４とを備え、＜Ｉｌｏ＞１４の出力ボ
ートである出力端子Ｓ○からデータか回線を介してマイ
クロコンピュータ２に送出される。The microcomputer 1 has a central processing unit (C
PU) 11, a ROM 12 in which a program for instructing the control processing procedure of CPtJll is stored, RA and MIB that are accessed as necessary, and an input/output interface (■7/○) 14, <Ilo The data is sent to the microcomputer 2 via the line from the output terminal S○, which is the output port of >14.
マイクロコンピュータ２の構成は、マイクロコンピュー
タ１と同様であり、ＣＰｔＪ２１、ＲＯＭ２２、ＲＡＭ
２３および（Ｉｌｏ＞２４を備え、（Ｉｌｏ＞２４の入
力ボートである入力端子ＳＩからデータを受信する。The configuration of the microcomputer 2 is the same as that of the microcomputer 1, and includes a CPtJ21, a ROM22, and a RAM.
23 and (Ilo>24), and receives data from the input terminal SI, which is the input port of (Ilo>24).
第９図には、上記方式の動作タイミングが示されている
。FIG. 9 shows the operation timing of the above method.
マイクロコンピュータ１と２間の通信において、通常シ
リアル通信のない状態ではＳ○端子は高レベル（ＨＩＧ
Ｈレベル）に維持されている。During communication between microcomputers 1 and 2, normally when there is no serial communication, the S○ terminal is at a high level (HIG).
H level).
シリアル通信を開始する際は、先ず、送信側マイクロコ
ンピュータ１のＳＯ端子出力を低レベル（ＬＯＷレベル
）に落とし、スタートビット１ビツト分（°“０″）を
送出後、例えばデータ８ビツト分を時系列的に送出する
。そして、８ビツト分のデータを送出した後にストップ
ビット１ビツト（“１パ〉を送出する。When starting serial communication, first lower the SO terminal output of the sending microcomputer 1 to a low level (LOW level), send out one start bit (°“0”), and then send out, for example, 8 bits of data. Send in chronological order. Then, after transmitting 8 bits of data, a 1-bit stop bit ("1 bit") is transmitted.
各ビットデータ送出タイミングは、予め通信系により定
めである通信スピードによって決定されている。Each bit data transmission timing is determined in advance by the communication speed determined by the communication system.
第９図におけるタイミング点Ａで、送信側データのＨＩ
ＧＨとＬＯＷレベルを決め、そのタイミングで、ビット
データが１°゛ならばＨＩＧＨに、” ｏ ”ならばＬ
ＯＷに変化させて送出データを生成する。At timing point A in FIG.
Determine the GH and LOW levels, and at that timing, if the bit data is 1°, it will be HIGH, and if it is "o", it will be L.
The data is changed to OW to generate transmission data.
一方、受信側のマイクロコンピュータ２では、入力端子
ＳＩがＬＯＷレベルに落ちたことを検出してビット受信
のタイミングの同期をとり、そこから通信スピードに応
じてスタートビットからストップビットまで、１ビツト
ずつ、タイミングＢでＳＩ端子がＨＩＧＨかＬＯＷかを
判断して各ビットが１なのか０なのかを受信しておく。On the other hand, the microcomputer 2 on the receiving side detects that the input terminal SI has fallen to the LOW level, synchronizes the timing of bit reception, and then synchronizes the bit reception timing, bit by bit, from the start bit to the stop bit depending on the communication speed. , At timing B, it is determined whether the SI terminal is HIGH or LOW, and whether each bit is 1 or 0 is received.
第１０図のフローチャートを参照しながらマイクロコン
ピュータ１からの送信処理を説明する。The transmission process from the microcomputer 1 will be explained with reference to the flowchart in FIG.
シリアルデータ送出処理に入ると、先ず、同期をずらす
原因となる割り込みを禁止する（ステップ５５０１）。When serial data transmission processing begins, first, interrupts that cause synchronization to shift are prohibited (step 5501).
その後、シリアル通信の準備処理（例えば、送出データ
をＲＡＭ１３から読み出す等の処理）を行い（ステップ
５５０２）、Ｓｏ端子をＬＯＷにする（ステップ３５０
３）。Thereafter, preparation processing for serial communication (for example, processing such as reading out sending data from the RAM 13) is performed (step 5502), and the So terminal is set to LOW (step 350).
3).
次に、シリアル通信の通信スピードを決定する同期用の
内部タイマーをスタートする（ステップ５５０４）。内
部タイマーの計時により、１ビツト分の時間経過タイミ
ングくＡタイミング）を検出する（ステップ５５０５）
。Next, an internal timer for synchronization that determines the communication speed of serial communication is started (step 5504). By measuring the internal timer, the time elapsed timing for 1 bit (A timing) is detected (step 5505).
.
ステップ８５０６において、ストップビットを送出し終
わるまで次々とデータをＳ○端子にセットして送出を続
ける（ステップ５５０６，５５０７）、ストップヒツト
まで送出し終わったら、割り込みを許可して通信終了の
処理（例えば、各種タイマの値をクリアする等の処理）
を行う（ステップ５５０８，５５０９）。In step 8506, data is set one after another to the S○ terminal and continues to be sent until the stop bit has been sent out (steps 5506, 5507). When the stop bit has been sent out, interrupts are enabled and communication ends ( For example, processing such as clearing the values of various timers)
(Steps 5508, 5509).
マイクロコンピュータ２による受信処理は、第１１図の
フローチャートに示す。The reception process by the microcomputer 2 is shown in the flowchart of FIG.
通常、各種処理を行うループの中で、ＳＩ端子を検査し
、ＬＯＷであれば、ループを抜けてステップ５６０４に
分岐する（ステップ５６０１〜８６０３） 。Normally, in a loop that performs various processes, the SI terminal is checked, and if it is LOW, the process exits the loop and branches to step 5604 (steps 5601 to 8603).
次に、同期をずらす原因となる割り込みを禁止して、シ
リアル通信の準備処理（例えば、読み込むデータを格納
する場所を確保したりする処理等）を行う（ステップ５
６０４，５６０５）。Next, interrupts that cause synchronization to shift are prohibited, and preparation processing for serial communication (for example, processing to secure a place to store the data to be read) is performed (step 5).
604, 5605).
その後、シリアル通信の通信スピードを決定する同期用
の内部タイマーをスタートする（ステップ５６０６）。Thereafter, an internal timer for synchronization that determines the communication speed of serial communication is started (step 5606).
内部タイマーの計時により、１／２ビット分の時間経過
（タイミング点Ｂ）を検出する（ステップ５６０７）。By measuring the internal timer, the elapse of time corresponding to 1/2 bit (timing point B) is detected (step 5607).
そして、ストップビットを受信し終わるまで、次々とＳ
Ｉ端子を検査して受信を続ける（ステップ８６０８〜５
６１０）。Then, S one after another until the stop bit is received.
Inspect the I terminal and continue receiving (steps 8608 to 5)
610).
受信が終了すると、割り込みを許可して通信の終了処理
（例えば、受信データをＲＡＭ２３に格納する等の処理
）を行う〈ステップ５６１１゜５６１２＞。When the reception is completed, an interrupt is enabled and communication termination processing (for example, processing of storing the received data in the RAM 23) is performed (steps 5611 and 5612).
（発明が解決しようとする課題）
上述のように、従来の調歩同期式シリアル通信では、送
信側のスタートビットによって通信が開始されるため、
受信側では常にＳＩ端子を割り込み、あるいはソフトウ
ェアによって監視している必要があり、例えば、第１１
図のフローチャートではステップ８６０１〜８６０３の
ループ処理を高速で繰り返し処理する必要がある。(Problems to be Solved by the Invention) As mentioned above, in conventional asynchronous serial communication, communication is started by a start bit on the transmitting side.
On the receiving side, it is necessary to always monitor the SI terminal by interrupt or software.
In the flowchart shown in the figure, it is necessary to repeat the loop processing of steps 8601 to 8603 at high speed.
また、万−他からの割り込み等により、その監視タイミ
ングが遅れた場合には、例えば、第１１図のフローチャ
ートでは、ステップ８６０３と８６０４の前に割り込み
がかかった場合、あるいはＳＯ端子がＬＯＷになってい
てもステップ５６０１．５６０２の処理が矢引いて、ス
テップ８６０３を処理するまでに時間ががかった場合に
は誤通信となるので、通信スピードを高めることができ
ないという問題がある。Furthermore, if the monitoring timing is delayed due to an interrupt from another source, for example, in the flowchart of FIG. 11, if an interrupt occurs before steps 8603 and 8604, or if the SO terminal becomes LOW However, if the processing in steps 5601 and 5602 is delayed and it takes time to process step 8603, an erroneous communication will occur, so there is a problem that the communication speed cannot be increased.
そこで、この発明の目的は、上記従来方式の問題点を解
決し、簡易な構成で高速シリアル通信を可能とする調歩
同期式シリアル通信方式を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide an asynchronous serial communication system that solves the problems of the conventional system and enables high-speed serial communication with a simple configuration.
（課題を解決するための手段）
前述の課題を解決するため、この発明による調歩同期式
シリアル通信方式は、
送信側から送出されるシリアルデータに含まれるスター
トビットに基づいて受信側のタイミング同期をとって通
信を行う調歩同期式シリアル通信方式において、
予め定めた長さの高レベルと低レベルビットの組み合わ
せを前記スタートビットとし、前記スタートビットの中
に同期ビットを設けて構成される。(Means for Solving the Problems) In order to solve the above-mentioned problems, the asynchronous serial communication method according to the present invention synchronizes the timing of the receiving side based on the start bit included in the serial data sent from the transmitting side. In the start-stop synchronous serial communication system, the start bit is a combination of high level and low level bits of a predetermined length, and a synchronization bit is provided in the start bit.
（作用）
この発明では、送信側から送出されるシリアルデータに
含まれる予め定めた長さの高レベルと低レベルビットの
組み合わせから成り、同期ビットか含まれているスター
トビットに基づいて受信側のタイミング同期をとって通
信を行う調歩同期式シリアル通信方式を構成している。(Function) In this invention, the serial data sent from the transmitting side consists of a combination of high level and low level bits of a predetermined length, and the receiving side uses the synchronization bit or the included start bit. It constitutes an asynchronous serial communication system that performs communication with timing synchronization.
（実施例） 次に、この発明について図面を参照しながら説明する。(Example) Next, the present invention will be explained with reference to the drawings.
第１図は、この発明による調歩同期式シリアル通信方式
の一実施例におけるタイミング図である。FIG. 1 is a timing diagram of an embodiment of the asynchronous serial communication system according to the present invention.
単方向通信のマイクロコンピュータ間の通信構成は基本
的には同様な構成である。The communication structure between microcomputers for unidirectional communication is basically the same structure.
第１図に示すように、この実施例では、スタートビット
として従来のように１ビツトのＬＯＷレベルを用いるの
ではなく、スタートビットは、予め定められた長さのＬ
ＯＷ、ＨＩＧＨ，ＬＯＷレベルから成る符号を用いてい
る。As shown in FIG. 1, in this embodiment, instead of using a LOW level of 1 bit as the start bit as in the conventional case, the start bit is a L of a predetermined length.
A code consisting of OW, HIGH, and LOW levels is used.
データ送信時、先ず、送信側は、送信要求としてＳＯ端
子をＬＯＷレベルに落とす。この最初のＬＯＷレベルの
長さは受信側が他の割り込みの処理や命令処理を行って
も充分確認できる長さとしておく（つまり、通信スピー
ドに応じ、予め決定しておく）。When transmitting data, first, the transmitting side lowers the SO terminal to a LOW level as a transmission request. The length of this first LOW level is set to a length that can be sufficiently confirmed even when the receiving side processes other interrupts or commands (that is, it is determined in advance according to the communication speed).
その後、ＳＯ端子をＨＩＧＨレベルにするが、二のＨＩ
ＧＨレベルの長さは、受信側に、この時点で割り込みが
発生しても充分次の立ち上がりを検出できるような長さ
としておく。この長さも通信スピードに応じて予め決定
しておく。After that, the SO terminal is set to HIGH level, but the second HI
The length of the GH level is set so that even if an interrupt occurs at this point on the receiving side, the next rising edge can be detected sufficiently. This length is also determined in advance according to the communication speed.
次に、１ビツト長のＬＯＷレベルを送出し、続いてデー
タ８ビツト、ストップビット１ビツトを送出する。Next, a LOW level signal with a length of 1 bit is sent out, followed by 8 bits of data and 1 bit of stop bit.
一方、受信マイクロコンピュータ側では、ＳＩ線端子の
入力データレベルがＬＯＷレベルに落ちたことを検出す
ると、次にＨＩＧＨレベルになるのを待ち、ＨＩＧＨレ
ベルに至ると、割り込み等の処理を禁止する。そして、
シリアル通信の準備をして、ＳＩ線端子ＬＯＷレベルに
至るのを待つ。On the other hand, on the receiving microcomputer side, when it detects that the input data level of the SI line terminal has fallen to LOW level, it waits for the next level to become HIGH level, and when it reaches HIGH level, processing such as interrupts is prohibited. and,
Prepare for serial communication and wait for the SI line terminal to reach the LOW level.
ＳＩ線端子ＬＯＷレベルに至ったタイミングで同期をと
り、シリアルデータの受信を行う。Synchronization is established at the timing when the SI line terminal reaches the LOW level, and serial data is received.
次に、第２図のフローチャートを参照しながら送信処理
について説明する。Next, the transmission process will be explained with reference to the flowchart shown in FIG.
シリアルデータ送出の開始時、先ず、ＳＯ端子とＬＯＷ
レヘレベセットしなくステップ５ＩＯＩ）後、予め定め
た所定時間〈受信側てＳＯ端子のＬＯＷレヘレベ充分検
出てきる時間）をタイマーにより計時する（ステップ５
１０２．５１０３）。At the start of serial data transmission, first, the SO terminal and LOW
After the level is not set (Step 5 IOI), a timer measures a predetermined time (time for the receiving side to sufficiently detect the LOW level of the SO terminal) (Step 5
102.5103).
ＳＯ端子を）（ＩＧＨレベルにして、予め定めた所定時
間（受信側で、このＨＩＧＨレベルを充分検出できる時
間〉をタイマーによって計時する（ステップ８１０４〜
５１０６）。The SO terminal is set to IGH level, and a timer measures a predetermined period of time (a time period in which the receiving side can sufficiently detect this HIGH level) (steps 8104 to 8104).
5106).
その後のステップ５１０７から先の処理は、第１０図の
処理におけるステ・ノブ５５０１以降の処理と同じで、
割り込み禁止処理（Ｓ１０７）、シリアル通信の準備処
理（Ｓ１０８）、ＳＯ端子をＬＯＷにセット（Ｓ１０９
）、同期用の内部タイマスタート処理＜５ＬＩＯ）、・
を行う。The subsequent processing from step 5107 is the same as the processing from step knob 5501 onwards in the processing of FIG.
Interrupt disabling processing (S107), serial communication preparation processing (S108), setting the SO terminal to LOW (S109)
), internal timer start processing for synchronization <5LIO), ・
I do.
受信側の処理は、第３図のフローチャートに示すように
、通常各穐の処理を行うループの中で、Ｓｒ端子を検査
し、ＬＯＷレベルであればループを抜けてステップ５２
０４に分岐する（ステップ８２０１〜８２０３）。As shown in the flowchart of FIG. 3, the processing on the receiving side normally checks the Sr terminal in a loop that processes each wire, and if it is at a LOW level, exits the loop and goes to step 52.
The process branches to step 04 (steps 8201 to 8203).
Ｓｒ端子がＨＩＧＨレベルになるのを待ってから同期を
ずらす原因となる割り込みを禁止し、シリアル通信の準
備処理を行う（ステップ８２０４〜５２０６＞。After waiting for the Sr terminal to become HIGH level, interrupts that cause synchronization to be shifted are prohibited, and preparation processing for serial communication is performed (steps 8204 to 5206>).
Ｓｒ端子がＨＩＧＨレベルになるのを待って、そのタイ
ミングでシリアル通信の通信スピードを決定する同期用
の内部タイマをスタートする（ステップ５２０７，５２
０８＞。Wait until the Sr terminal becomes HIGH level, and at that timing start an internal timer for synchronization that determines the communication speed of serial communication (steps 5207 and 52).
08>.
その後の処理は第１１図における処理ステップ５６０７
以降の処理と同じである。The subsequent processing is processing step 5607 in FIG.
The subsequent processing is the same.
以上のようにシリアル通信を行えば、シリアル通信の準
備を予め行っておいてから、双方略同時に同期用のタイ
マーをスタートすることができるため、高い精度で同期
をとることができる。また、スタートビットの各部の長
さを通常処理や割り込み処理に応じて決定しておくため
、割り込みやタイミング遅れなどの影響も全く生じない
。If serial communication is performed as described above, synchronization timers can be started on both sides at substantially the same time after preparation for serial communication is made in advance, so synchronization can be achieved with high precision. Furthermore, since the length of each part of the start bit is determined according to normal processing or interrupt processing, there is no effect of interrupts or timing delays.
第４図には、この発明の双方向のシリアル通信Ｉ＼の適
用例を示す構成が示されている。FIG. 4 shows a configuration showing an application example of the bidirectional serial communication I\ of the present invention.
両マイクロコンピュータ１．２とも自己のＳｒ端子か相
手のＳＯ線端子接続されている。Both microcomputers 1.2 are connected to their own Sr terminal or to the other party's SO line terminal.
第５図を参照して双方向シリアル通信方式の動作タイミ
ングを説明する。The operation timing of the bidirectional serial communication system will be explained with reference to FIG.
先ず、マイクロコンピュータ１からマイクロコンピュー
タ２にデータを伝送する場合は、マイクロコンピュータ
１がＳＯ線端子ＬＯＷレベルに落とすことによって、マ
イクロコンピュータ１からマイクロコンピュータ２への
送信要求となる。First, when transmitting data from the microcomputer 1 to the microcomputer 2, the microcomputer 1 lowers the SO line terminal to the LOW level, thereby making a transmission request from the microcomputer 1 to the microcomputer 2.
マイクロコンピュータ２は、マイクロコンピュータ１の
送信要求を受は取ったら、ＳＯ線端子ＬＯＷレベルに落
とすことによりマイクロコンピュータ２からマイクロコ
ンピュータ１への送信許可とする。When the microcomputer 2 receives the transmission request from the microcomputer 1, it lowers the SO line terminal to the LOW level to permit transmission from the microcomputer 2 to the microcomputer 1.
この岡、送信許可を待っていたマイクロコンピュータ１
が、マイクロコンピュータ２の送信許可を受は取ったら
、予め定めた所定時間後にｓｏ端子をＨＩＧＨレベルに
し、通信′Ｐ！１．ｆ！ａを行う。Microcomputer 1 was waiting for transmission permission in this place.
However, after receiving the transmission permission from the microcomputer 2, the so terminal is set to HIGH level after a predetermined period of time, and the communication 'P! 1. f! Do a.
マイクロコンピュータ２は、このスタートビットのＨＩ
ＧＨレベルを受は取ったら、割り込みを禁止して通信の
準備をし、Ｓｒ端子がＬＯＷレベルになるのを待つ。The microcomputer 2 sets this start bit to HI.
Once the GH level is received, interrupts are disabled, communication is prepared, and the Sr terminal waits for the LOW level.
マイクロコンピュータ１は、予め定めた所定時間経過後
に、ＳＯ線端子ＬＯＷレベルに落とし、そのタイミング
で通信を始める。マイクロコンピュータ２もＳｒ端子が
ＬＯＷレベルに落ちたタイミングで通信を始める。After a predetermined period of time has elapsed, the microcomputer 1 lowers the SO line terminal to the LOW level and starts communication at that timing. The microcomputer 2 also starts communication at the timing when the Sr terminal falls to the LOW level.
マイクロコンピュータｌは、第５図のタイミングＡ″′
ｃＳＯ端子に出力データをセットし、マイクロコンピュ
ータ２はタイミングＢでＳｒ端子のデータサンプリング
して通信を行う。The microcomputer l is at timing A''' in FIG.
Output data is set to the cSO terminal, and the microcomputer 2 samples the data at the Sr terminal at timing B to perform communication.
次に、マイクロコンピュータ２がらマイクロコンピュー
タｌヘデータを送出する場合は、マイクロコンピュータ
２がｓｏ端子ｔＬＯＷレベルに落とし、マイクロコンピ
ュータ２がらマイクロコンピュータｌへの送信要求を行
う。Next, when sending data from the microcomputer 2 to the microcomputer l, the microcomputer 2 lowers the so terminal to the tLOW level, and requests transmission from the microcomputer 2 to the microcomputer l.
マイクロコンピュータ１は、マイクロコンピュータ２か
らの送信要求を受は取ると、ｓｏ端子をＬＯＷに落とす
ことにより、マイクロコンピュータ１からマイクロコン
ピュータ２への送信許可とする。When the microcomputer 1 receives a transmission request from the microcomputer 2, the so terminal is set to LOW, thereby allowing transmission from the microcomputer 1 to the microcomputer 2.
マイクロコンピュータｌは、送信許可を送ると、予め定
めた所定時間後にＳ○端子をＨＩＧＨにして通信の準備
をする。After sending the transmission permission, the microcomputer 1 sets the S○ terminal to HIGH after a predetermined time to prepare for communication.
マイクロコンピュータ２は、このスタートヒツトのＨＩ
ＧＨレベルを受は取ったら、割り込みを禁止して通信の
準備をし、Ｓｒ端子がＬＯＷになるのを待つ。Microcomputer 2 is the HI of this starting hit.
Once the GH level is received, interrupts are disabled, communication is prepared, and the Sr terminal is waited for to go LOW.
マイクロコンピュータ１は予め定めである所定時間経過
後にＳＯ線端子ＬＯＷに落とし、そのタイミングで通信
を始める。マイクロコンピュータ２もＳｒ端子がＬＯＷ
に落ちたタイミングで通信と始める。The microcomputer 1 switches the SO line terminal LOW after a predetermined period of time has elapsed, and starts communication at that timing. Microcomputer 2 also has Sr terminal LOW.
I started communicating when it fell.
マイクロコンピュータ２は、第５図のタイミングＡでＳ
Ｏ線端子出力データをセットし、マイクロコンピュータ
１は、タイミングＢ”ｒｓＩ端子のデータをサンブリン
クして通信を行う。The microcomputer 2 switches to S at timing A in FIG.
The O line terminal output data is set, and the microcomputer 1 performs communication by linking the data at the timing B''rsI terminal.
偶然、双方同時に送信要求が出た場合は、マイクロコン
ピュータ１がマイクロコンピュータ２の送信要求を送信
許可として受は取り、予め定めである所定時間後にＳＯ
端子をＨＩＧＨにし、通信の準備をする。If by chance both send requests are issued at the same time, microcomputer 1 accepts the send request from microcomputer 2 as permission to send, and sends the SO after a predetermined period of time.
Set the terminal to HIGH and prepare for communication.
マイクロコンピュータ２は、このスタートビットのＨＩ
ＧＨレベルを受は取ったら、割り込みを禁止して通信の
準備をし、ＳＩ端子がＬＯＷになるのを待つ。The microcomputer 2 sets this start bit to HI.
After receiving the GH level, disable interrupts, prepare for communication, and wait for the SI terminal to go LOW.
マ・ｆクロコンピユータｌは、予め定めである所定時間
経過後にＳＯ端子をＬＯＷに落とし、そのタイミングで
通信を始める。マイクロコンピュータ２もＳＩ端子がＬ
ＯＷに落ちたタイミングで通信を始める。After a predetermined period of time has elapsed, the macrocomputer 1 lowers the SO terminal to LOW and starts communication at that timing. The SI terminal of microcomputer 2 is also L.
Communication begins when the status falls to OW.
通信中は、双方向通信であるため、マイクロコンピュー
タｌ、マイクロコンピュータ２双方とも第５図のタイミ
ングＡで自己のＳ○端子に出力データをセットし、タイ
ミングＢｒＳ Ｉ端子のデータをサンプリングして、送
受同時に進行する。During communication, since it is bidirectional communication, both microcomputer 1 and microcomputer 2 set output data to their own S○ terminal at timing A in FIG. 5, sample the data at timing BrS I terminal, and Transmission and reception proceed simultaneously.
このように、双方向通信への応用の場合には、常に同期
ビットを出力する側が決まっている。In this manner, in the case of application to bidirectional communication, the side that outputs the synchronization bit is always determined.
以上の実施例では、シリアル通信の制御全てをマイクロ
コンピュータとそのＩｌｏによって行ったが、スタート
ビット以外の通信をシリアルパラレル変換等のハードウ
ェア構成によって行っても良い。In the above embodiment, all serial communication control was performed by the microcomputer and its Ilo, but communications other than the start bit may be performed by a hardware configuration such as serial-parallel conversion.
（発明の効果）
以上説明したように、この発明による調歩同期式シリア
ル通信方式は、以下のような効果が得られる。(Effects of the Invention) As explained above, the asynchronous serial communication system according to the present invention provides the following effects.
（１）割り込みや高度なソフトウェア技法を用いなくて
も、高い精度で同期のとれた調歩同期式のシリアル通信
を行うことができる。(1) Asynchronous serial communication with high accuracy and synchronization can be performed without using interrupts or advanced software techniques.
（２〉高い精度て同期がとれるのでシリアル通信のスピ
ードを高速化できる。(2) Since high precision and synchronization can be achieved, the speed of serial communication can be increased.
（３）従来のハードウェアの構成をなんら変更すること
なく実現できる。(3) It can be realized without making any changes to the conventional hardware configuration.
（４）割り込みを使わないなめ、ソフト、ハードともに
簡単な構成にすることができる。(4) Since no interrupts are used, both software and hardware can be configured easily.
（５）偶発的な割り込みや処理の遅れなどの影響を排除
することが゛できる。(5) The effects of accidental interruptions and processing delays can be eliminated.
第１図は、この発明による調歩同期式ンリアル通信方式
の一実施例を示すシリアル通信タイミング図、第２図と
第３図は、この発明の単方向通信方式の応用例の送信側
と受信側の処理手順を示すフローチャート第４図は、こ
の発明の双方向通信方式への応用例の構成図、第５図は
、第４図の双方向通信方式への応用例のタイミング図、
第６図と第７図は第４図の双方向通信方式への応用例の
送信側と受信側の処理手１ｌｆｔ示すフローチャート、
第８図は、マイクロコンピュータ間のデータ授受を行う
ンステムの構成図、第９図は従来の調歩同期式シリアル
通信方式のデータタイミング図、第１０図と第１１図は
、従来方式の送信側と受信側の処理手順を示すフローチ
ャートである。
１．２・マイクロコンピュータ、
１１．２ｌ−ＣＰＵ、
２２・・・ＲＯＭ、
２３−ＲＡＭ、
２４−Ｉｌｏ。FIG. 1 is a serial communication timing diagram showing an embodiment of the asynchronous real communication system according to the present invention, and FIGS. 4 is a flowchart showing the processing procedure of FIG. 4 is a block diagram of an example of application of the present invention to a two-way communication system, and FIG. 5 is a timing diagram of an example of application of the invention to a two-way communication system of FIG.
6 and 7 are flowcharts showing the processing steps on the transmitting side and receiving side of the application example to the bidirectional communication system of FIG. 4,
Figure 8 is a block diagram of a system that exchanges data between microcomputers, Figure 9 is a data timing diagram of the conventional asynchronous serial communication system, and Figures 10 and 11 are the transmission side and 3 is a flowchart showing a processing procedure on the receiving side. 1.2-Microcomputer, 11.2-CPU, 22-ROM, 23-RAM, 24-Ilo.
Claims (1)
トビットに基づいて受信側のタイミング同期をとって通
信を行う調歩同期式シリアル通信方式において、 予め定めた長さの高レベルと低レベルビットの組み合わ
せを前記スタートビットとし、前記スタートビットの中
に同期ビットを設けたことを特徴とする調歩同期式シリ
アル通信方式。[Claims] In an asynchronous serial communication system in which communication is performed by synchronizing the timing of a receiving side based on a start bit included in serial data sent from a transmitting side, An asynchronous serial communication system characterized in that the start bit is a combination of low level bits, and a synchronization bit is provided in the start bit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2135284A JPH0435242A (en) | 1990-05-28 | 1990-05-28 | Start-stop synchronization type serial communication system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2135284A JPH0435242A (en) | 1990-05-28 | 1990-05-28 | Start-stop synchronization type serial communication system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0435242A true JPH0435242A (en) | 1992-02-06 |
Family
ID=15148106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2135284A Pending JPH0435242A (en) | 1990-05-28 | 1990-05-28 | Start-stop synchronization type serial communication system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0435242A (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62217746A (en) * | 1986-03-19 | 1987-09-25 | Iwatsu Electric Co Ltd | Start bit detection circuit |
| JPS63158934A (en) * | 1986-12-23 | 1988-07-01 | Nitsuko Corp | Start bit detection circuit |
| JPH01252049A (en) * | 1988-03-31 | 1989-10-06 | Toshiba Corp | Asynchronous data transmitting system |
-
1990
- 1990-05-28 JP JP2135284A patent/JPH0435242A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62217746A (en) * | 1986-03-19 | 1987-09-25 | Iwatsu Electric Co Ltd | Start bit detection circuit |
| JPS63158934A (en) * | 1986-12-23 | 1988-07-01 | Nitsuko Corp | Start bit detection circuit |
| JPH01252049A (en) * | 1988-03-31 | 1989-10-06 | Toshiba Corp | Asynchronous data transmitting system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1328510C (en) | Feature negotiation protocol and dynamically adjustable retraining sequence for a high speed half duplex modem | |
| US4953210A (en) | Feature negotiation protocol for a synchronous modem | |
| US4561092A (en) | Method and apparatus for data communications over local area and small area networks | |
| CN113242168B (en) | Single bus communication method | |
| JPH0435242A (en) | Start-stop synchronization type serial communication system | |
| JPS6242544B2 (en) | ||
| JPS59161956A (en) | Transmission controller | |
| JP3392428B2 (en) | ISDN data communication device | |
| JPS62206946A (en) | Remote test circuit | |
| JP2723281B2 (en) | Remote monitoring and control device | |
| JP2623816B2 (en) | Signal transmission method | |
| JP2821162B2 (en) | Data line termination equipment | |
| JP2573210B2 (en) | Communications system | |
| KR910008445B1 (en) | Call release method | |
| JPH0485654A (en) | Control method for microprocessor | |
| JPH07183935A (en) | Method and device for synchronous transmission and reception | |
| JPS6159577B2 (en) | ||
| JPH0365702B2 (en) | ||
| JPS61251256A (en) | Automatic adapting data terminal equipment for line rate | |
| JPS62152248A (en) | Timer control system | |
| JPH0654036A (en) | Remote supervisory controller | |
| JPS61105938A (en) | Synchronous/asynchronous clock switching system | |
| JPH0528109A (en) | Data reception system | |
| JPH0918501A (en) | Token passing communication method | |
| JPH01296743A (en) | Data communication system |