JPH04352180A - High-voltage power source circuit for image forming device - Google Patents
High-voltage power source circuit for image forming deviceInfo
- Publication number
- JPH04352180A JPH04352180A JP3127475A JP12747591A JPH04352180A JP H04352180 A JPH04352180 A JP H04352180A JP 3127475 A JP3127475 A JP 3127475A JP 12747591 A JP12747591 A JP 12747591A JP H04352180 A JPH04352180 A JP H04352180A
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- circuit
- converter transformer
- frequency converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000003990 capacitor Substances 0.000 claims description 14
- 238000001514 detection method Methods 0.000 claims description 9
- 238000007599 discharging Methods 0.000 claims description 5
- 230000004044 response Effects 0.000 claims description 4
- 230000000630 rising effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 18
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 238000005859 coupling reaction Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000009499 grossing Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Landscapes
- Developing For Electrophotography (AREA)
- Control Or Security For Electrophotography (AREA)
Abstract
Description
【０００１】0001
【産業上の利用分野】本発明は、電子写真式のプリンタ
ー・複写機等、画像形成装置の現像器に現像用バイアス
電圧を供給する画像形成装置の高圧電源回路に関するも
のである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high-voltage power supply circuit for an image forming apparatus such as an electrophotographic printer or a copying machine, which supplies a developing bias voltage to a developing device of the image forming apparatus.
【０００２】0002
【従来の技術】従来、現像バイアス用の交流電源は、低
周波の昇圧用トランスを用いることが多かった。ところ
が近年、方形波よりデューティを３：７もしくは４：６
にした偏デューティの矩形波の方が、現像の諸特性が優
れていることがわかってきたため、トランスの偏磁をさ
け、トランスを小型化するために、本出願人は高周波コ
ンバータで負荷容量を充電し、高耐圧トランジスタで放
電することによって任意のデューティの矩形波を得る方
式を提案した。この高周波コンバータ方式で得られた矩
形波は、ＣＲ結合によって直流高圧が重畳された後に、
現像器に給電される。2. Description of the Related Art Conventionally, an AC power source for developing bias often uses a low-frequency step-up transformer. However, in recent years, the duty ratio has been changed to 3:7 or 4:6 rather than square waves.
It has become clear that a rectangular wave with a biased duty of We proposed a method to obtain a square wave of arbitrary duty by charging and discharging with a high voltage transistor. The rectangular wave obtained by this high frequency converter method is superimposed with DC high voltage by CR coupling, and then
Power is supplied to the developer.
【０００３】また、重畳用の直流バイアスは、ＤＣ−Ｄ
Ｃコンバータによって別途独立に構成され、交流高圧出
力用のトランスの２次巻線の低圧側へ結合されるのが一
般的であった。[0003] Also, the DC bias for superimposition is DC-D
It has generally been constructed separately and independently by a C converter and coupled to the low voltage side of the secondary winding of a transformer for AC high voltage output.
【０００４】0004
【発明が解決しようとする課題】従来の高周波コンバー
タ方式の高圧電源回路は、交流出力と直流出力がＣＲ結
合されるために、結合用の抵抗が直流出力の負荷になる
問題があった。In the conventional high-frequency converter type high-voltage power supply circuit, the AC output and the DC output are CR-coupled, so there is a problem in that the coupling resistor becomes a load for the DC output.
【０００５】このために、結合用抵抗を大きくすると、
直流バイアスの立上がりや立下がりが遅くなったり、負
荷現像器に流れる負荷電流の直流分で、直流レベルがシ
フトする等の欠点があり、逆に結合用抵抗を小さくする
と、交流発生用のコンバータ回路の電力消費が大きくな
り、トランスやトランス１次側駆動用のスイッチングト
ランジスタの昇温が大きくなってしまった。For this reason, if the coupling resistance is increased,
There are drawbacks such as the rise and fall of the DC bias being delayed and the DC level shifting due to the DC component of the load current flowing to the load developing device. power consumption has increased, and the temperature of the transformer and the switching transistor for driving the primary side of the transformer has increased.
【０００６】また、従来、重畳用の直流バイアスを交流
トランスから発生させる試みがされてきたが、交流出力
を発生させる前に、直流出力を発生させることができな
かったために、現実的には殆どの場合、直流高圧専用の
ＤＣ−ＤＣコンバータを必要としていた。[0006]Also, conventionally, attempts have been made to generate a DC bias for superimposition from an AC transformer, but since it was not possible to generate the DC output before generating the AC output, it is practically impossible to do so. In this case, a DC-DC converter dedicated to high voltage DC was required.
【０００７】この発明は、上記従来技術の問題点を解消
するために成されたもので、交流バイアス発生用および
直流バイアス発生用に各々専用のコンバータトランスを
備えることなく現像器用のバイアス電源を発生供給する
ことができ、また消費電力を増すことなく直流バイアス
の立ち上がり、立ち下がり速度を速く、負荷変動に対す
る出力変動を小さくし、かつ交流出力が発生していない
ときでもコンバータトランスから直流高圧が取れる画像
形成装置の高圧電源回路を提供することを目的とするも
のである。The present invention was made to solve the problems of the prior art described above, and it is possible to generate a bias power source for a developing device without having a dedicated converter transformer for generating an AC bias and for generating a DC bias. It also enables faster rise and fall speeds of DC bias without increasing power consumption, reduces output fluctuations in response to load fluctuations, and allows high DC voltage to be obtained from the converter transformer even when no AC output is being generated. The object of the present invention is to provide a high voltage power supply circuit for an image forming apparatus.
【０００８】[0008]
【課題を解決するための手段】このため、この発明に係
る画像形成装置の高圧電源回路は、昇圧用の高周波コン
バータトランスを駆動するパルス幅変調駆動回路の制御
と前記高周波コンバータトランス出力を分岐した交流バ
イアス発生回路に設けた放電用の電子スイッチのオンオ
フ制御とを行なう制御手段と、前記高周波コンバータト
ランス出力を分岐整流し所定の直流電圧を生成する直流
バイアス発生回路とを備え、前記制御手段による高周波
コンバータトランスの駆動と同時に前記電子スイッチの
オフ、そして前記高周波コンバータトランスの駆動停止
と同時に前記電子スイッチをオンする制御を繰り返し行
なって前記交流バイアス発生回路に交流電圧を発生させ
、発生した交流電圧は前記直流電圧とダイオードクラン
プ回路によって結合して負荷の現像器に給電することを
特徴とする構成によって、前記の目的を達成しようとす
るものである。[Means for Solving the Problems] Therefore, the high-voltage power supply circuit of the image forming apparatus according to the present invention branches the control of the pulse width modulation drive circuit that drives the high-frequency converter transformer for boosting and the output of the high-frequency converter transformer. A control means for performing on/off control of an electronic discharge switch provided in an AC bias generation circuit, and a DC bias generation circuit for branching and rectifying the output of the high frequency converter transformer to generate a predetermined DC voltage; Control is repeatedly performed to turn off the electronic switch at the same time as the high frequency converter transformer is driven, and turn on the electronic switch at the same time as the drive of the high frequency converter transformer is stopped, thereby generating an alternating current voltage in the alternating current bias generating circuit. The above object is achieved by a structure characterized in that the DC voltage is combined with the diode clamp circuit to supply power to the developing device of the load.
【０００９】[0009]
【作用】以上の構成により、制御手段は、パルス幅変調
駆動回路の制御を行ない高周波コンバータトランスの出
力を制御する。高周波コンバータトランスからの出力を
分岐整流した直流バイアス発生回路は所定の直流バイア
ス用の直流電圧を生成する。[Operation] With the above structure, the control means controls the pulse width modulation drive circuit and controls the output of the high frequency converter transformer. A DC bias generation circuit that branches and rectifies the output from the high frequency converter transformer generates a DC voltage for a predetermined DC bias.
【００１０】そして制御手段は、高周波コンバータトラ
ンスの駆動と同時に交流バイアス発生回路の電子スイッ
チをオフ、そして高周波コンバータトランスの駆動停止
と同時に前記電子スイッチをオンする制御を繰り返し行
なって交流バイアス発生回路から交流電圧を発生させ、
ダイオードクランプ回路は直流バイアス発生回路からの
直流出力に交流バイアス発生回路からの交流出力を結合
して負荷の現像器に給電する。なおダイオードクランプ
回路は直流の結合に抵抗器を使用せず電力消費が殆どな
く、立上り立下り速度が速い。The control means repeatedly turns off the electronic switch of the AC bias generation circuit at the same time as driving the high frequency converter transformer, and turns on the electronic switch at the same time as the drive of the high frequency converter transformer is stopped. Generates alternating voltage,
The diode clamp circuit couples the DC output from the DC bias generation circuit with the AC output from the AC bias generation circuit to supply power to the developing device of the load. Note that the diode clamp circuit does not use a resistor for direct current coupling, consumes almost no power, and has a fast rise and fall speed.
【００１１】[0011]
【実施例】以下、本発明に係る画像形成装置の高圧電源
回路を実施例により説明する。図１は、本発明の一実施
例の構成概要を示すブロック図であリ、図２は第１実施
例のブロック図、図３は第１実施例の電圧波形図である
。DESCRIPTION OF THE PREFERRED EMBODIMENTS A high-voltage power supply circuit for an image forming apparatus according to the present invention will be described below with reference to embodiments. FIG. 1 is a block diagram showing a general configuration of an embodiment of the present invention, FIG. 2 is a block diagram of the first embodiment, and FIG. 3 is a voltage waveform diagram of the first embodiment.
【００１２】Ｔ１は昇圧用の高周波コンバータトランス
（以下コンバータトランスという）、Ｐ１は画像形成装
置の現像器（図示せず）への出力端子である。T1 is a high frequency converter transformer for boosting the voltage (hereinafter referred to as converter transformer), and P1 is an output terminal to a developing device (not shown) of the image forming apparatus.
【００１３】ＯＳはコンバータトランスＴ１を駆動する
コンバータトランス駆動回路、ＤＧはコンバータトラン
スＴ１からの出力を分岐した直流バイアス発生回路、Ａ
ＧはコンバータトランスＴ１からの出力を分岐した交流
バイアス発生回路である。そして、直流バイアス発生回
路ＤＧからの出力と交流バイアス発生回路ＡＧからの出
力とをダイオードクランプ回路ＣＬＭで結合して出力端
子Ｐ１から出力する構成となっている。OS is a converter transformer drive circuit that drives the converter transformer T1, DG is a DC bias generation circuit that branches the output from the converter transformer T1, and A
G is an AC bias generation circuit which branches the output from the converter transformer T1. The output from the DC bias generation circuit DG and the output from the AC bias generation circuit AG are combined by a diode clamp circuit CLM and output from the output terminal P1.
【００１４】１はマイクロコンピュータ（以下ＣＰＵと
いう）およびメモリ等の周辺装置よりなる制御手段であ
り、実施例の電源装置の制御を行なうと共に図示してな
い複写装置（プリンタ）本体のシーケンスコントローラ
とバスライン或は通信ポートで接続されてシーケンス信
号の授受をも行なう。Reference numeral 1 denotes a control means consisting of a microcomputer (hereinafter referred to as CPU) and peripheral devices such as memory, which controls the power supply device of the embodiment and also controls the sequence controller and bus of the copying machine (printer) main body (not shown). It is also connected via a line or communication port to exchange sequence signals.
【００１５】６は第１のカウンタであり前記ＣＰＵの基
準クロックを周波数Ｆ１、例えば１００ＫＨｚにカウン
トダウンする。７は第２のカウンタであり第１のカウン
タ６の出力を繰返し周波数Ｆ２、例えば２ＫＨｚにカウ
ントダウンすると共に所定のパルス幅、例えばデューテ
ィ比３０％の信号波を作り出し、制御装置１に入力して
交流バイアス発生回路ＡＧの制御用に用いられる。A first counter 6 counts down the reference clock of the CPU to a frequency F1, for example, 100 KHz. A second counter 7 counts down the output of the first counter 6 to a repetition frequency F2, for example, 2 KHz, and generates a signal wave with a predetermined pulse width, for example, a duty ratio of 30%, and inputs it to the control device 1 to generate an alternating current signal. Used for controlling bias generation circuit AG.
【００１６】２はコンバータトランスＴ１の一次側のス
イッチング素子Ｑ１を制御するパルス幅変調駆動回路で
ある。Reference numeral 2 denotes a pulse width modulation drive circuit that controls the switching element Q1 on the primary side of the converter transformer T1.
【００１７】コンバータトランスＴ１二次側の昇圧出力
は、整流素子Ｄ１，Ｄ２によって２分割され、整流素子
Ｄ１はグランドへの放電用の高耐圧トランジスタで構成
した電子スイッチＱ２を有する交流バイアス発生回路Ａ
Ｇに給電し、整流素子Ｄ２は平滑コンデンサＣ３および
シリーズレギュレータ１０を有する直流バイアス発生回
路ＤＧに給電する。Ｃ２は交流バイアス発生回路ＡＧの
出力を負荷の現像器に容量結合するコンデンサ、Ｄ３は
直流バイアス発生回路ＤＧの出力を負荷の現像器に直流
結合するクランプダイオードであり、コンデンサＣ２と
クランプダイオードＤ３によりダイオードクランプ回路
ＣＬＭを形成している。The boosted output of the secondary side of the converter transformer T1 is divided into two by rectifying elements D1 and D2, and the rectifying element D1 is an AC bias generating circuit A having an electronic switch Q2 composed of a high voltage transistor for discharging to the ground.
The rectifying element D2 supplies power to a DC bias generation circuit DG having a smoothing capacitor C3 and a series regulator 10. C2 is a capacitor that capacitively couples the output of the AC bias generation circuit AG to the load developing device, and D3 is a clamp diode that DC couples the output of the DC bias generation circuit DG to the load developing device. A diode clamp circuit CLM is formed.
【００１８】４は交流バイアス発生回路ＡＧの出力を検
出する電圧検出回路であり、抵抗Ｒ２，Ｒ３により構成
してある。Reference numeral 4 denotes a voltage detection circuit for detecting the output of the AC bias generation circuit AG, and is composed of resistors R2 and R3.
【００１９】３は電圧検出回路４で検出した交流バイア
ス発生回路ＡＧの電圧と基準電圧５とを比較する比較器
であり、その出力は制御手段１に入力される。A comparator 3 compares the voltage of the AC bias generation circuit AG detected by the voltage detection circuit 4 with a reference voltage 5, and its output is input to the control means 1.
【００２０】次に図３を参照して、第１実施例の動作を
説明する。同図に示す（イ）は直流バイアスオン、（ロ
）は交流バイアスオンのタイミングを示す。（ハ）はパ
ルス幅変調駆動回路２の出力であり、基本周波数は前記
Ｆ１であり、パルス幅変調および駆動出力のオンオフは
制御手段１によって制御される。Next, the operation of the first embodiment will be explained with reference to FIG. In the figure, (a) shows the timing of turning on the DC bias, and (b) shows the timing of turning on the AC bias. (c) is the output of the pulse width modulation drive circuit 2, the fundamental frequency is the above-mentioned F1, and the control means 1 controls pulse width modulation and on/off of the drive output.
【００２１】（ニ）は交流バイアス発生回路ＡＧの電子
スイッチＱ２のコレクタ電圧、（ホ）は直流バイアス発
生回路ＤＧのシリーズレギュレータ１０の出力、（ヘ）
は電子スイッチＱ２を駆動する制御手段１からの駆動信
号、（ト）は出力端子Ｐ１の電圧波形を示す。(D) is the collector voltage of the electronic switch Q2 of the AC bias generation circuit AG, (E) is the output of the series regulator 10 of the DC bias generation circuit DG, (F)
1 shows a drive signal from the control means 1 that drives the electronic switch Q2, and (g) shows the voltage waveform of the output terminal P1.
【００２２】直流バイアスのみオンの時には、図３の（
イ）（ロ）に示すように電子スイッチＱ２はオフしたま
まである。整流素子Ｄ１の整流出力は、ダイオードクラ
ンプ回路ＣＬＭのコンデンサＣ２を介して出力端子Ｐ１
に接続される容量負荷である現像器を充電していく。
そして整流素子Ｄ１の整流出力は、電圧検出回路４で所
定比に分割されて比較器３で基準電圧５と比較され、制
御手段１のＣＰＵを介してパルス幅変調駆動回路２を制
御して、図３（ニ）に示すように電子スイッチＱ２のコ
レクタ電圧を所定値Ｖ１に保つ。When only the DC bias is on, (
A) As shown in (B), the electronic switch Q2 remains off. The rectified output of the rectifying element D1 is sent to the output terminal P1 via the capacitor C2 of the diode clamp circuit CLM.
The developing device, which is a capacitive load connected to the device, is charged. Then, the rectified output of the rectifying element D1 is divided into a predetermined ratio by the voltage detection circuit 4 and compared with the reference voltage 5 by the comparator 3, and the pulse width modulation drive circuit 2 is controlled via the CPU of the control means 1. As shown in FIG. 3(d), the collector voltage of the electronic switch Q2 is maintained at a predetermined value V1.
【００２３】整流素子Ｄ２の整流出力は、平滑コンデン
サＣ３を充電しシリーズレギュレータ１０で図３（ホ）
に示すように所定の電圧−Ｖ２に変換され、クランプダ
イオードＤ３によって出力端子Ｐ１に給電される。なお
、本実施例においては、交流出力の負パルスのタイミン
グでクランプダイオードＤ３が導通して、交流出力の低
レベルがシリーズレギュレータ１０の出力−Ｖ２と同電
位となる。The rectified output of the rectifying element D2 charges the smoothing capacitor C3 and is outputted by the series regulator 10 as shown in FIG.
The voltage is converted to a predetermined voltage -V2 as shown in FIG. 2, and is supplied to the output terminal P1 by the clamp diode D3. In this embodiment, the clamp diode D3 becomes conductive at the timing of the negative pulse of the AC output, and the low level of the AC output becomes the same potential as the output -V2 of the series regulator 10.
【００２４】コンバータトランスＴ１の動作開始時点に
おいては、出力端子Ｐ１の出力電圧は、図３（ト）に示
すように、ダイオードＤ１によるコンデンサＣ２の充電
によっていったん正方向に立上がるが、クランプダイオ
ードＤ３のリーク電流によってシリーズレギュレータ１
０の出力−Ｖ２に収束する。この状態で、ダイオードク
ランプ回路ＣＬＭのコンデンサＣ２には電圧（Ｖ１＋Ｖ
２）に相当する電荷が充電されている。At the start of the operation of the converter transformer T1, the output voltage of the output terminal P1 rises in the positive direction once due to the charging of the capacitor C2 by the diode D1, as shown in FIG. By the leakage current of series regulator 1
It converges to the output of 0 -V2. In this state, the capacitor C2 of the diode clamp circuit CLM has a voltage (V1+V
The charge corresponding to 2) is charged.
【００２５】次に、交流出力が必要なタイミングになる
と、電子スイッチＱ２が図３（ヘ）に示す繰返し周波数
Ｆ２、デューティ比３０％の信号でオンオフ制御される
。電子スイッチＱ２オン時にはスイッチング素子Ｑ１の
駆動は停止される。電子スイッチＱ２がオンすると、電
子スイッチＱ２のコレクタ電圧は図３（ニ）に示すよう
に、Ｖ１から０Ｖへ変化する。コンデンサＣ２に充電さ
れた電荷はクランプダイオードＤ３を介して急速に放電
され出力端子Ｐ１の電位は−Ｖ２、従ってクランプコン
デンサＣ２の電荷は電圧Ｖ２相当に変る。Next, when an AC output is required, the electronic switch Q2 is controlled to be turned on and off using a signal having a repetition frequency F2 and a duty ratio of 30% as shown in FIG. 3(f). When the electronic switch Q2 is on, the driving of the switching element Q1 is stopped. When the electronic switch Q2 is turned on, the collector voltage of the electronic switch Q2 changes from V1 to 0V as shown in FIG. 3(d). The charge stored in the capacitor C2 is rapidly discharged via the clamp diode D3, and the potential of the output terminal P1 becomes -V2, so that the charge in the clamp capacitor C2 changes to the voltage V2.
【００２６】電子スイッチＱ２がオフすると、同時にス
イッチング素子Ｑ１は駆動され、ダイオードＤ１の整流
出力は再びコンデンサＣ２を介して、出力端子Ｐ１に接
続された負荷容量である現像器を充電していく。この時
、クランプダイオードＤ３はオフするので、ダイオード
Ｄ１の整流出力は負荷容量の充電以外に消費されること
はない。When the electronic switch Q2 is turned off, the switching element Q1 is simultaneously driven, and the rectified output of the diode D1 once again charges the developing device, which is the load capacitance, connected to the output terminal P1 via the capacitor C2. At this time, since the clamp diode D3 is turned off, the rectified output of the diode D1 is not consumed for purposes other than charging the load capacitance.
【００２７】ダイオードＤ１の整流出力は電圧検出回路
４で所定比に分圧され比較器３に入力される。比較器３
は基準電圧５と比較し、比較結果を制御装置１のＣＰＵ
に出力する。出力端子Ｐ１の出力が所定レベルに達する
と、パルス幅変調駆動回路２の出力は停止される。パル
ス幅変調駆動回路２の出力が停止して、出力端子Ｐ１の
出力が放電によって閾値を越えると比較器３が反転して
パルス幅変調駆動回路２が再び出力を開始する。The rectified output of the diode D1 is divided into a predetermined ratio by the voltage detection circuit 4 and input to the comparator 3. Comparator 3
is compared with the reference voltage 5, and the comparison result is sent to the CPU of the control device 1.
Output to. When the output of the output terminal P1 reaches a predetermined level, the output of the pulse width modulation drive circuit 2 is stopped. When the output of the pulse width modulation drive circuit 2 stops and the output of the output terminal P1 exceeds the threshold value due to discharge, the comparator 3 is inverted and the pulse width modulation drive circuit 2 starts outputting again.
【００２８】周波数Ｆ１，Ｆ２、スイッチング素子駆動
パルス幅変調，電子スイッチ駆動信号パルス幅等は、あ
らかじめ制御手段１を構成するＣＰＵ内の記憶装置ＲＯ
Ｍに記憶されているデータに基づいて決定され、制御さ
れる構成となっている。The frequencies F1 and F2, switching element drive pulse width modulation, electronic switch drive signal pulse width, etc. are stored in advance in the storage device RO in the CPU constituting the control means 1.
It is configured to be determined and controlled based on data stored in M.
【００２９】ダイオードクランプ回路ＣＬＭの動作を図
４の原理説明図を参照して説明する。入力は振幅Ｖ１の
矩形波が出力インピーダンス ゼロの電源から与えら
れ、出力端子には入力インピーダンス無限大の測定機が
接続されているものとする。矩形波パルスの負のリーデ
ィングエッジでクランプダイオードＤがオンして、クラ
ンプコンデンサＣには電圧Ｅ相当の電荷が充電される。
該充電電荷は、負のリーディングエッジ以外にはクラン
プダイオードＤがオフしていて放電経路がないので、出
力端子には入力と全く相似で直流レベルだけが変換され
た波形が現れる。The operation of the diode clamp circuit CLM will be explained with reference to the principle diagram of FIG. Assume that the input is a rectangular wave of amplitude V1 from a power source with zero output impedance, and a measuring device with infinite input impedance is connected to the output terminal. Clamp diode D is turned on at the negative leading edge of the rectangular wave pulse, and clamp capacitor C is charged with a charge equivalent to voltage E. Since the clamp diode D is off and there is no discharge path for the charged charge other than the negative leading edge, a waveform that is completely similar to the input and in which only the DC level is converted appears at the output terminal.
【００３０】実際には、図５の動作説明図に示すように
クランプダイオードＤのリーク電流のために、クランプ
コンデンサＣの充電電荷が放電され、その分だけレベル
シフトされ負のリーディングエッジでクランプ電流が流
れる。このクランプ電流のために、クランプダイオード
Ｄがオフする方向に交流バイアスや直流バイアスが変化
しても、高速で応答するようになる。In reality, as shown in the operation explanatory diagram of FIG. 5, the charge in the clamp capacitor C is discharged due to the leakage current of the clamp diode D, and the level is shifted by that amount, and the clamp current changes at the negative leading edge. flows. Because of this clamp current, even if the AC bias or DC bias changes in a direction that turns off the clamp diode D, the clamp diode D responds quickly.
【００３１】上記の構成と制御により、コンバータトラ
ンスＴ１から交流バイアス発生回路ＡＧおよび直流バイ
アス発生回路ＤＧに高圧の高周波数電力を供給し、交流
バイアス電圧と直流バイアス電圧とを形成しダイオード
クランプ回路ＣＬＭで結合して出力端子Ｐ１から負荷の
現像器に供給することができる。そして、出力電圧は電
圧検出回路４で検出し制御手段１により所定値に制御さ
れる。なおダイオードクランプ回路は直流の結合に抵抗
器を使用しておらず電力消費が殆どなく、しかも立上り
立下りが速く電圧切換に高速で応答する。With the above configuration and control, high-voltage, high-frequency power is supplied from the converter transformer T1 to the AC bias generation circuit AG and the DC bias generation circuit DG to form an AC bias voltage and a DC bias voltage, and the diode clamp circuit CLM The output terminal P1 can be connected to the output terminal P1 and supplied to the load developing device. The output voltage is detected by the voltage detection circuit 4 and controlled to a predetermined value by the control means 1. Note that the diode clamp circuit does not use a resistor for direct current coupling, consumes almost no power, and has fast rise and fall times and responds quickly to voltage switching.
【００３２】次に、本発明の第２実施例について説明す
る。図６は、本発明の第２実施例のブロック図であり、
第１実施例と同一または相当する部分は同一符号で示し
、重複説明を省略する。Next, a second embodiment of the present invention will be described. FIG. 6 is a block diagram of a second embodiment of the present invention,
Portions that are the same as or correspond to those in the first embodiment are indicated by the same reference numerals, and redundant explanation will be omitted.
【００３３】第２実施例では、負荷の現像器に接続され
る出力信号から、直接、直流分を検出するようにしたも
のである。In the second embodiment, the DC component is directly detected from the output signal connected to the developing device of the load.
【００３４】出力端子Ｐ１の出力電圧を、抵抗Ｒ６，Ｒ
７で分圧し、コンデンサＣ５で平滑する。該分圧平滑し
た電圧はシリーズレギュレータ１０内のオペアンプ１１
に入力し、制御手段１のＣＰＵで制御されＤ／Ａコンバ
ータ５−２でアナログ変換された基準信号と比較する。
そして、オペアンプ１１の出力でエミッタフォロワーＱ
３のベース電流を制御して、エミッタフォロワーＱ３の
エミッタに出力端子Ｐ１の直流電位を所定値に保つよう
な電圧を発生させる構成となっている。The output voltage of the output terminal P1 is controlled by the resistors R6 and R
The voltage is divided by 7 and smoothed by capacitor C5. The divided and smoothed voltage is applied to the operational amplifier 11 in the series regulator 10.
, and is compared with a reference signal controlled by the CPU of the control means 1 and converted into analog by the D/A converter 5-2. Then, the emitter follower Q is output from the operational amplifier 11.
The base current of the emitter follower Q3 is controlled to generate a voltage at the emitter of the emitter follower Q3 to maintain the DC potential of the output terminal P1 at a predetermined value.
【００３５】上記構成により、第２実施例は第１実施例
の効果に加えて、基準電圧を制御手段１により制御する
構成により比較器３の閾値を可変制御することができ、
図５に示すように直流出力、交流出力それぞれの立ち上
がりを容易にソフトスタートにすることができる。また
ソフトストップも同様に容易に可能である。With the above configuration, in addition to the effects of the first embodiment, the second embodiment can variably control the threshold value of the comparator 3 by controlling the reference voltage by the control means 1.
As shown in FIG. 5, the rises of the DC output and AC output can be easily soft-started. A soft stop is also easily possible.
【００３６】そして、直流出力の電位を確実に規定値に
保つことができ、また規定値を変更して制御することも
できる。[0036]The potential of the DC output can be reliably maintained at a specified value, and can also be controlled by changing the specified value.
【００３７】図７は、本発明の第３実施例のブロック図
であり、第２実施例と同一または相当部分は同一符号で
示し、重複説明を省略する。FIG. 7 is a block diagram of a third embodiment of the present invention, in which the same or equivalent parts as in the second embodiment are designated by the same reference numerals, and redundant explanation will be omitted.
【００３８】第３実施例は、出力端子Ｐ１の分圧出力を
、少なくとも２次以上のローパスフィルタ１３に通した
後にオペアンプ１１で基準電圧と比較するようにしたも
のである。高次のローパスフィルタ１３を通すことによ
って、遅延時間を増すことなく交流分をカットできる効
果を有する。In the third embodiment, the divided voltage output from the output terminal P1 is passed through at least a second-order or higher-order low-pass filter 13, and then compared with a reference voltage by an operational amplifier 11. Passing the signal through the high-order low-pass filter 13 has the effect of cutting off the alternating current component without increasing the delay time.
【００３９】図８は、本発明の第４実施例のブロック図
である。第４実施例では、クランプダイオードＤ３に放
電用の抵抗Ｒ６をパラレル接続したものである。抵抗Ｒ
６の抵抗値は、コンバータの負荷を増やさないように１
０ＭΩ以上の高抵抗が選ばれる。FIG. 8 is a block diagram of a fourth embodiment of the present invention. In the fourth embodiment, a discharge resistor R6 is connected in parallel to a clamp diode D3. Resistance R
The resistance value of 6 is set to 1 to avoid increasing the load on the converter.
A high resistance of 0 MΩ or more is selected.
【００４０】該放電抵抗Ｒ６を付加することによって、
外部雑音等の影響でクランプダイオードＤ３がオフする
方向にレベル変動する誤動作を防ぎ、直流レベルのクラ
ンプダイオードＤ３がオフする方向の応答速度を上げる
効果を有する。By adding the discharge resistor R6,
This has the effect of preventing a malfunction in which the level fluctuates in the direction in which the clamp diode D3 turns off due to the influence of external noise, etc., and increases the response speed in the direction in which the clamp diode D3 at the DC level turns off.
【００４１】図９は、第５実施例の電圧波形図であり、
図３に示す波形に相当する波形は同一符号で示してある
。FIG. 9 is a voltage waveform diagram of the fifth embodiment,
Waveforms corresponding to those shown in FIG. 3 are designated by the same reference numerals.
【００４２】第５実施例は、直流出力のみ出力する場合
に、クランプダイオードＤ３がオフする方向での応答特
性を上げるために、負荷容量の放電用の電子スイッチＱ
２を出力レベルに大きな影響を与えない程度に、オンし
てクランプダイオードＤ３を導通させるように構成した
ものである。具体的には図９（ヘ）に示すように、コン
バータがオフしている期間に、所定のパルス幅で電子ス
イッチＱ２をオンさせるよう、制御手段１によって制御
する。In the fifth embodiment, in order to improve the response characteristics in the direction in which the clamp diode D3 turns off when only DC output is output, an electronic switch Q for discharging the load capacitance is used.
2 is turned on to make the clamp diode D3 conductive to the extent that it does not significantly affect the output level. Specifically, as shown in FIG. 9(f), the control means 1 controls the electronic switch Q2 to be turned on with a predetermined pulse width while the converter is off.
【００４３】上記構成によって、直流出力の規定値への
収斂速度を上げることができる。[0043] With the above configuration, it is possible to increase the speed at which the DC output converges to the specified value.
【００４４】[0044]
【発明の効果】以上説明したように、この発明によれば
、下記の効果を有する画像形成装置の高圧電源回路を提
供することができる。As described above, according to the present invention, it is possible to provide a high voltage power supply circuit for an image forming apparatus having the following effects.
【００４５】１．交流バイアスと直流バイアスをダイオ
ードクランプ回路で結合したので、ＣＲ結合した従来技
術に比較して、交流バイアス源の電力負担を増すことな
く、直流バイアスの立上がり立下がりを高速にできる。1. Since the AC bias and the DC bias are combined using a diode clamp circuit, the rise and fall of the DC bias can be made faster without increasing the power burden of the AC bias source, compared to the conventional technology in which CR coupling is used.
【００４６】２．交流バイアスと直流バイアスの結合を
ＣＲ結合した場合に比較して、交流バイアス源の電力負
担を増すことなく、負荷変動に対する直流バイアスの変
化量を無くすることができる。2. Compared to the case where the combination of AC bias and DC bias is CR-coupled, the amount of change in DC bias with respect to load fluctuation can be eliminated without increasing the power burden on the AC bias source.
【００４７】３．交流バイアス用の大型のトランスと直
流バイアス用のトランスをまとめて、高周波の小型のコ
ンバータトランスに置き換えることができるので、駆動
回路が１個になることもあいまって大幅に小型化、コス
トダウンできる。3. Since the large transformer for AC bias and the transformer for DC bias can be replaced together with a small high-frequency converter transformer, the drive circuit can be reduced to one, resulting in significant downsizing and cost reduction.
【００４８】４．制御回路を比較器やパルス幅変調駆動
回路等の最小限の回路を除いて、ディジタル化すること
によって回路規模を小さくすることができ、コストやス
ペースの面で集積化の効果を最大限に発揮できる。4. By digitizing the control circuit, except for minimal circuits such as comparators and pulse width modulation drive circuits, the circuit scale can be reduced, maximizing the effects of integration in terms of cost and space. can.
【００４９】５．出力周波数，振幅，デューティ，コン
パレータ周波数，負荷電流のリミッタ閾値等を制御手段
ＣＰＵのプログラミングによって容易に設定変更するこ
とができる。5. The settings of the output frequency, amplitude, duty, comparator frequency, load current limiter threshold, etc. can be easily changed by programming the control means CPU.
【００５０】６．出力波形のオーバーシュートやリップ
ルを少なくするための、高精度で複雑な制御をコストや
スペースを殆ど増やすことなく実現できる。6. Highly accurate and complex control to reduce overshoot and ripple in the output waveform can be achieved with almost no increase in cost or space.
【図１】 一実施例の概要ブロック図である。FIG. 1 is a schematic block diagram of one embodiment.
【図２】 第１実施例のブロック図である。FIG. 2 is a block diagram of the first embodiment.
【図３】 第１実施例の電圧波形図である。FIG. 3 is a voltage waveform diagram of the first embodiment.
【図４】 ダイオードクランプ回路の原理説明図[Figure 4] Diagram explaining the principle of the diode clamp circuit
【図
５】 ダイオードクランプ回路の動作説明図[Figure 5] Diagram explaining the operation of the diode clamp circuit
【図６】
第２実施例のブロック図である。[Figure 6]
FIG. 2 is a block diagram of a second embodiment.
【図７】 第３実施例のブロック図である。FIG. 7 is a block diagram of a third embodiment.
【図８】 第４施例のブロック図である。FIG. 8 is a block diagram of a fourth embodiment.
【図９】 第５実施例の電圧波形図である。FIG. 9 is a voltage waveform diagram of the fifth embodiment.
ＡＧ 交流バイアス発生回路
ＣＬＭ ダイオードクランプ回路
ＤＧ 直流バイアス発生回路
ＯＳ コンバ−タトランス駆動回路Ｐ１
出力端子
Ｑ２ 電子スイッチ
Ｔ１ 高周波コンバータトランス１ 制御
手段
２ パルス幅変調駆動回路
３ 比較器
４ 電圧検出回路
６ 第１のカウンタ
７ 第２のカウンタ
なお、図中、同一符号は同一または相当する部分を示す
。AG AC bias generation circuit CLM Diode clamp circuit DG DC bias generation circuit OS Converter transformer drive circuit P1
Output terminal Q2 Electronic switch T1 High frequency converter transformer 1 Control means 2 Pulse width modulation drive circuit 3 Comparator 4 Voltage detection circuit 6 First counter 7 Second counter In the figures, the same reference numerals indicate the same or corresponding parts. .
Claims (9)
駆動するパルス幅変調駆動回路の制御と前記高周波コン
バータトランス出力を分岐した交流バイアス発生回路に
設けた放電用の電子スイッチのオンオフ制御とを行なう
制御手段と、前記高周波コンバータトランス出力を分岐
整流し所定の直流電圧を生成する直流バイアス発生回路
とを備え、前記制御手段による高周波コンバータトラン
スの駆動と同時に前記電子スイッチのオフ、そして前記
高周波コンバータトランスの駆動停止と同時に前記電子
スイッチをオンする制御を繰り返し行なって前記交流バ
イアス発生回路に交流電圧を発生させ、発生した交流電
圧は前記直流電圧とダイオードクランプ回路によって結
合して負荷の現像器に給電することを特徴とする画像形
成装置の高圧電源回路。1. Control means for controlling a pulse width modulation drive circuit that drives a high-frequency converter transformer for boosting and on/off controlling an electronic switch for discharging provided in an alternating current bias generation circuit branching off the output of the high-frequency converter transformer. and a DC bias generation circuit that branch-rectifies the output of the high-frequency converter transformer and generates a predetermined DC voltage, and at the same time as the control means drives the high-frequency converter transformer, the electronic switch is turned off and the high-frequency converter transformer is driven. Control is repeatedly performed to turn on the electronic switch at the same time the electronic switch is stopped to generate an AC voltage in the AC bias generation circuit, and the generated AC voltage is combined with the DC voltage by a diode clamp circuit to supply power to the developing device of the load. A high voltage power supply circuit for an image forming apparatus characterized by:
させ前記電子スイッチをオフして負荷容量を充電すると
き前記ダイオードクランプ回路のクランプダイオードが
オフし、高周波コンバータトランスを動作停止し電子ス
イッチをオンして負荷容量から放電するとき前記クラン
プダイオードがオンするよう前記ダイオードクランプ回
路を構成したことを特徴とする画像形成装置の高圧電源
回路。2. When the high-frequency converter transformer is operated and the electronic switch is turned off to charge the load capacitance, the clamp diode of the diode clamp circuit is turned off, the high-frequency converter transformer is stopped, and the electronic switch is turned on to charge the load capacitance. A high-voltage power supply circuit for an image forming apparatus, wherein the diode clamp circuit is configured so that the clamp diode is turned on when discharging from a capacitor.
ウントダウンする第１のカウンタと、該第１のカウンタ
の出力を周波数Ｆ２にカウントダウンしかつ所定のパル
ス幅を有する低周波信号を生成する第２のカウンタと、
前記第１のカウンタ出力周波数Ｆ１を基本周波数とする
パルス幅変調駆動回路と、該パルス幅変調駆動回路によ
って１次側を駆動される昇圧用の高周波コンバータトラ
ンスと、該高周波コンバータトランスの出力を分岐した
第１の整流回路の出力を検出する電圧検出回路と、該電
圧検出回路の出力を基準電圧と比較する比較器と、前記
第１の整流回路をグランドに短絡する電子スイッチと、
前記高周波コンバータトランスの出力を分岐した第２の
整流回路の出力を所定の直流電圧に変換するシリーズレ
ギュレータと、該シリーズレギュレータ出力を負荷の現
像器に直流結合するクランプダイオードと前記第１の整
流回路出力を負荷の現像器に容量結合するコンデンサと
よりなるダイオードクランプ回路と、前記比較器からの
出力および前記第２のカウンタからの出力に対応して前
記パルス幅変調駆動回路および前記電子スイッチを制御
する制御手段とを備え、前記第１の整流回路からの出力
と前記第２の整流回路からの出力を前記ダイオードクラ
ンプ回路で結合して出力することを特徴とする画像形成
装置の高圧電源回路。3. A first counter that counts down the reference clock frequency to frequency F1, and a second counter that counts down the output of the first counter to frequency F2 and generates a low frequency signal having a predetermined pulse width. and,
A pulse width modulation drive circuit whose fundamental frequency is the first counter output frequency F1, a high frequency converter transformer for boosting the primary side of which is driven by the pulse width modulation drive circuit, and an output of the high frequency converter transformer is branched. a voltage detection circuit that detects the output of the first rectifier circuit, a comparator that compares the output of the voltage detection circuit with a reference voltage, and an electronic switch that shorts the first rectifier circuit to ground;
a series regulator that converts the output of a second rectifier circuit that branches the output of the high-frequency converter transformer into a predetermined DC voltage; a clamp diode that DC-couples the output of the series regulator to a developing device as a load; and the first rectifier circuit. A diode clamp circuit including a capacitor that capacitively couples an output to a load developing device, and controls the pulse width modulation drive circuit and the electronic switch in response to the output from the comparator and the output from the second counter. A high-voltage power supply circuit for an image forming apparatus, characterized in that the output from the first rectifier circuit and the output from the second rectifier circuit are combined by the diode clamp circuit and output.
を検出し、該検出電圧を所定の基準電圧と比較して前記
シリーズレギュレータの出力を制御することを特徴とす
る請求項１、２または３の何れかに記載の画像形成装置
の高圧電源回路。4. A DC voltage applied to a developing device of a load is detected, and the detected voltage is compared with a predetermined reference voltage to control the output of the series regulator. or 3. The high voltage power supply circuit for an image forming apparatus according to any one of 3.
加出力を所定比で分圧し、所定のカットオフ周波数を持
つローパスフイルタで高周波成分をカットする構成によ
り行なうことを特徴とする請求項４記載の画像形成装置
の高圧電源回路。5. Detection of the DC voltage is performed by dividing the output applied to the load developing device at a predetermined ratio, and cutting high frequency components using a low-pass filter having a predetermined cutoff frequency. 4. The high voltage power supply circuit of the image forming apparatus according to 4.
ミングにおいて、第１の整流回路からの出力が所定の直
流電圧になるまで前記電子スイッチをオフとし、高周波
コンバータトランス１次側の通電量を制御することを特
徴とする請求項１ないし５の何れかに記載の画像形成装
置の高圧電源回路。6. The control means turns off the electronic switch at a predetermined sequence timing until the output from the first rectifier circuit reaches a predetermined DC voltage, and controls the amount of current flowing through the primary side of the high-frequency converter transformer. 6. The high voltage power supply circuit for an image forming apparatus according to claim 1, wherein
えるタイミング時に、シリーズレギュレータの出力を切
換えると同時に、現像に影響しないレベルの負パルスが
出力に現われるよう前記電子スイッチを制御することを
特徴とする請求項６記載の画像形成装置の高圧電源回路
。7. The control means controls the electronic switch so that, at the timing of switching the DC voltage level, the output of the series regulator is switched and, at the same time, a negative pulse at a level that does not affect development appears in the output. A high voltage power supply circuit for an image forming apparatus according to claim 6.
よって、前記周波数Ｆ１，Ｆ２および周波数Ｆ２のパル
ス幅、前記比較器の閾値、シリーズレギュレータの出力
レベル等を決定し制御することを特徴とする請求項１な
いし７の何れかに記載の画像形成装置の高圧電源回路。8. The control means determines and controls the pulse widths of the frequencies F1, F2 and frequency F2, the threshold value of the comparator, the output level of the series regulator, etc. using a built-in program. 8. A high-voltage power supply circuit for an image forming apparatus according to any one of 1 to 7.
ンプダイオードに並列に接続した放電用抵抗を有するこ
とを特徴とする請求項１または２記載の画像形成装置の
高圧電源回路。9. The high voltage power supply circuit for an image forming apparatus according to claim 1, wherein the diode clamp circuit has a discharge resistor connected in parallel to the clamp diode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3127475A JPH04352180A (en) | 1991-05-30 | 1991-05-30 | High-voltage power source circuit for image forming device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3127475A JPH04352180A (en) | 1991-05-30 | 1991-05-30 | High-voltage power source circuit for image forming device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04352180A true JPH04352180A (en) | 1992-12-07 |
Family
ID=14960855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3127475A Withdrawn JPH04352180A (en) | 1991-05-30 | 1991-05-30 | High-voltage power source circuit for image forming device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04352180A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011091993A (en) * | 2009-10-05 | 2011-05-06 | World Properties Inc | Soft-start driver for piezoelectric element |
| US8086126B2 (en) * | 2007-12-13 | 2011-12-27 | Canon Kabushiki Kaisha | Image forming apparatus with high-voltage power supply |
-
1991
- 1991-05-30 JP JP3127475A patent/JPH04352180A/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8086126B2 (en) * | 2007-12-13 | 2011-12-27 | Canon Kabushiki Kaisha | Image forming apparatus with high-voltage power supply |
| JP2011091993A (en) * | 2009-10-05 | 2011-05-06 | World Properties Inc | Soft-start driver for piezoelectric element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5059328B2 (en) | Method and apparatus for controlling output power from a switching power supply | |
| US7492615B2 (en) | Switching power supply | |
| US6597221B2 (en) | Power converter circuit and method for controlling | |
| JP3659742B2 (en) | Switching mode power supply with power factor correction | |
| KR101248910B1 (en) | Switching mode power supply and image forming device having the same and method of driving thereof | |
| US8879280B2 (en) | Techniques to reduce audible noise in a power supply transformer | |
| JP5974952B2 (en) | Power supply system and image forming apparatus equipped with the power supply system | |
| JP2003169478A (en) | Switching power supply unit | |
| JP2008312359A (en) | Switching power supply device and regulation circuit | |
| US9270184B2 (en) | Control circuit and terminal for cable compensation and wake-up of primary-side regulated power converter | |
| JP2015104281A (en) | Power supply device and image forming apparatus | |
| JP6028653B2 (en) | Power supply system and image forming apparatus equipped with the power supply system | |
| JP6029388B2 (en) | Power supply device and image forming apparatus | |
| JPH04352180A (en) | High-voltage power source circuit for image forming device | |
| JPH04352179A (en) | High-voltage power source circuit for image forming device | |
| JP2816719B2 (en) | Power supply for developing bias | |
| JPH04308459A (en) | Power supply | |
| JPH04312351A (en) | Power unit | |
| JPH10337019A (en) | Switching power supply | |
| JP2752796B2 (en) | Switching power supply circuit | |
| JPH04308457A (en) | Power supply | |
| JP3051488B2 (en) | Power supply | |
| JP2016197945A (en) | Switching power supply and image forming apparatus | |
| JP4109357B2 (en) | Power circuit | |
| JPH0297227A (en) | Power source equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980806 |